一种超声肺功能仪发射功率自动调整的电路的制作方法

文档序号:17817260发布日期:2019-06-05 21:53
一种超声肺功能仪发射功率自动调整的电路的制作方法

本发明涉及医学超声仪器技术领域,特别是指一种超声肺功能仪发射功率自动调整的电路。



背景技术:

超声肺功能仪是一种根据超声信号穿过被测人呼出或吸入气体的延时来计算人体肺功能参数的电子仪器。气体对超声信号的衰减较大,这就要求发射脉冲的幅度要尽量大,而发射脉冲的幅度是由DC/DC的输出决定的。DC/DC输出的最大电压受器件本身性能限制。常用的DC/DC器件规定的最大输出电压一般不超过40V。对于这样幅度的发射脉冲,在人体呼吸功能可能达到的范围内,当穿过的气流速度超一定值,信号幅度会衰减,接收电路无法识别该信号。如果使DC/DC输出电压高于40V,即使高过的幅度不大(不超过5V),长期这样也会造成DC/DC器件损坏。



技术实现要素:

本发明的目的是提供一种超声肺功能仪发射功率自动调整的电路,可以通过改变DC/DC采样数字电位器的阻值,来提高DC/DC的输出电压,从而提高了发射脉冲的幅度,提高接收信号的幅度,同时不会损坏DC/DC器件。

为了实现上述目的,本发明采用了以下的技术方案:一种超声肺功能仪发射功率自动调整的电路,包括FPGA/CPLD模块、与所述FPGA/CPLD模块配置的MCU模块、与所述FPGA/CPLD模块连接的两路收发电路、经USB接口与MCU模块连接的为发射脉冲供电的DC/DC电路,所述DC/DC电路连接有输出上端采样电阻、输出下端采样电阻,所述输出上端采样电阻采用数字电位器VR1,所述数字电位器VR1的电阻值由FPGA/CPLD模块的输出数值来控制。

本发明的有益效果在于:采用上述电路后,在气体流速过大致使信号衰减过大,以至于无法检测到接收信号的情况下,通过FPGA/CPLD模块改变给发射脉冲供电的DC/DC电路的输出采样电位器的电阻值,提高输出电压,从而增加发射功率,以提高接收信号的幅度。由于只是在短暂的时间提高DC/DC的输出电压幅度,即使输出电压超过额定值,根据DC/DC的特性,只要超过部分在10V以下,就不会损坏DC/DC器件。

附图说明

为了更清楚地说明本发明实施例技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对-实施例或现有技术描述中所需要使用的附图作简单地介绍,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。

图1为传统的超声肺功能仪的电路硬件结构图;

图2为本发明的硬件电路结构图;

图3为本发明的FPGA/CPLD模块通过调整数字电位器电阻值来调整发射功率的流程图。

具体实施方式

下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。

如图1所示的传统的超声肺功能仪的电路硬件结构,包括FPGA/CPLD模块、与所述FPGA/CPLD模块配置的MCU模块、与所述FPGA/CPLD模块连接的两路收发电路、USB接口、发射脉冲供电的DC/DC电路,所述DC/DC电路连接有输出上端采样电阻、输出下端采样电阻。采用双发双收的结构,在一个收发周期内,两个探头均是半个周期收另半个周期发,探头1发时探头2收,探头2发时探头1收,接收波形相位差半个周期。被测人在吹气管一端吹气时,由于超声波顺向和逆向穿过固定流向流速且固定距离的气体的时间差与气体流速相对应,通过计算这两路信号发-收时间间隔的差值,就能换算出气体流动速度,从而得出肺功能的各项指标参数。采用两路收发测量时间间隔差,比采用一路收发测量时间间隔更为精准。DC/DC电路给出38V的直流电压,发射脉冲的幅度由该电压来提供。

如图2所示的一种超声肺功能仪发射功率自动调整的电路,DC/DC的输出采样上电阻R1改为数字电位器VR1,电位器电阻的大小由FPGA/CPLD模块的输出数值来控制。一般状态下,数字电位器的数值调整到使DC/DC的输出电压为38V,即初始值;当气流速度过快造成信号衰减过大以至于仪器无法检测到信号时,FPGA/CPLD模块的数字电位器调整机制开始工作,电位器的电阻按照步长Rdlt逐步增加,输出电压也逐步增加,直到能够接收到信号。接收到信号,就可以得出本次测量的参数,本次测量就可以结束,被测人呼吸的速度可以放缓,气流的速度也就减小,信号的衰减也开始减小;一旦检测到接收信号开始增大,FPGA/CPLD模块开始按照步长Rdlt逐步减小数字电位器的电阻值,DC/DC的输出电压也逐步下降,直到电位器恢复到原先38V时的电阻值(初始值),本次调整停止。FPGA/CPLD模块通过调整数字电位器电阻值来调整发射功率的流程如图3所示。

以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

再多了解一些
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1