专利名称：用于识别物品以实现防伪追踪的芯片的制作方法
技术领域：
本实用新型属于防伪追踪技术领域，尤其涉及一种用于识别物品以实现防伪追踪的芯片。
背景技术：
防伪技术是指为了达到防伪目的而采取的措施，它是在一定范围内能准确鉴别真伪，并不易被仿制和复制的技术。简单的说就是防止仿造，仿冒的技术。现有的防伪追踪产品从技术特征和功能进化角度划分，大致可以分为四类激光防伪、数码防伪、条形码防伪追踪、RFID识别防伪追踪技术。对于激光防伪技术来说，由于用户没有辨认标签真假的能力，而且标签也易于伪造，因此在缺乏可对比性的情况下，60% 的伪造品与100%的真品难以确认；其次是温变标签，虽然用户易于识别但也易于伪造；查询式数码防伪标签，用户可以通过电话、短信、互联网查询数码标签的真伪。但由于这类防伪的本质都是需要用户自行操作，程序上较为繁琐，一些不熟悉短信和上网的用户可能会因此而放弃。二维条形码技术是近年来使用的越来越多的防伪技术，但由于二维条形码本身不具备太多的信息与价值，它的价值只有通过联网进行数据查询核对后，才显得有意义。现有的二维条形码防伪技术大多停留在简易的单个识别阶段，不具备联网查询功能。查询中心服务器也多数停留在公司自建阶段，不具备大规模联网查询能力。RFID是一种新生的防伪追踪技术，在物流管理中得到广泛的应用。但是现有RFID 系统需采用专用读写设备且价格昂贵，不适宜于终端客户采购。
实用新型内容为了解决在对物品实现防伪追踪时所遇到的不方便用户使用、成本高等问题，本实用新型提出了一种用于识别物品以实现防伪追踪的芯片，所述芯片包括微处理器、通用接口模块以及内部存储器，所述通用接口模块与所述微处理器连接，所述微处理器与所述内部存储器连接，其中所述通用接口模块接收手机发送的验证请求信息，将该验证请求信息交由微处理器处理，接收微处理器发送的防伪信息并向手机发送该防伪信息；所述微处理器接收来自于所述通用接口模块的验证请求信息，基于该验证请求信息，从所述内部存储器中读取所述防伪信息，并将所述防伪信息发送至通用接口模块；所述内部存储器存储所述防伪信息。本实用新型提出的芯片，其中，所述通用接口模块支持GSM信号以与手机进行通信，所述内部存储器可为一次性可编程只读存储器(OTP ROM)。本实用新型提出的芯片，其中，所述微处理器还接收来自于专用芯片读写器的初始化防伪信息，并向所述内部存储器中写入防伪信息。本实用新型提出的芯片，其中，所述通用接口模块的输入端口为端口 104，端口 105和端口 109;输出端口为端口 106，端口 107和端口 108 ；端口 104与外部的端口 101建立通讯连接，用于传输验证请求信息Al[7:0]，端口 105与外部的端口 102建立通讯连接， 用于接收时钟1 ；端口 106与外部的端口 103建立通讯连接，用于向外部发送外部防伪信息 Bl[7:0]；端口 107与微处理器的端口 110相连，用于传输输入的验证请求信息A[7:0]；端口 108与微处理器的端口 111相连，用于将时钟1送入微处理器；端口 109与微处理器的 112端口相连，用于接收微处理器发送的输出防伪信息B [7 0]。本实用新型提出的芯片，其中，所述一次性可编程只读存储器输入端口有端口 116 及端口 117 ；输出端口为端口 118 ；输入端口 116与微处理器的端口 113相连，将写入的防伪信息J[7:0]写入一次性可编程只读存储器中，一次性可编程只读存储器的待写区域在微处理器的控制下只能被写入一次信息，其后信息不能被修改；若要追加信息，则在微处理器的控制下，将追加信息写入一次性可编程只读存储器的其他待写区域；待写区域一经被写入信息，则无法修改；一次性可编程只读存储器的待写区域大小由一次性可编程只读存储器的存储容量决定；输入端口 117与微处理器的端口 114相连，用于将地址Addr[10:0]送入一次性可编程只读存储器的地址端；输出端口 118与微处理器的端口 115相连，用于将地址Addr [10:0]指定的防伪信息L[7:0]送入微处理器。本实用新型提出的芯片，其中，微处理器的输入端口为端口 110，端口 111，端口 115，端口 122，端口 123以及端口 124 ；微处理器的输入端口为端口 112，端口 113以及端口 114;输入端口 122和外部的专用芯片读写器的端口 119相连，用于接收初始化权限验证信息D ；端口 123和专用芯片读写器的端口 120相连，用于接收时钟2 ；端口 IM和专用芯片读写器的端口 121相连，用于接收初始化防伪信息E。本实用新型提出的芯片，其中，所述初始化防伪信息E的通信方式为串口通信，通信协议符合I2C总线协议；端口 121与端口 IM之间的连线作为I2C总线的数据线SDA ；端口 120与端口 123之间的连线为1 总线的时钟SCL;初始化权限验证信息D的通信方式为串口通信，通信协议符合I2C总线协议；端口 119与端口 122之间的连线作为1 总线的数据线SDA;端口 120与端口 123之间的连线为I2C总线的时钟SCL;初始化权限验证信息D 的内容是512位权限验证码，512位权限验证校验码，512位授权码，512位授权校验码。本实用新型提出的芯片，其中，所述512位权限验证校验码其校验方式是将512 位权限验证码分为8组64位的信息块，分别是DO W3 0]，Dl [63 0]，D2 W3 0]，D3 W3 0]， D4[63:0], D5[63:0], D6[63:0], D7[63:0]；以 DO[63:0]为例，64 位信息块 DO[63:0]采用CRC-32生成32位循环冗余码CO[31:0]，生成多项式简记式为04C11DB7或其他可行生成多项式，信息块DO W:63]在采用CRC-32生成32位循环冗余码CO W332]，生成多项式简记式为1EDC6F41或其他可行生成多项式，最后组成的校验码为{C0[63:0]，Cl [63:0], C2 [63 0]，C3 [63 0]，C4 [63 0]，C5 [63 0]，C6 [63 0]，C7 [63 0]}为 512 位权限验证校验码。本实用新型提出的芯片，其中，所述512位授权校验码其校验方式是将512位授权码分为8组64位的信息块，分别是D10 W3 0]，D1U63 0]，D12 W3 0]，D13 W3 0]， D14 [63 0]，D15 [63 0]，D16 [63 0]，D17 [63 0]；以 DlO [63 0]为例，64 位信息块 DlO [63 0] 采用CRC-32生成32位循环冗余码C10[31:0]，生成多项式简记式为04C11DB7或其他可行生成多项式，信息块DlO W:63]在采用CRC-32生成32位循环冗余码ClO W332]，生成多项式简记式为1EDC6F41或其他可行生成多项式，最后组成的校验码为{C10[63:0]， Cll[63:0], C12[63:0], C13[630], C14[630], C15[630], C16[630], C17[63:0]}为 512位授权校验码。本实用新型提出的芯片，其中，微处理器包括串口通信控制器1、串口通信控制器 2、信息输入暂存模块、侵入检测模块、信息读入模块、信息写出模块以及信息输出模块。本实用新型提出的芯片，其中，串口通信控制器1和串口通信控制器2符合1 总线通信协议；串口通信控制器1的输入端口为端口 230，端口 231 ；串口通信控制器1输出端口为端口 228，端口 2 ；端口 230与微处理器的端口 122相连，用于接收初始化权限信息D ；端口 231与微处理器端口 123相连，用于接收时钟2 ；端口 2 与侵入检测模块的端口 220相连，用于发送权限验证信息Dl至侵入检测模块的端口 220 ；端口 2 与侵入检测模块的端口 221相连，端口 2 和端口 231直连，因此端口 2 将时钟2发送至侵入检测模块的端口 221 ；串口通信控制器2的输入端口为端口 234，端口 235 ；串口通信控制器2输出端口为端口 232，端口 233 ；端口 235与微处理器的端口 IM相连，用于接收初始化防伪信息E ； 端口 234与微处理器端口 123相连，用于接收时钟2 ；端口 232与信息输入暂存模块的端口 207相连，用于发送防伪信息El至信息输入暂存模块的端口 207 ；端口 233与信息输入暂存模块的端口 206相连，端口 233和端口 234直连，因此端口 233将时钟2发送至信息输入暂存模块的端口 206。本实用新型提出的芯片，其中，信息输入暂存模块的输入端口为端口 201，端口 202，端口 204，端口 206 ；信息输入暂存模块的输出端口为端口 203，端口 205 ；端口 201为一个八位并行端口，与微处理器的端口 110的八位总线一一对应相连，用于接收输入的验证请求信息A [7:0]；端口 202与微处理器的端口 111相连，用于接收时钟1 ；端口 204与侵入检测模块的端口 212相连，用于接收信号模式控制；端口 203与侵入检测模块的二端口 213 相连，用于输出系统时钟；端口 205与侵入检测模块的端口 211相连，用于发送输入信息F 至侵入检测模块；信息输入暂存模块由一个宽度为1，深度为512的先进先出存储器，1个多路选择器，1个并-串转换器，一个并串信号生成器，一个系统时钟生成器构成；系统时钟生成器的输入端为端口 202输入的时钟1，端口 206输入的时钟2，端口 204输入的模式控制， 输出为端口 203输出的系统时钟；当端口 204输入的模式控制为高电平时，端口 202输入的时钟1从端口 203输出并作为系统时钟，当端口 204输入的模式控制为低电平时，端口 206 输入的时钟2从端口 203输出并作为系统时钟；并串信号生成器由一个两输入与门和一个模9计算器1组成；与门的输入端为端口 202输入的时钟1和端口 204输入的模式控制两个信号，与门的输出端作为模9计数器1的时钟触发端；模9计算器1在计数值为9时输出信号并-串转换信号为高电平，其余数值时并-串转换信号为低电平；并-串转换器在端口 203输出的系统时钟上升沿时，且并-串转换信号为高电平时，载入端口 201输入的并行数据防伪验证信息A[7:0]，否则串行输出数据至多路选择器的一个输入端；多路选择器在端口 204输入的模式控制为高电平时，输出并-串转换器的输出值至先进先出存储器的输出端，在端口 204输入的模式控制为低电平时，输出防伪信息El至先进先出存储器的输出端； 先进先出存储器由512个D触发器组成，512个触发器的数据输入端和数据输出端首尾相连，数据输出端为端口 205输出的输入信息F。本实用新型提出的芯片，其中，信息读入模块的输入端口为224，223 ；信息读入模块的输出端口为222 ；端口 2M与微处理器的端口 115相连，用于接收一次性可编程只读存储器输出的防伪信息L[7:0]；端口 223与侵入检测模块的端口 215相连，用于接收系统时钟；端口 222与侵入检测模块的端口 216相连，用于输出防伪信息H至侵入检测模块；信息读入模块由一个宽度为8，深度为1的并-串转换触发器组和模9计算器2构成；模9计算器2在端口 223输入的系统时钟上升沿触发下计数并输出信号并-串转换信号1 ；在计数值为9时并-串转换信号1为高电平，其余数值时并-串转换信号1为低电平；并-串转换器在端口 223输入的系统时钟上升沿时，且并-串转换信号1为高电平时，载入并行数据端口 2M输入的防伪信息L[7:0]，否则串行输出数据至端口 222作为防伪信息H输出值侵入检测模块。本实用新型提出的芯片，其中，信息写出模块的输入端口为端口 225，端口 2 ；信息写出模块的输出端口为端口 113 ；端口 225与侵入检测模块的端口 219相连，用于接收写入的防伪信息I ；端口 2 与侵入检测模块的端口 218相连，用于接收系统时钟；端口 227 与微处理器的端口 113相连，用于输出写入的防伪信息J[7:0]；信息写出模块由一个宽度为8，深度为1的串-并转换触发器组构成；该串-并转换触发器的输入端为端口 225输入的写入的防伪信息I，在端口 2 输入的系统时钟上升沿触发下，通过端口 227输出并行数据写入的防伪信息J[7:0]。本实用新型提出的芯片，其中，信息输出模块的输入端口为209，236 ；信息输出模块的输出端口为208 ；端口 209与侵入检测模块的端口 214相连，用于接收待输出的防伪信息G;端口 208与微处理器的端口 112相连，用于发送输出防伪信息B[7:0]；端口 236与信息输入暂存模块的端口 203相连，用于接收系统时钟；信息输出模块由一个宽度为8，深度为1的串-并转换触发器组构成；该串-并转换触发器的输入端为端口 209接收的待输出的防伪信息G，在端口 236输入的系统时钟上升沿触发下，通过端口 208输出并行的输出防伪信息B [7:0]。本实用新型提出的芯片，其中，侵入检测模块的输入端口为端口 211，端口 213，端口 216，端口 220，端口 221 ；侵入检测模块的输出端口为端口 212，端口 214，端口 215，端口 217，端口 218，端口 219 ；输入端口 213与输出端口 215，端口 218直连，端口 215，端口 218 用于直接输出系统时钟；输入端口 216和输出端口 214相连，用于将防伪信息H直接发送至信息输出模块的输入端口 209 ；端口 217和微处理器的输出端口 114相连，用于向一次性可编程只读存储器输出地址Addr [10:0]；侵入检测模块由如下模块组成，模式控制信号生成器，地址生成模块，防伪信息烧写模块。本实用新型提出的芯片，其中，模式控制信号生成器由三个D触发器，一个三输入一输出的或非门组成；三个D触发器的首尾相连，输入端为端口 220输入的权限验证信息 Dl ；三个D触发器的时钟端均与时钟2相连；三个D触发器的输出端均分别与或非门的一个输入端相连；或非门的输出端为端口 212输出的模式控制。本实用新型提出的芯片，其中，地址生成模块由一个与门和地址生成器组成；地址生成器在与门输出的上升沿触发下计数，计数值作为11位的地址Addr[10:0]通过端口 217输出。本实用新型提出的芯片，其中，防伪信息烧写模块由两个宽度为1，深度为512的先进先出存储器，异或门，两个与门，模IOM分频器，一个D触发器，一个CRC生成器组成； 先进先出存储器1由512个D触发器组成，512个触发器的数据输入端和数据输出端首尾相连，先进先出存储器1数据输出端为端口 220输入的权限验证信息Dl，数据输出端与异或门一个输入端相连；先进先出存储器1的时钟端为端口 213输入的系统时钟；先进先出存储器2由512个D触发器组成，512个触发器的数据输入端和数据输出端首尾相连，先进先出存储器2数据输出端为CRC生成器输出的校验码，输出端与异或门一个输入端相连；先进先出存储器2的时钟端为端口 213输入的系统时钟；模IOM分频器对端口 213输入的系统时钟进行分频，分频系数为1024，输出端与与门1的一个输入端相连；模IOM分频器对端口 213输入的系统时钟进行分频；异或门的输出端和与门1的另一个输出端相连；与门1的输出端与D触发器的时钟端相连；D触发器的数据端与电源相连，D触发器的反相数据端和与门2的数据输入端相连；端口 211输入的输入信息F与门2的另一数据输入端相连；与门2 的数据输出端为写入的防伪信息I并通过端口 219输出。本实用新型提出的芯片，其中，微处理器具有写入信息模式，信息对比模式两个工作模式，由侵入控制模块控制微处理器的工作模式。本实用新型提出的芯片，其中，专用的芯片读写器在时钟2的同步下，通过端口 124将初始化防伪信息E写入串口通信控制器2中，串口通信控制器2根据I2C总线协议将初始化防伪信息E恢复成防伪信息E1，并将防伪信息El送入信息暂存模块；专用的芯片读写器在时钟2的同步下，通过端口 122将初始化权限验证信息D写入串口通信控制器1中， 串口通信控制器1根据1 总线协议将初始化权限验证信息D恢复成串行数据权限验证信息D1，并将权限验证信息Dl送入侵入检测模块；侵入检测模块当检测到权限验证信息Dl 为合法信息后，将写入的防伪信息I送入信息写出模块；信息写出模块在系统时钟的触发下将写入的防伪信息J[7:0]写入一次性可编程只读存储器；一次性可编程只读存储器在地址Addr [10:0]的控制下将写入的防伪信息J[7:0]写入指定位置。本实用新型提出的芯片，其中，手机通过通用接口模块在时钟1的同步下，将输入的防伪验证信息A[7:0]送入信息输入暂存模块；在系统时钟和输入信息F相与信号的上升沿触发下，侵入检测模块生成地址Addr [10:0]送入一次性可编程只读存储器；信息读入模块读入一次性可编程只读存储器输出的防伪信息L[7:0]；侵入检测模块将信息读入模块中的防伪信息H作为待输出的防伪信息G直接送入信息输出模块；最后在时钟的触发下，信息输出模块将输出防伪信息B[7:0]通过通用接口模块发送给手机。本实用新型提出的芯片，其中，所述芯片固定于物品表面，所述内部存储器中存储的防伪信息用于对所述物品进行识别，所述防伪信息与同样固定于物品表面的印刷贴标的信息相关联，所述印刷贴标上印刷有可追踪识别物品的二维条形码和普通数字防伪码，所述二维条形码、普通数字防伪码以及对应的防伪信息由物品信息数据库服务器生成，将所述防伪信息写入所述芯片内，并将所述物品的相关信息通过网络传输到中心数据库服务器；所述中心数据库服务器通过网络与物品信息数据库服务器相连，存储所述物品的相关信息，接收由手机发送的防伪信息并将相应物品的验证信息发送给手机。本实用新型提出的芯片，其中，所述芯片的内部存储器中还存储有物品追踪信息， 所述物品追踪信息由中转站点通过各自的专用芯片读写器写入，其中每个中转站点有着对应的编号并和各自的专用芯片读写器绑定，所述中转站点将与所述追踪信息相关的数据实时传送至中心数据库服务器，并在物品信息数据库服务器上进行更新，终端用户使用手机发送所述防伪信息至中心数据库服务器，并从中心数据库服务器中获取相应物品的追踪信肩、ο[0030]本实用新型提出的芯片，其中，终端用户在中心服务数据库上下载读取软件，通过手机读取芯片存储的所述防伪信息，并通过互联网将所述防伪信息发送至中心数据库服务器，确定物品的真伪或获取该物品的追踪及生产信息。本实用新型提出的芯片，其中，手机还可获取印刷标签表面的二维条形码或普通数字防伪码，并将获取到的相关信息通过互联网与中心数据库服务器中的信息进行比对， 确定物品的真伪并获取该物品的追踪及生产信息；或者将获取到的相关信息与通过通用接口模块从芯片内获取的防伪信息进行比较，以实现交叉比对。本实用新型提出的芯片，其中，终端用户在查询商品真伪或获取追踪及生产信息时，短信提示终端用户扣费提示，在成功查询相关信息后，由通讯运行商代扣相关查询费用。本实用新型提出的芯片，其中，所述普通数字防伪码由计算机生成，并通过数字防伪码转化生成相应的二维条形码。
图1是本实用新型提出的芯片的内部结构以及与专用芯片读写器、手机的接口示意图；图2是微处理器模块的示意图；图3是微处理器模块中信息输入暂存模块的示意图；图4是微处理器模块中信息读入模块的示意图；图5是微处理器模块中信息写出模块的示意图；图6是微处理器模块中信息输出模块的示意图；图7是微处理器模块中侵入检测模块的示意图；图8是利用芯片识别物品以实现方位追踪的原理图；图9是生成芯片和印刷贴标的示意图；图10是中转站点生成物品追踪信息的示意图；图11是将芯片以及印刷贴标固定在物体表面的示意图。
具体实施方式
以下所述为本实用新型的较佳实施例，并不因此而限定本实用新型的保护范围。图1是本实用新型提出的芯片的内部构造以及与专用芯片读写器、手机的接口示意图。如图1所示，本实用新型提出的用于识别物品的芯片包括三部分，分别为微处理器、 通用接口模块以及内部存储器，该通用接口模块支持GSM等各类信号以实现与手机的通信，该内部存储器可为一次性可编程只读存储器OTP ROM)，其中，支持GSM等各类信号的通用接口模块用于与手机实现交互，具体地，该通用接口模块接收手机发送的验证请求信息并交由微处理器处理，接收微处理器发送的防伪信息并向手机发送该防伪信息；微处理器用于接收来自于通用接口模块的验证请求信息，并基于该验证请求信息，从一次性可编程只读存储器中读取防伪信息，并将该防伪信息发送至通用接口模块；一次性可编程只读存储器存储所述防伪信息。微处理器还可与专用芯片读写器实现通信，具体地，微处理器接收来自于专用芯片读写器的初始化防伪信息，并向一次性可编程只读存储器中写入防伪信息。在下文中将具体地介绍所述芯片的内部结构。支持GSM等各类信号的通用接口模块的输入端口有104，105，109 ；支持GSM等各类信号的通用接口模块的输出端口有106，107，108;端口 104与外部的端口 101建立通讯连接，用于传输验证请求Al [7 0]，端口 105与外部的端口 102建立通讯连接，用于接收时钟 1 ；端口 106与外部的端口 103建立通讯连接，用于向外部发送外部防伪信息Bl[7:0]；端口 107与微处理器的端口 110相连，用于传输输入的验证请求信息A[7:0]；端口 108与微处理器的端口 111相连，用于将时钟1送入微处理器；端口 109与微处理器的端口 112相连，用于接收微处理器发送的输出防伪信息B [7 0]。一次性可编程只读存储器输入端口有116，117 ；输出端口为118 ；输入端口 116与微处理器的端口 113相连，将写入的防伪信息J[7:0]写入一次性可编程只读存储器中，一次性可编程只读存储器的待写区域在微处理器的控制下只能被写入一次信息，其后信息不能被修改；若要追加信息，则在微处理器的控制下，将追加信息写入一次性可编程只读存储器的其他待写区域；待写区域一经被写入信息，则无法修改；一次性可编程只读存储器的待写区域大小由一次性可编程只读存储器的存储容量决定；输入端口 117与微处理器的端口 114相连，用于将地址Addr [10:0]送入一次性可编程只读存储器的地址端；输出端口 118与微处理器的端口 115相连，用于将地址Addr[10:0]指定的防伪信息L[7:0]送入微处理器。微处理器的输入端口为110，111，115，122，123，124 ；微处理器的输出端口为112， 113，114;输入端口 122和外部的专用芯片读写器的端口 119相连，用于接收初始化权限验证信息D;端口 123和专用芯片读写器的端口 120相连，用于接收时钟2;端口 IM和专用芯片读写器的端口 121相连，用于接收初始化防伪信息E ；初始化防伪信息E的通信方式为串口通信，通信协议符合I2C总线协议；端口 121与端口 IM之间的连线作为1 总线的数据线SDA;端口 120与端口 123之间的连线为I2C总线的时钟SCL;初始化权限验证信息D 的通信方式为串口通信，通信协议符合1 总线协议；端口 119与端口 122之间的连线作为 1 总线的数据线SDA;端口 120与端口 123之间的连线为1 总线的时钟SCL;初始化权限验证信息D的内容是512位权限验证码，512位权限验证校验码，512位授权码，512位授权校验码。512位权限验证校验码其校验方式是将512位权限验证码分为8组64位的信息块，分别是 DO [63:0]，Dl[63:0], D2[63:0], D3[63:0], D4[63:0], D5[63:0], D6[63:0], D7[63:0]；以DOM3:0]为例，64位信息块DO[63:0]采用CRC-32生成32位循环冗余码 C0[31:0]，生成多项式简记式为04C11DB7或其他可行生成多项式，信息块DO W 63]在采用CRC-32生成32位循环冗余码C(U63:32]，生成多项式简记式为1EDC6F41或其他可行生成多项式，最后组成的校验码为 ICO [63:0]，Cl [63:0], C2[63:0], C3[63:0], C4[63:0]， C5R3:0]，C6R3:0]，C7R3:0]}为 512 位权限验证校验码。512位授权校验码其校验方式是将512位授权码分为8组64位的信息块，分别是 D10[63:0], Dll[63:0], D12[63:0], D13[63:0], D14[63:0], D15[63:0], D16[63:0], D17[63:0]；以DlO W3:0]为例，64位信息块DlO[63:0]采用CRC-32生成32位循环冗余码ClO [31:0]，生成多项式简记式为04C11DB7或其他可行生成多项式，信息块DlO 在采用CRC-32生成32位循环冗余码ClO W3:32]，生成多项式简记式为1EDC6F41或其他可行生成多项式，最后组成的校验码为|C1(U63:0]，Cll[63:0], C12[63:0], C13[63:0], C14[63:0], C15[63:0], C16[63:0], C17[63:0]}为 512 位授权校验码。图2是微处理器模块的示意图。如图2所示，微处理器模块包括串口通信控制器 1，串口通信控制器2，信息输入暂存模块，侵入检测模块，信息读入模块，信息写出模块以及信息输出模块。图3是微处理器模块中信息输入暂存模块的示意图；图4是微处理器模块中信息读入模块的示意图；图5是微处理器模块中信息写出模块的示意图；图6是微处理器模块中信息输出模块的示意图；图7是微处理器模块中侵入检测模块的示意图。下面，参考图2-图7对微处理器模块及其各个组成模块进行说明。串口通信控制器1和串口通信控制器2符合1 总线通信协议；串口通信控制器1 的输入端口为230，231 ；串口通信控制器1输出端口为2 ，2 ；端口 230与微处理器的端口 122相连，用于接收初始化权限信息D ；端口 231与微处理器端口 123相连，用于接收时钟2 ；端口 2 与侵入检测模块的端口 220相连，用于发送权限验证信息Dl至侵入检测模块的端口 220 ；端口 2 与侵入检测模块的端口 221相连，端口 2 和端口 231直连，因此端口 2 将时钟2发送至侵入检测模块的端口 221 ；串口通信控制器2的输入端口为234， 235 ；串口通信控制器2输出端口为232，233 ；端口 2；35与微处理器的端口 IM相连，用于接收初始化防伪信息E ；端口 234与微处理器端口 123相连，用于接收时钟2 ；端口 232与信息输入暂存模块的端口 207相连，用于发送防伪信息El至信息输入暂存模块的端口 207 ；端口 233与信息输入暂存模块的端口 206相连，端口 233和端口 234直连，因此端口 233将时钟2发送至信息输入暂存模块的端口 206。信息输入暂存模块的输入端口为201，202，204，206 ；信息输入暂存模块的输出端口为203，205 ；端口 201为一个八位并行端口，与微处理器的端口 110的八位总线一一对应相连，用于接收输入的验证请求信息A[7:0]；端口 202与微处理器的端口 111相连，用于接收时钟1 ；端口 204与侵入检测模块的端口 212相连，用于接收信号模式控制；端口 203与侵入检测模块的二端口 213相连，用于输出系统时钟；端口 205与侵入检测模块的端口 211 相连，用于发送输入信息F至侵入检测模块。信息输入暂存模块由一个宽度为1，深度为512 的先进先出存储器，1个多路选择器，1个并-串转换器，一个并串信号生成器，一个系统时钟生成器构成；系统时钟生成器的输入端为端口 202输入的时钟1，端口 206输入的时钟2， 端口 204输入的模式控制，输出为端口 203输出的系统时钟；当端口 204输入的模式控制为高电平时，端口 202输入的时钟1从端口 203输出并作为系统时钟，当端口 204输入的模式控制为低电平时，端口 206输入的时钟2从端口 203输出并作为系统时钟；并串信号生成器由一个两输入与门和一个模9计算器1组成；与门的输入端为端口 202输入的时钟1和端口 204输入的模式控制两个信号，与门的输出端作为模9计数器1的时钟触发端；模9计算器1在计数值为9时输出信号并-串转换信号为高电平，其余数值时并-串转换信号为低电平；并-串转换器在端口 203输出的系统时钟上升沿时，且并-串转换信号为高电平时， 载入端口 201输入的并行数据防伪验证信息A[7:0]，否则串行输出数据至多路选择器的一个输入端；多路选择器在端口 204输入的模式控制为高电平时，输出并-串转换器的输出值至先进先出存储器的输出端，在端口 204输入的模式控制为低电平时，输出防伪信息El至先进先出存储器的输出端；先进先出存储器由512个D触发器组成，512个触发器的数据输入端和数据输出端首尾相连，数据输出端为端口 205输出的输入信息F。[0055]信息读入模块的输入端口为224，223 ；信息读入模块的输出端口为222 ；端口 2 与微处理器的端口 115相连，用于接收一次性可编程只读存储器输出的防伪信息L[7:0]； 端口 223与侵入检测模块的端口 215相连，用于接收系统时钟；端口 222与侵入检测模块的端口 216相连，用于输出防伪信息H至侵入检测模块；信息读入模块由一个宽度为8，深度为1的并-串转换触发器组和模9计算器2构成；模9计算器2在端口 223输入的系统时钟上升沿触发下计数并输出信号并-串转换信号1 ；在计数值为9时并-串转换信号1为高电平，其余数值时并-串转换信号1为低电平；并-串转换器在端口 223输入的系统时钟上升沿时，且并-串转换信号1为高电平时，载入并行数据端口 2M输入的防伪信息L[7:0]， 否则串行输出数据至端口 222作为防伪信息H输出值侵入检测模块。信息写出模块的输入端口为225,2 ；信息写出模块的输出端口为113 ；端口 225 与侵入检测模块的端口 219相连，用于接收写入的防伪信息I ；端口 2 与侵入检测模块的端口 218相连，用于接收系统时钟；端口 227与微处理器的端口 113相连，用于输出写入的防伪信息J[7:0]；信息写出模块由一个宽度为8，深度为1的串-并转换触发器组构成；该串-并转换触发器的输入端为端口 225输入的写入的防伪信息I，在端口 2 输入的系统时钟上升沿触发下，通过端口 227输出并行数据写入的防伪信息J[7:0]。信息输出模块的输入端口为209，236 ；信息输出模块的输出端口为208 ；端口 209 与侵入检测模块的端口 214相连，用于接收待输出的防伪信息G ；端口 208与微处理器的端口 112相连，用于发送输出防伪信息B[7:0]；端口 236与信息输入暂存模块的端口 203相连，用于接收系统时钟；信息输出模块由一个宽度为8，深度为1的串-并转换触发器组构成；该串-并转换触发器的输入端为端口 209接收的待输出的防伪信息G，在端口 236输入的系统时钟上升沿触发下，通过端口 208输出并行的输出防伪信息B [7 0]。侵入检测模块的输入端口为211，213，216，220，221 ；侵入检测模块的输出端口为 212,214,215,217,218,219 ；输入端口 213 与输出端口 215，218 直连，端口 215，218 用于直接输出系统时钟；输入端口 216和输出端口 214相连，用于将防伪信息H直接发送至信息输出模块的输入端口 209 ；端口 217和微处理器的输出端口 114相连，用于向一次性可编程只读存储器输出地址Addr[10:0]。侵入检测模块包括模式控制信号生成器，地址生成模块，防伪信息烧写模块。模式控制信号生成器由三个D触发器，一个三输入一输出的或非门组成；三个D触发器的首尾相连，输入端为端口 220输入的权限验证信息Dl ；三个D触发器的时钟端均与时钟2相连；三个D触发器的输出端均分别与或非门的一个输入端相连；或非门的输出端为端口 212输出的模式控制。地址生成模块由一个与门和地址生成器组成；地址生成器在与门输出的上升沿触发下计数，计数值作为11位的地址Addr[10:0]通过端口 217输出。防伪信息烧写模块由两个宽度为1，深度为512的先进先出存储器，异或门，两个与门，模IOM分频器，一个D触发器，一个CRC生成器组成；先进先出存储器1由512个D 触发器组成，512个触发器的数据输入端和数据输出端首尾相连，先进先出存储器1数据输出端为端口 220输入的权限验证信息D1，数据输出端与异或门一个输入端相连；先进先出存储器1的时钟端为端口 213输入的系统时钟；先进先出存储器2由512个D触发器组成， 512个触发器的数据输入端和数据输出端首尾相连，先进先出存储器2数据输出端为CRC生成器输出的校验码，输出端与异或门一个输入端相连；先进先出存储器2的时钟端为端口 213输入的系统时钟；模IOM分频器对端口 213输入的系统时钟进行分频，分频系数为 1024，输出端与与门1的一个输入端相连；模IOM分频器对端口 213输入的系统时钟进行分频；异或门的输出端和与门1的另一个输出端相连；与门1的输出端与D触发器的时钟端相连；D触发器的数据端与电源相连，D触发器的反相数据端和与门2的数据输入端相连； 端口 211输入的输入信息F与门2的另一数据输入端相连；与门2的数据输出端为写入的防伪信息I并通过端口 219输出。微处理器具有写入信息模式，信息对比模式两个工作模式，由侵入控制模块控制微处理器的工作模式。专用的芯片读写器在时钟2的同步下，通过端口 IM将初始化防伪信息E写入串口通信控制器2中，串口通信控制器2根据1 总线协议将初始化防伪信息E恢复成防伪信息E1，并将防伪信息El送入信息暂存模块；专用的芯片读写器在时钟2的同步下，通过端口 122将初始化权限验证信息D写入串口通信控制器1中，串口通信控制器1根据I2C总线协议将初始化权限验证信息D恢复成串行数据权限验证信息Dl，并将权限验证信息Dl送入侵入检测模块；侵入检测模块当检测到权限验证信息Dl为合法信息后，将写入的防伪信息 I送入信息写出模块；信息写出模块在系统时钟的触发下将写入的防伪信息J[7:0]写入一次性可编程只读存储器；一次性可编程只读存储器在地址Addr [10:0]的控制下将写入的防伪信息J [7:0]写入指定位置。手机通过支持GSM等各类信号的通用接口在时钟1的同步下，将输入的验证请求信息A[7:0]送入信息输入暂存模块；在系统时钟和输入信息F相与信号的上升沿触发下， 侵入检测模块生成地址Addr [10:0]送入一次性可编程只读存储器；信息读入模块读入一次性可编程只读存储器输出的防伪信息L[7:0]；侵入检测模块将信息读入模块中的防伪信息H作为待输出的防伪信息G直接送入信息输出模块；最后在时钟的触发下，信息输出模块将输出防伪信息B [7 0]通过通用接口模块发送给手机。图8为利用芯片识别物品以实现方位追踪的原理图。由上文的描述可知，手机可通过所述通用接口模块读取芯片内一次性可编程只读存储器内存储的防伪信息，在图8 中，将该方位信息称为物品识别信息，用于对物品进行识别，所述物品识别信息中包括标识信息，并将所述芯片固定于物品表面，其内部存储器上存储的信息与印刷贴标的信息相关联；印刷贴标上包含可追踪识别物品的二维条形码和普通数字防伪码，普通数字防伪码由计算机生成，并通过数字防伪码转化生成相应的二维条形码，印刷于贴标表面；物品信息数据库服务器生成所述二维条形码、普通数字防伪码以及对应的物品识别信息，并在生产印刷贴标和芯片的过程中，将二维条形码、普通数字防伪码印刷于贴标表面，将物品识别信息写入芯片内部，具体的写入过程如上文所述，同时将所述物品的相关信息通过计算机网络传输到中心数据库服务器上；中心数据库服务器存储所述物品的相关信息，通过网络与物品信息数据库服务器相连，存储所述物品的相关信息，接收由手机发送的标识信息并将相应物品的验证信息发送给手机；手机通过通用接口模块与芯片相连，读取芯片中内部存储器内保存的物品识别信息。图9是生成芯片和印刷贴标的示意图。如图9所示，物品信息数据库服务器通过专用芯片读写器将物品识别信息写入所述芯片的存储器中，并打印出印刷贴标，同时，将与物品相关的信息通过计算机网络传输至中心数据库服务器。图10是中转站点生成物品追踪信息的示意图。如图10所示，中转站点通过专用芯片读写器写入物品追踪信息，每个中转站点有着对应的编号并和专用芯片读写器绑定， 中转站点将与所述追踪信息相关的数据实时传送至中心数据库服务器，并在物品信息数据库服务器上进行更新。终端用户可在中心数据库服务器上下载终端软件，通过手机读写标签，并将相关信息通过互联网与中心数据库的信息进行比对，确定物品的真伪及追踪、生产信息；还可以选择通过印刷贴标来确定物品的真伪及追踪信息，终端用户通过带摄像头的手机，读取印刷标签表面的二维条形码，并将相关信息通过互联网与中心数据库进行比对，确定物品的真伪及追踪、生产信息。终端用户在查询商品真伪及追踪、生产信息时，短信提示终端用户扣费提示，在成功查询相关信息后，由通讯运行商代扣相关查询费用。图11是将芯片以及印刷贴标固定在物体表面的示意图。如图11所示，可将芯片以商标或者瓶盖的形式，固定在物品表面；也可将与芯片所存储信息相关的印刷贴标一并固定于物体表面。用户可通过手机读取出芯片标签内的存储信息，并通过网络连接中心服务器，获取对应序列号商品的信息并比对辨别真伪，即，将芯片标签内的物品标识信息发送至中心数据库，中心数据库根据该物品的标识信息返回是否为真伪产品；同时用户可以通过印刷贴标表面的二维码和数字防伪码进行真伪验证和追踪管理。在具体实施时，可根据用户需求，将芯片封装于瓶盖之内，同时在印刷贴标上印上该物品的信息并预留二维码打印区域和数字防伪码打印区域；PC机根据该物品的编号、生产时间、有效期、包装形式等，通过软件计算出该物品的数字防伪码，并根据该数字防伪码生成相应的二维条形码，打印至印刷贴标的指定位置，并粘贴到指定物品上；在生成了印刷贴标后，根据相应的信息，生成芯片写入信息，利用专有的应用软件对采集的二维码数据、 数字防伪码数据、物品编号、批号、生产时间、有效期进行加密关联运算处理，并将明文信息转化为密文信息，通过专用芯片读写器将相应的信息写入指定芯片，并将包含该芯片的瓶盖固定在物品上；物品入库和出库时，通过读写器装置，便捷地统计入库、出库物品的品种、 数量、时间、经办人员等信息，并将这些信息存入数据库，以供数据查验之用；物品进入中转站点后，该物品的厂商可通过各个中转站点上传的信息，及时了解和监控该物品的流向；该物品的各级中转站点可以通过访问中心数据库服务器，查询该物品的相关信息，也可以根据个性化需求在RFID标签中写入中转站点的信息，以丰富该物品的追踪信息；用户通过访问中心数据库服务器查询产品的真伪、有效日期及其他相关信息，从而很好地满足用户的知情权，并分辨该物品的真伪。传统的基于RFID射频识别的防伪追踪方法，必须使用专用设备，不便于终端用户查询和使用，使用本实用新型的用于识别物品的芯片则从根本上解决了这个问题。终端用户只需拥有具备支持GSM等各类信号的通用接口的手机即可进行查询真伪和商品流通信息，部分不具备支持GSM等各类信号的通用接口的手机则可以通过印刷贴标进行二维码防伪识别异或数字防伪码识别。因此，使用本实用新型的芯片，具有很强的可扩展性和兼容性，可以实现数据信息的交互与共享，并提供对物品真伪进行分辨以及对物品进行追踪的功能，因而，本芯片可用于生产厂家对所生产产品流通、销售各个环节的监控以及该产品的购买者对该产品真伪的辨别，在中心数据库服务器中，包括标签生成模块、物流与仓储模块、查询模块；在物品信息数据库服务器中，包括物流与仓储模块、查询模块、生产管理模块；中转站点可为产品分销商或中转商；这时，使用本实用新型的芯片，可方便企业物流管理；基于芯片识别物品，实现企业物流自动化管理；分销商或中转站有权对芯片进行追加操作，可以方便的查询到物品的流通状态，同时防止发生串货的风险。终端用户可以通过手机支持GSM等各类信号的通用接口，进行芯片读写设别，该通用接口与芯片中支持GSM等各类信号的通用接口模块匹配，本领域技术人员可以根据手机种类选择芯片中的通用接口模块能够支持的各类信号，这里GSM信号只是作为示例，并不作为对本实用新型的限制；或者通过短信平台通过印刷贴片进行二维码或数字防伪码识别。因此，对用户来说，本芯片方便简单，终端用户不产生任何成本。同时，本实用新型提出的芯片可以通过便携式电池、或者太阳能电池、或者外部电磁能量对芯片供电，但这些具体供电方式并不作为对本申请保护范围的限制，对于本领域技术人员来说，可使用任何现有技术实现芯片的供电。
应注意，本实用新型所提出的具体实施方式
及应用领域仅为说明的目的，并不作为对本实用新型保护范围的限制，本领域技术人员可对本实用新型的具体实施方式
进行修改并应用于各种对某物品进行防伪识别或追踪的实际应用中。
权利要求1.一种用于识别物品以实现防伪追踪的芯片，其特征在于所述芯片包括微处理器、通用接口模块以及内部存储器，所述通用接口模块与所述微处理器连接，所述微处理器与所述内部存储器连接，其中所述通用接口模块接收手机发送的验证请求信息，将该验证请求信息交由微处理器处理，接收微处理器发送的防伪信息并向手机发送该防伪信息；所述微处理器接收来自于所述通用接口模块的验证请求信息，基于该验证请求信息， 从所述内部存储器中读取所述防伪信息，并将所述防伪信息发送至通用接口模块；所述内部存储器存储所述防伪信息。
2.根据权利要求1所述的芯片，其特征在于所述通用接口模块支持GSM信号以与手机进行通信，所述内部存储器可为一次性可编程只读存储器(OTP ROM)。
3.根据权利要求2所述的芯片，其特征在于所述微处理器还接收来自于专用芯片读写器的初始化防伪信息，并向所述内部存储器中写入防伪信息。
4.根据权利要求2所述的芯片，其特征在于所述通用接口模块的输入端口为端口 (104)，端口 (105)和端口 (109)；输出端口为端口 (106)，端口 (107)和端口 (108)；端口 (104)与外部的端口(101)建立通讯连接，用于传输验证请求信息Al[7:0]，端口(105)与外部的端口(102)建立通讯连接，用于接收时钟1 ；端口(106)与外部的端口(103)建立通讯连接，用于向外部发送外部防伪信息Bl[7:0]；端口(107)与微处理器的端口(110)相连，用于传输输入的验证请求信息A[7:0]；端口(108)与微处理器的端口(111)相连，用于将时钟1送入微处理器；端口(109)与微处理器的(11 端口相连，用于接收微处理器发送的输出防伪信息B [7:0]。
5.根据权利要求2所述的芯片，其特征在于所述一次性可编程只读存储器输入端口有端口(116)及端口(117)；输出端口为端口(118)；输入端口(116)与微处理器的端口 (113)相连，将写入的防伪信息J[7:0]写入一次性可编程只读存储器中，一次性可编程只读存储器的待写区域在微处理器的控制下只能被写入一次信息，其后信息不能被修改；若要追加信息，则在微处理器的控制下，将追加信息写入一次性可编程只读存储器的其他待写区域；待写区域一经被写入信息，则无法修改；一次性可编程只读存储器的待写区域大小由一次性可编程只读存储器的存储容量决定；输入端口(117)与微处理器的端口(114) 相连，用于将地址Addr[10:0]送入一次性可编程只读存储器的地址端；输出端口(118)与微处理器的端口(115)相连，用于将地址Addr[10:0]指定的防伪信息L[7:0]送入微处理ο
6.根据权利要求3所述的芯片，其特征在于微处理器的输入端口为端口(110)，端口(111)，端口(115)，端口(122)，端口(123)以及端口(124)；微处理器的输入端口为端口(112)，端口(113)以及端口 (114)；输入端口 (122)和外部的专用芯片读写器的端口 (119) 相连，用于接收初始化权限验证信息D ；端口(123)和专用芯片读写器的端口(120)相连， 用于接收时钟2 ；端口(124)和专用芯片读写器的端口(121)相连，用于接收初始化防伪信肩、E ο
7.根据权利要求6所述的芯片，其特征在于所述初始化防伪信息E的通信方式为串口通信，通信协议符合I2C总线协议；端口(121)与端口(124)之间的连线作为1 总线的数据线SDA;端口(120)与端口(123)之间的连线为1 总线的时钟SCL ；初始化权限验证信息D的通信方式为串口通信，通信协议符合1 总线协议；端口(119)与端口(122)之间的连线作为I2C总线的数据线SDA;端口(120)与端口(123)之间的连线为I2C总线的时钟 SCL ；初始化权限验证信息D的内容是512位权限验证码，512位权限验证校验码，512位授权码，512位授权校验码。
8.根据权利要求3所述的芯片，其特征在于微处理器包括串口通信控制器(1)、串口通信控制器(2)、信息输入暂存模块、侵入检测模块、信息读入模块、信息写出模块以及信息输出模块。
9.根据权利要求8所述的芯片，其特征在于串口通信控制器(1)和串口通信控制器 (2)符合I2C总线通信协议；串口通信控制器(1)的输入端口为端口 030)，端口(231)； 串口通信控制器(1)输出端口为端口 0洲)，端口(229)；端口(230)与微处理器的端口 (122)相连，用于接收初始化权限信息D ；端口(231)与微处理器端口(123)相连，用于接收时钟2;端口(229)与侵入检测模块的端口(220)相连，用于发送权限验证信息Dl至侵入检测模块的端口(220)；端口(228)与侵入检测模块的端口(221)相连，端口(228)和端口(231)直连，因此端口(228)将时钟2发送至侵入检测模块的端口 021)；串口通信控制器⑵的输入端口为端口 034)，端口 035)；串口通信控制器(2)输出端口为端口 032)， 端口(233)；端口(235)与微处理器的端口(124)相连，用于接收初始化防伪信息E ；端口 (234)与微处理器端口(123)相连，用于接收时钟2;端口(232)与信息输入暂存模块的端口(207)相连，用于发送防伪信息El至信息输入暂存模块的端口(207)；端口(233)与信息输入暂存模块的端口(206)相连，端口(23 和端口(234)直连，因此端口 033)将时钟 2发送至信息输入暂存模块的端口 006)。
10.根据权利要求8所述的芯片，其特征在于信息输入暂存模块的输入端口为端口 (201)，端口 (202)，端口 (204)，端口 (206)；信息输入暂存模块的输出端口为端口 (203)，端口(205)；端口(201)为一个八位并行端口，与微处理器的端口(110)的八位总线一一对应相连，用于接收输入的验证请求信息A[7:0]；端口(202)与微处理器的端口(111)相连，用于接收时钟1 ；端口(204)与侵入检测模块的端口(212)相连，用于接收信号模式控制；端口(203)与侵入检测模块的二端口(213)相连，用于输出系统时钟；端口(205)与侵入检测模块的端口(211)相连，用于发送输入信息F至侵入检测模块；信息输入暂存模块由一个宽度为1，深度为512的先进先出存储器，1个多路选择器，1个并-串转换器，一个并串信号生成器，一个系统时钟生成器构成；系统时钟生成器的输入端为端口(202)输入的时钟1，端口(206)输入的时钟2，端口(204)输入的模式控制，输出为端口(203)输出的系统时钟； 当端口(204)输入的模式控制为高电平时，端口(202)输入的时钟1从端口(203)输出并作为系统时钟，当端口(204)输入的模式控制为低电平时，端口(206)输入的时钟2从端口 (203)输出并作为系统时钟；并串信号生成器由一个两输入与门和一个模9计算器1组成； 与门的输入端为端口(202)输入的时钟1和端口(204)输入的模式控制两个信号，与门的输出端作为模9计数器1的时钟触发端；模9计算器1在计数值为9时输出信号并-串转换信号为高电平，其余数值时并-串转换信号为低电平；并-串转换器在端口(203)输出的系统时钟上升沿时，且并-串转换信号为高电平时，载入端口(201)输入的并行数据防伪验证信息A[7:0]，否则串行输出数据至多路选择器的一个输入端；多路选择器在端口(204) 输入的模式控制为高电平时，输出并-串转换器的输出值至先进先出存储器的输出端，在端口(204)输入的模式控制为低电平时，输出防伪信息El至先进先出存储器的输出端；先进先出存储器由512个D触发器组成，512个触发器的数据输入端和数据输出端首尾相连， 数据输出端为端口(205)输出的输入信息F。
11.根据权利要求8所述的芯片，其特征在于信息读入模块的输入端口为OM)， (223)；信息读入模块的输出端口为022)；端口(224)与微处理器的端口(11 相连，用于接收一次性可编程只读存储器输出的防伪信息L[7:0]；端口(22 与侵入检测模块的端口 (215)相连，用于接收系统时钟；端口 022)与侵入检测模块的端口(216)相连，用于输出防伪信息H至侵入检测模块；信息读入模块由一个宽度为8，深度为1的并-串转换触发器组和模9计算器2构成；模9计算器2在端口(22 输入的系统时钟上升沿触发下计数并输出信号并-串转换信号1 ；在计数值为9时并-串转换信号1为高电平，其余数值时并-串转换信号1为低电平；并-串转换器在端口(223)输入的系统时钟上升沿时，且并-串转换信号1为高电平时，载入并行数据端口(224)输入的防伪信息L[7:0]，否则串行输出数据至端口(222)作为防伪信息H输出值侵入检测模块。
12.根据权利要求8所述的芯片，其特征在于信息写出模块的输入端口为端口025)， 端口 026)；信息写出模块的输出端口为端口(113)；端口 025)与侵入检测模块的端口 (219)相连，用于接收写入的防伪信息I ；端口(226)与侵入检测模块的端口(218)相连， 用于接收系统时钟；端口(227)与微处理器的端口(113)相连，用于输出写入的防伪信息 J[7:0]；信息写出模块由一个宽度为8，深度为1的串-并转换触发器组构成；该串-并转换触发器的输入端为端口(22 输入的写入的防伪信息I，在端口(226)输入的系统时钟上升沿触发下，通过端口(227)输出并行数据写入的防伪信息J[7:0]。
13.根据权利要求8所述的芯片，其特征在于信息输出模块的输入端口为009)， (236)；信息输出模块的输出端口为(208)；端口 (209)与侵入检测模块的端口 (214)相连， 用于接收待输出的防伪信息G ；端口(208)与微处理器的端口(112)相连，用于发送输出防伪信息B[7:0]；端口(236)与信息输入暂存模块的端口(203)相连，用于接收系统时钟；信息输出模块由一个宽度为8，深度为1的串-并转换触发器组构成；该串-并转换触发器的输入端为端口(209)接收的待输出的防伪信息G，在端口(236)输入的系统时钟上升沿触发下，通过端口(208)输出并行的输出防伪信息B[7:0]。
14.根据权利要求8所述的芯片，其特征在于侵入检测模块的输入端口为端口011)， 端口 013)，端口 016)，端口 020)，端口 021)；侵入检测模块的输出端口为端口 012)， 端口 014)，端口 015)，端口 017)，端口 018)，端口 019)；输入端口 013)与输出端口 (215)，端口 (218)直连，端口 (215)，端口 (218)用于直接输出系统时钟；输入端口 (216) 和输出端口(214)相连，用于将防伪信息H直接发送至信息输出模块的输入端口(209)； 端口(217)和微处理器的输出端口(114)相连，用于向一次性可编程只读存储器输出地址 Addr [10:0]；侵入检测模块由如下模块组成，模式控制信号生成器，地址生成模块，防伪信息烧写模块。
15.根据权利要求14所述的芯片，其特征在于模式控制信号生成器由三个D触发器， 一个三输入一输出的或非门组成；三个D触发器的首尾相连，输入端为端口(220)输入的权限验证信息Dl ；三个D触发器的时钟端均与时钟2相连；三个D触发器的输出端均分别与或非门的一个输入端相连；或非门的输出端为端口(21 输出的模式控制。
16.根据权利要求14所述的芯片，其特征在于地址生成模块由一个与门和地址生成器组成；地址生成器在与门输出的上升沿触发下计数，计数值作为11位的地址 Addr [10:0]通过端口 (217)输出。
17.根据权利要求14所述的芯片，其特征在于防伪信息烧写模块由两个宽度为1，深度为512的先进先出存储器，异或门，两个与门，模IOM分频器，一个D触发器，一个CRC生成器组成；先进先出存储器1由512个D触发器组成，512个触发器的数据输入端和数据输出端首尾相连，先进先出存储器1数据输出端为端口(220)输入的权限验证信息D1，数据输出端与异或门一个输入端相连；先进先出存储器1的时钟端为端口(21 输入的系统时钟；先进先出存储器2由512个D触发器组成，512个触发器的数据输入端和数据输出端首尾相连，先进先出存储器2数据输出端为CRC生成器输出的校验码，输出端与异或门一个输入端相连；先进先出存储器2的时钟端为端口(21 输入的系统时钟；模IOM分频器对端口(213)输入的系统时钟进行分频，分频系数为1024，输出端与与门1的一个输入端相连； 模IOM分频器对端口(21 输入的系统时钟进行分频；异或门的输出端和与门1的另一个输出端相连；与门1的输出端与D触发器的时钟端相连；D触发器的数据端与电源相连，D触发器的反相数据端和与门2的数据输入端相连；端口 211输入的输入信息F与门2的另一数据输入端相连；与门2的数据输出端为写入的防伪信息I并通过端口 019输出。
18.根据权利要求8所述的芯片，其特征在于微处理器具有写入信息模式，信息对比模式两个工作模式，由侵入控制模块控制微处理器的工作模式。
19.根据权利要求18所述的芯片，其特征在于专用的芯片读写器在时钟2的同步下， 通过端口(124)将初始化防伪信息E写入串口通信控制器2中，串口通信控制器2根据12C 总线协议将初始化防伪信息E恢复成防伪信息E1，并将防伪信息El送入信息暂存模块；专用的芯片读写器在时钟2的同步下，通过端口(122)将初始化权限验证信息D写入串口通信控制器1中，串口通信控制器1根据1 总线协议将初始化权限验证信息D恢复成串行数据权限验证信息Dl，并将权限验证信息Dl送入侵入检测模块；侵入检测模块当检测到权限验证信息Dl为合法信息后，将写入的防伪信息I送入信息写出模块；信息写出模块在系统时钟的触发下将写入的防伪信息J[7:0]写入一次性可编程只读存储器；一次性可编程只读存储器在地址Addr [10:0]的控制下将写入的防伪信息J[7:0]写入指定位置。
20.根据权利要求18所述的芯片，其特征在于手机通过通用接口模块在时钟1的同步下，将输入的防伪验证信息A[7:0]送入信息输入暂存模块；在系统时钟和输入信息F相与信号的上升沿触发下，侵入检测模块生成地址Addr[10:0]送入一次性可编程只读存储器；信息读入模块读入一次性可编程只读存储器输出的防伪信息L[7:0]；侵入检测模块将信息读入模块中的防伪信息H作为待输出的防伪信息G直接送入信息输出模块；最后在时钟的触发下，信息输出模块将输出防伪信息B [7 0]通过通用接口模块发送给手机。
专利摘要提出了一种用于识别物品以实现防伪追踪的芯片，属于防伪追踪技术领域。该芯片包括微处理器、通用接口模块以及内部存储器，所述通用接口模块与所述微处理器连接，所述微处理器与所述内部存储器连接，其中所述通用接口模块接收手机发送的验证请求信息，将该验证请求信息交由微处理器处理，接收微处理器发送的防伪信息并向手机发送该防伪信息；所述微处理器接收来自于所述通用接口模块的验证请求信息，基于该验证请求信息，从所述内部存储器中读取所述防伪信息，并将所述防伪信息发送至通用接口模块；所述内部存储器存储所述防伪信息。本实用新型解决了现有防伪追踪技术不方便用户使用、成本高等问题，既具有物理唯一性的优点，又具有保密性高，追踪性强，抗污染力好、方便用户使用等诸多优点。
文档编号G06K19/07GK202171819SQ201120190198
公开日2012年3月21日 申请日期2011年5月27日 优先权日2011年5月27日
发明者周华, 徐良雨, 林加缪 申请人:周华, 徐良雨, 林加缪