专利名称：一种防静电瓷砖的制作方法
技术领域：
本实用新型涉及一种防静电建筑材料，特别是一种防静电瓷砖。
背景技术：
静电现象在信息产业，电子工业、纺织工业，石油化工等工业的生产加工和使用过程中十分普遍。由于一般陶瓷和其他建筑材料电阻率很高，一旦带上静电便很难消除，这些电荷的积聚可能会带来很大的危害如破坏集成电路、干扰仪器信号、静电放电引起火灾等。椐悉，美国、日本等国仅电子工业每年因静电危害损坏的电子元件就高达几百亿美元， 我国近几年也时有因静电引发火灾、爆炸的报道。所以在科技快速发展的今天，迫切需要有效的防静电材料来消除静电带来的危害。从静电危害的角度考虑，当材料的体积电阻率超过IXIOkiQ ·πι时，材料耗散静电的能力明显减弱；从消除静电的角度考虑，材料的体积电阻率不应该高于1Χ1(ΓΩ ·Π1。 当材料表面电阻为IO5 109Ω时，积累的静电会尽快地释放，从而达到防静电的效果。 我国在很长一段时间里所用的防静电地坪材料主要是防静电PVC，但是PVC作为地面材料与瓷砖相比物理化学性能不太理想，耐磨性、耐腐蚀性、承载能力均较差，吸水、变形率高， 在使用中局限性较大。理想的防静电陶瓷应具有长效、不发尘、耐磨损、耐腐蚀、抗污能力强、装饰效果较好等特点，是防静电PVC、水磨石、花岗岩等材料的优良替代产品。现有抗静电瓷砖一般采用下述几种方法1.瓷砖外表面整体覆盖有半导体釉，这种方法加工难度大，不适合大规模生产；2.瓷砖上表面和侧面覆盖有半导体釉，下表面涂覆“井”字形网格状导电胶，这种方法需要专门的涂覆设备，投入较大。3.在瓷砖上表面覆盖半导体釉，釉层下设置有导电颗粒，这种方法铺设时半导体釉与瓷砖下部的导静电材料或瓷砖导静电勾缝剂接触稳定性不高。
发明内容本实用新型目的在于针对现有技术的缺点提供一种加工工艺简单、抗静电效果好的抗静电瓷砖。本实用新型为实现上述目的，采用如下技术方案一种防静电瓷砖，包括瓷砖坯体和釉层，所述釉层为半导体釉层覆盖在坯体上表面，其特征在于所述防静电瓷砖侧面及下表面周边均喷涂有导电涂料薄层，所述导电涂料薄层与半导体釉相连通。其进一步特征在于所述半导体釉层中包含有导电粉料，所述导电粉料在釉层中的添加比例为30-60wt%。优选的所述导电粉料的粒径为5-20 μ m。优选的所述的导电粉料为一种掺杂的二氧化锡材料本实用新型加工工艺简单，抗静电效果好。
图1为本实用新型示意图；其中1、瓷砖坯体；2、釉层；3、导电粉料；4、导电涂料薄层。
具体实施方式
如图1所示一种防静电瓷砖，包括瓷砖坯体1和釉层2，所述釉层2为半导体釉层覆盖在坯体1上表面，所述防静电瓷砖侧面及下表面周边均喷涂有导电涂料薄层4，所述导电涂料薄层4与半导体釉相连通。所述半导体釉层中包含有导电粉料3，所述导电粉料3在釉层2中的添加比例为 30-60wt%。所述导电粉料3的粒径为5-20 μ m。所述的导电粉料3为一种掺杂的二氧化锡材料。瓷砖坯体在经过烘干，磨坯后将含有预定比例的导电粉料搅拌均勻的面釉喷涂在坯体表面，然后经过三道印刷，最后放入窑炉中烧成，成品经过削边后，将侧面和下表面周边均以导电涂料喷涂，经一定温度热处理后固化即可。产品经检验，表面电阻率和体积电阻率平均值分别为1. 4*106Ω与5. 8*106Ω · m， 导电性能优良，其余性能均与普通瓷砖无明显差异。
权利要求1. 一种防静电瓷砖，包括瓷砖坯体和釉层，所述釉层为半导体釉层覆盖在坯体上表面，其特征在于所述防静电瓷砖侧面及下表面周边均喷涂有导电涂料薄层，所述导电涂料薄层与所述半导体釉相连通。
专利摘要本实用新型公布了一种防静电瓷砖，包括瓷砖坯体和釉层，所述釉层为半导体釉层覆盖在坯体上表面，其特征在于所述防静电瓷砖侧面及下表面周边均喷涂有导电涂料薄层，所述导电涂料薄层与所述半导体釉相连通。本实用新型加工工艺简单，抗静电效果好。
文档编号B32B18/00GK202324462SQ201120381768
公开日2012年7月11日 申请日期2011年10月11日 优先权日2011年10月11日
发明者管蒙蒙, 蒋平平, 阎崔蓉 申请人:信益陶瓷(中国)有限公司