专利名称：用于驱动先列后行点阵中象素的列驱动电路和方法
技术领域：
本发明总体上涉及一种用于驱动先列后行点阵中象素的列驱动电路和方法。更具体而言，本发明涉及一种用于降低点阵列上电容负载以提供改进的象素驱动的改进的电路和方法。
在视频显示器中，其中象素以先列后行格式定向的点阵是普便使用的。当前用来驱动象素的列驱动方案是基于由显示器中所有列进行采样的一个公用模拟斜坡信号。与这种体系结构关联的问题包括每一列带给列缓冲的高电容负载，其中在列缓冲中每一列都使用一个缓冲放大器。此外，随着寻址频率的提高，作为显示器更高帧频和更高象素点数的结果，采样信号的保真度下降。
与该现有体系结构关联的另一个问题是斜坡回扫。具体而言，为了使可用的采样时间达到最大，每一列中的斜坡信号都必须快速回扫到初始状态。特别地，在现有体系结构的列能够被该模拟信号驱动之前，它们必须首先回到初始状态或回扫。这样，驱动象素就是一个至少两步的过程，其中每一列都必须(1)回扫到初始状态；及(2)施加模拟信号。由于快速的回扫需要驱动器的大电流容量，所以点阵中关联的大瞬变过程会引起非期望的结果，例如，激活未选择的行。
鉴于前面所述，需要一种降低点阵列中电容负载的列驱动电路和方法。此外，需要一种减少同斜坡回扫关联的问题的列驱动电路和方法。
本发明的一个目的是提供一种驱动先列后行点阵中象素的改进的列驱动电路和方法。特别地，本发明提供一种列驱动电路，其中每一列都至少分成两条列线。每一条列线都同点阵中行的唯一子集通信或同其结合。通过将列分成多条列线，每条线的电容都只是单列所要求的一部分。此外，因为每列都分成了至少两条列线，所以在第二条列线由模拟信号驱动的时候第一条列线可以回扫到初始状态，这样就降低了同斜坡回扫关联的延迟。
为了这个目的，本发明的第一方面提供一种用于驱动先列后行点阵中象素的列驱动电路。该电路包括(1)接收信号的多路复用电路；及(2)第一和第二列线，其中列线接收来自多路复用电路的信号，而且其中第一列线和第二列线与不同的点阵行通信。
本发明的第二方面提供一种用于驱动先列后行点阵中象素的方法。该方法包括步骤(1)在多路复用电路中接收信号；(2)有选择地将来自多路复用电路的信号发送到第一和第二列线；及(3)使列线同点阵行通信以便驱动象素，其中第一列线和第二列线与不同的行通信。
因此，本发明提供了一种用于驱动先列后行点阵中象素的列驱动电路和方法。本发明减少了同高列电容和斜坡回扫关联的问题。
更多有优点的实施例在所附权利要求中定义。
从以下对本发明各方面的具体描述并联系相应附图，本发明的这些和其它优点将更加容易理解，其中
图1说明了第一种现有技术的列驱动电路；图2说明了第二种现有技术的列驱动电路；图3说明了一种根据本发明的列驱动电路；图4说明了根据本发明的列驱动电路的第一种可选实施例；图5说明了根据本发明的多路复用电路；图6说明了根据本发明的多路复用电路的一种可选实施例；及图7说明了根据本发明的列驱动电路的第二种可选实施例。
应当指出发明的附图不一定按比例绘制。附图仅仅是示意性的表示，而不是要画出发明的具体参数。附图只是要说明发明的典型实施例，因此不应当认为是对发明范围的限制。在附图中，相同的标号表示相同的元件。
如所陈述的，本发明包括一种用于驱动先列后行点阵中象素的改进的列驱动电路和方法。总体上，本发明将点阵的每一列都分成多条(优选地是两条)列线。每一条列线都同点阵中行的唯一子集通信或同其结合。因此，单列中不同的列线与不同的(例如，交替的)行通信。然后将一个模拟斜坡信号交替施加到每一列中的列线。所得到的配置降低了每一条列线上的电容。此外，当将模拟信号施加到第一条列线时，第二条列线可以回扫到初始状态。因此，列线回扫到初始状态的延迟是可以忽略的。
首先参考图1，说明了一种现有技术的列驱动电路10。该电路用于驱动先列后行点阵11中的象素。如所示出的，点阵包括列24、26和28及行30、32、34和36。每一列都通过数模转换器(DAC)18、20和22来接收数字输入信号12、14和16。每个DAC都将数字信号转换成随后用于驱动点阵中特定列的模拟信号。特别地，模拟信号离开各DAC 18、20和22并且分别由列24、26和28来接收。每一列24、26和28都包括同各行30、32、34和36的接头40A-L。因此，每行控制每列的一个接头。每个接头40A-L通常都包括象素晶体管42、电容器44、象素46和地48。应当理解电容器44表示同象素46关联的电容。因此，没有对每个接头40A-L都明确地示出象素46。但是，应当理解每个接头40A-L都包括象素46。
当包括点阵11的视频显示器刷新时，每个象素46都必须被驱动。为了达到这个目的，每一行都将被单独激活一段短时间。这使得各列24、26和28中的模拟信号通过与激活的行对应的接头40A-L并驱动象素。例如，如果行30要刷新，则它将首先被激活。然后模拟信号从列24、26和28通过接头40A-C以驱动行30中的象素。然后对行32、34和36重复这个过程。
但是，如上面所指出的，这种体系结构存在很多问题。尤其是各列24、26和28都有来自线和任何未激活的象素晶体管的相对高电容，这要求更多的电压并将导致点阵精度和带宽降低。此外，在任何一列24、26和28能够接收模拟信号之前，它都必须首先回扫到初始状态。这种同回扫关联的延迟降低了由行进行采样的最大可用时间，这在大点阵中尤其成问题。
图2示出了第二种现有技术的列驱动电路50。电路50包括同电路10类似的元件并驱动先列后行点阵51。特别地，电路50在DAC 18、20和22中接收数字信号12、14和16并将信号从数字的转换成模拟的。然后模拟信号将传递到同有选择地激活的行30、32、34和36通信的列24、26和28。但是，在图2的实施例中，每一列都同一对行而不是单行通信。例如，如果行30要被刷新，则其首先被激活。然后模拟信号通过接头40A-C并驱动其中的象素。
图2的电路50具有同电路10一样的缺陷。特别地，每一列24、26和28都有需要更多时间才能达到的相对高容量的电容。这种为了达到容量所造成的时间上的增加导致点阵降低的精度和带宽。特别地，每个未激活的晶体管42都有使驱动列的时间变慢的寄生电容。此外，如上面所指出的，在通信模拟信号通过接头40A-L之前，每一列都必须回扫到初始状态。这种回扫引起周期中的延迟，并因此降低了由行进行采样的最大可用时间。
现在参考图3，示出了根据本发明的一种用于驱动先列后行点阵61中象素的列驱动电路60。如所说明的，电路60包括优选地是数字信号的输入信号62、64和66。信号在DAC 68、70和72中接收，并在此转换成模拟信号。一旦转换完，就将该信号传递到多路复用电路74、76和78。多路复用电路74、76和78将每一列都分成多条列线80A-B、82A-B和84A-B。这样，信号就在多条线上输出，而不是每个DAC将模拟信号输出到单线(如图1和2所示)。尽管每一列都示为分成两条列线，但是应当理解可以形成任何数量的列线(例如，4、6、8等)。
通过将每一列都分成两条列线，每一条列线的电容都近似等于电路10和50中每一列的一半。如下面将进一步具体描述的，多路复用电路74、76和78在每对的两条列线之间交替各自的模拟信号。这样，例如，当一条列线80A接收模拟信号时，对应的列线80B不接收。因此在本发明情况下，没有必要每一条列线都同各行86、88、90和92通信，从而降低了每一条列线的寄生电容。特别地，如图3所示，每一条列线都优选地包括同行的唯一子集的接头94A-L。例如，列线80A、82A和84A同行86和90通信，而列线80B、82B和84B同行88和92通信。由于不需要每一条列线都同各行通信，所以减小了每个接头的寄生电容效应。
如图3中进一步所示出的，接头通常包括晶体管96、电容器98、象素100和地102。但是应当理解，为了清晰，只在接头94A中显示出了一个象素，而其实所有接头都包括一个象素。为了刷新实现先列后行点阵61的显示器，每一行都被有选择地激活一段时间，这使得模拟信号从列线通过对应于激活的行的接头并驱动其中的象素。例如，如果行86被激活，则模拟信号将从列线80A、82A和84A通过接头94A-C并驱动象素100(没有在每个接头都示出)。
同电路10和50的教导相反，当列线80A、82A和84A驱动行86上的象素时，列线80B、82B和84B回扫到初始状态。多路复用电路74、76和78中的开关(下面描述)配置成当一条列线80A接收模拟信号时，对应列线80B回扫到初始状态(即，模拟信号在每对的列线中是交替的)。这样，当行86被随后置为无效时，行88可以被激活，不存在等待回扫的延迟(即，回扫已经发生)。如上面所指出的，消除这种延迟提高了显示器的性能。因此，为了刷新行88，它将被激活，模拟信号将从列线80B、82B和84B通过接头94D-F并驱动关联的象素100(没有在每个接头都示出)。因此，将每一列都分成两条(或更多)列线不仅降低了线电容和斜坡回扫延迟，而且通过使单个对中的每一条列线都同先列后行点阵61不同的行通信而降低了寄生电容。
图4示出了本发明的一种可选实施例。特别地，列驱动电路104驱动先列后行点阵105中的象素100。尽管电路104中的元件类似于电路60中的元件，但是它们的体系结构是不同的。尤其是，数字信号62、64和66是在DAC 68、70和72中接收的，在此它们被转换成模拟信号。从DAC 68、70和72，模拟信号被传递通过多路复用电路74、76和78，多路复用电路将每一列都分成多条(优选地是两条)列线80A-B、82A-B和84A-B。但是，每对中的列线都同行对或行的相邻子集通信，而不是如图3所示每对中的列线都同交替的行通信。这样，行86和88将由第一列线80A、82A和84A刷新，而行90和92将由第二列线80B、82B和84B刷新。例如，为了行86将被刷新，它首先被激活。然后，模拟信号将从列线80A、82A和84A通过接头94A-C并驱动象素100。
如上面所指出的，模拟信号在每对中的列线之间是交替的，因此当一条列线接收信号时，对应列线可以回扫到初始状态。一旦行86已经刷新，它将被置为无效而且，例如，行90将被单独激活。这样。模拟信号将由列线80B、82B和84B接收并通过接头94G-I以驱动其中的象素。因为当信号通过列线80A、82A和84A时回扫发生，所以在驱动象素之前等待列线80B、82B和84B的回扫中没有延迟。
现在参考图5，说明了多路复用电路74的第一种实施例。数字信号62由DAC 68接收并转换成模拟的。然后多路复用电路74从DAC 68接收该模拟信号。如上面所指出的，该多路复用电路在列线80A和80B之间交替该模拟信号。此外，当一条列线接收模拟信号时，另一条将接收用于同时回扫到初始状态的参考电压112。这些功能是由晶体管信号开关104和106及晶体管电压开关108和110提供的。特别地，当信号开关104为“开”时，信号开关106为“关”且模拟信号将通过列线80A。此外，当信号开关104为“开”时，对应于列线80B的电压开关110也将是“开”。这允许当列线80A接收模拟信号时，参考电压112通过列线80B以便将列线80B回扫到初始状态。开关104、106、108和110分别是由信号114、116、118和120控制的。这些信号激活每个开关中的晶体管以便将列线连接到模拟信号或电压。
一旦对应于列线80A的行都已经刷新并且置为无效，对应于列线80B的行就为了刷新而被激活。当发生这种情况时，信号开关104和电压开关110将变成“关”，而信号开关106和电压开关108将变成“开”。这使得对应于列线80B的行象素被模拟信号驱动，而列线80A由参考电压112回扫到初始状态。如上面所指出的，这种体系结构和方法消除了延迟和同斜坡回扫关联的问题。
现在参考图6，示出了多路复用电路122的一种可选实施例。类似于图5，多路复用电路74接收数字信号62并包括DAC 68、晶体管信号开关104和106(由信号114和116控制)、晶体管电压开关108和110(由信号118和120控制)及列线80A和80B。但是，多路复用电路122还包括保持信号128和130及“与”门124和126。保持信号128和130源于DAC 68，在这个实施例中DAC 68是“跟踪保持”DAC。通过包括一个保持信号，采样开关在采样发生的瞬间打开。“跟踪保持”和“采样保持”之间的区别是采样开关闭合的持续时间。特别地，在“采样保持”实施例中，采样开关闭合尽可能短的时间。在“跟踪保持”中，开关从每个周期一开始就闭合，直到其在“保持”时才打开。类似于图5的多路复用电路74，多路复用电路122将在列线80A和80B之间交替模拟信号。不接收模拟信号的列线将接收用于回扫到初始状态的参考电压112。
现在参考图7，它应当理解为一种根据本发明不需要DAC驱动象素的电路。特别地，如果模拟信号152、154和156直接提供给多路复用电路74、76和78，则没有必要使用DAC。这样，列驱动电路150(用于驱动先列后行点阵151中的象素)将直接在多路复用电路74、76和78接收输入(模拟)信号152、154和156。然后通过在每一列的两条列线中交替该信号，多路复用电路74、76和78将有选择地将这些信号施加到列线80A-B、82A-B和84A-B。然后将发生如上同图3和/或图4一起描述的象素驱动。
给出以上对本发明一种优选实施例的描述是为了说明和描述。它并不是详尽的或者要将本发明限制到所公开的精确形式，而且很显然，很多修改和变化都是可能的。这些对本领域技术人员来说显而易见的修改和变化包括在由附加权利要求所定义的本发明范围之内。
权利要求
1.一种用于驱动先列后行点阵[61]中象素[100]的列驱动电路[60]，包括接收信号[62或152]的多路复用电路[74]；及第一和第二列线[80A和80B]，其中列线[80A和80B]从多路复用电路[74]接收信号[62或152]，而且其中第一列线[80A]和第二列线[80B]同点阵[61]的不同的行[86、88、90和92]通信。
2.权利要求1的电路，其中多路复用电路[74]从数模转换器(DAC)[68]接收信号[62或152]。
3.权利要求1的电路，其中多路复用电路[74]包括多个用于在第一和第二列线[80A和80B]之间交替信号[62或152]的信号开关[104和106]。
4.权利要求3的电路，其中多路复用电路[74]还包括多个用于在第一和第二列线[80A和80B]之间交替参考电压[112]的电压开关[108和110]。
5.权利要求4的电路，其中多路复用电路[74]还包括保持第一和第二列线[80A和80B]中电压的保持信号[130]。
6.权利要求3的电路，其中第一列线[80A]接收信号[62或152]，第二列线[80B]接收参考电压[112]。
7.驱动先列后行点阵[61]中象素[100]的方法，包括步骤在多路复用电路[74]中接收信号[62或152]；有选择地将来自多路复用电路[74]的信号[62或152]发送到第一和第二列线[80A和80B]；及使列线[80A和80B]同点阵[61]的行[86、88、90和92]通信以驱动象素[100]，其中第一列线[80A]和第二列线[80B]同点阵[61]的不同的行[86、88、90和92]通信。
8.权利要求7的方法，其中列线[80A和80B]通过接头[94A、94D、94G、94J]同行[86、88、90和92]通信，而且其中各接头[94A、94D、94G、94J]将列线[80A和80B]中的一条结合到行[86、88、90和92]中的一行。
9.权利要求8的方法，其中每个接头[94A、94D、94G、94J]都包括晶体管[96]；象素[100]；及地[102]。
10.权利要求9的方法，其中多路复用电路[74]从DAC[68]接收信号[62或152]；
11.权利要求10的方法，其中多路复用电路[74]还包括多个用于在第一和第二列线[80A和80B]之间交替信号[62或152]的信号开关[104和106]；及多个用于在第一和第二列线[80A和80B]之间交替参考电压[112]的电压开关[108和110]。
全文摘要
一种用于驱动先列后行点阵中象素的列驱动电路和方法。特别地，本发明提供了一种电路和方法，总体包括用于接收信号的输入、接收来自输入的信号的多路复用电路及第一和第二列线，其中每条列线在接收来自多路复用电路的信号中交替使用。通过在两条列线之间拆分信号，线的总电容降低，同样，与斜坡回扫中延迟关联的问题也减少。
文档编号G09G3/20GK1459085SQ02800736
公开日2003年11月26日 申请日期2002年3月19日 优先权日2001年3月20日
发明者P·J·M·杨森, L·R·阿尔布 申请人:皇家菲利浦电子有限公司