专利名称：显示驱动电路的制作方法
技术领域：
本发明是有关于一种显示驱动电路，且特别是有关于一种以串行方式连接的显示驱动电路。
背景技术：
在最近的技术中，当制造液晶显示器(Liquid Crystaldisplay，LCD)面板的时候，常使用以低温多晶硅(LowTemperature Polycrystalline Silicon，LTPS)的技术来制造位于玻璃基板上的薄膜晶体管(Thin Film Transistor，TFT)。然而，在这种工艺下，用来做为驱动各像素的驱动电路，不管是扫瞄驱动电路或数据驱动电路，其工艺的优良率都还无法十分稳定。换句话说，在以此一个目前常使用的方法来制造LCD面板的时候，相伴随的就是驱动电路优良率不稳定的严重问题。
如图1所示，在LCD面板的驱动电路中，通常都是以串行方式连接的多个移位缓存器所组成。其中，移位缓存器102、104与106等，分别都是驱动电路10的组成组件之一。在驱动LCD面板上各像素的时候，启始信号ST会先被传送到移位缓存器102。在一个预定时间(通常是一个时脉信号)之后，此启始信号就会从移位缓存器102传送到移位缓存器104。类似的，启始信号会以相同的方式依序由移位缓存器104向后传递给移位缓存器106与其它后续的移位缓存器。而LCD面板上的各像素则借着分别与各移位缓存器102、104与106的输出端相电性耦接的驱动线112、114与116来驱动。
由于驱动电路10的实际电路架构是以多个移位缓存器串接而成，因此只要其中一个移位缓存器的电路出现问题，就会连带影响到后续移位缓存器的表现。在这种状况下，由于LTPS工艺所造成的驱动电路优良率不稳定的问题，就成了一个亟待解决的问题。
发明内容
因此本发明的目的就是在提供一种显示驱动电路，该显示驱动电路可以以极少的电路成本，解决驱动电路优良率不稳定的问题。
本发明提供一种显示驱动电路，其具有多个驱动级与驱动线。这些驱动级以串行方式相电性耦接，且每一个驱动级各包含一个导电通路，以通过将前一个驱动级的电力信号传递至下一个驱动级。每一个驱动线则分别对应至一个驱动级，且每一个驱动线皆电性耦接至相对应的驱动级的输出端。此显示驱动电路的特征在于，只在一部分驱动级内的每一个驱动级中分别安装一个冗余装置，此冗余装置可在相对应的驱动级中的导电通路断路时，提供自前一个驱动级将电力信号传递至下一个驱动级的导电路径。
在本发明的一个较佳实施例中，冗余装置是在这些驱动级中，每隔一个设定个数的驱动级后被加入在一个驱动级中。而在本发明的另一方面，则是在这些驱动级中每隔一个设定个数之后，再分别在连续的多个驱动级中加入冗余装置。
本发明采用间隔配置冗余装置的架构，因此一方面可以增加解除因断路所造成的电路不通的问题的可能性，另一方面也可以减少因为在全部的驱动级中都配置冗余装置所造成的电路短路问题的可能性。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一个较佳实施例，并配合所附图式，作详细说明如下
图1是众所周知的技术所采用的驱动电路的方块图；图2是根据本发明之一较佳实施例的驱动电路的方块图；图3是根据本发明的可适用在一般驱动级中的电路之一较佳实施例的电路图；以及图4是根据本发明的可适用在具有冗余装置的驱动级中的电路之一较佳实施例的电路图。
10，20驱动电路102，104，106移位缓存器112，114，116，206，208，216，218，226，228，234驱动线202，204，212，214，222，224，232驱动级302～312，402～412，442～452晶体管320，420信号输入电路330，430信号输出电路具体实施方式
为了减少驱动电路因为工艺优良率的变动而产生电路断路的问题，有人提出了非常繁杂的侦错电路，如美国第6467057号专利的技术即为一例。另外，也有人单纯的将所有的驱动级加上平行并联的代替装置，企图以此方式解决电路断路的问题。
然而，根据美国第6467057号专利的技术内容，必须在每一级的驱动级中加入复杂且尺寸不容忽视的电路，这不但增加了电路制作上的成本，而且在电子组件集成密度越来越高的今天，若要将更多的电路组件集成在同样尺寸的芯片中，不是造成更大的漏电机率，就是需要进行新工艺技术的研发。凡此种种，皆使此种技术具有其天生的缺陷。
而反观第二种解决方式，虽然将所有的驱动级都加上平行并联的代替装置的确可以减少电路断路的机会，但是并联代替装置的电路成本，以及因为过多的代替装置所产生的电路短路问题，都是这种方式的隐忧。
因此，如何在不过份增加集成密度的条件下，同时兼顾电路断路与短路两方面的可能性，从而使制造厂商能达到最大效益，就是本发明所要努力的方向。
请参照图2，其绘示依照本发明一个较佳实施例的一种简易系统架构方块图。在本实施例中，驱动电路20包括了一般的驱动级202、204、222与224，加入了冗余装置的驱动级212、214与232，以及电性耦接在相对应的驱动级202、204、212、214、222、224、232的输出端上的驱动线206、208、216、218、226、228与234。其中，驱动级202与204等组成第一部份的驱动电路，此部分驱动电路共包含有N个驱动级；驱动级212与214等组成第二部分的驱动电路，此部分驱动电路共包含有M个驱动级；驱动级222与224等组成第三部份的驱动电路，此部分驱动电路与第一部份驱动电路一样包含有N个驱动级；驱动级232等组成第四部分的驱动电路，此部分驱动电路则与第二部分驱动电路一样包含有M个驱动级。
然而，虽然在本实施例的架构中是在固定间隔N个一般驱动级之后加入M个具有冗余装置的驱动级，但这并非唯一的解法。熟悉该项技术者当知，在对工艺中某些常出现优良率不佳状况的区域，可以多安排具有冗余装置的驱动级；反之，对于优良率较佳的区域，则可以尽量减少冗余装置的使用。如此方能兼顾制造成本与短、断路影响的三重考虑。
可使用在本发明的一般驱动级的电路如图3所示，该种电路可适用在如图2中的驱动级202、204、222与224等之用。在此，将以图3的电路代替图2中的驱动级204以解释此电路的连接关系。在图3中，驱动级204共包括了六个晶体管302-312。其中，晶体管302的一个源极/漏极端与闸极端同时电性耦接至反相时脉信号线XCLK，而另一个源极/漏极端则电性耦接至晶体管304的一个源极/漏极端。晶体管304除了有一个源极/漏极端与晶体管302相电性耦接外，其闸极端是电性耦接至用来由驱动级204输入信号的信号输入电路320，且另一个源极/漏极端电性耦接至负工作电位VSS。晶体管306之闸极端电性耦接至反相时脉信号线XCLK，一个源极/漏极端电性耦接至信号输入电路320，另一个源极/漏极端则电性耦接至晶体管308的闸极端。晶体管308除了闸极端电性耦接至晶体管306之外，其一个源极/漏极端电性耦接至时脉信号线CLK，另一个源极/漏极端则电性耦接将信号输出至驱动线208的信号输出电路330。晶体管310的闸极端电性耦接至晶体管302与晶体管304相电性耦接的源极/漏极端上，且其一个源极/漏极端电性耦接至信号输出电路330，另一个源极/漏极端则电性耦接至负工作电位VSS。晶体管312的闸极电性耦接至反相时脉信号线XCLK，其一个源极/漏极端电性耦接至信号输出电路330，另一个源极/漏极端则电性耦接至负工作电压VSS。
而在图4中则绘示了可使用在本发明的具有冗余装置的驱动级的电路图。其中，冗余装置所包括的组件有六个晶体管442、444、446、448、450与452，且此种驱动级可适用在如图2中的驱动级212、214与232等之用。在此，将以图4的电路代替图2中的驱动级214以解释此电路的连接关系。
与图3相比较，图4中的晶体管402、404、406、408、410与412分别与图3中的晶体管302、304、306、308、310与312位于驱动级电路的相同位置上。此外，晶体管442与晶体管402并联，其是以一个源极/漏极端与闸极端同时电性耦接至反相时脉信号线XCLK，而另一个源极/漏极端则电性耦接至晶体管404与444的一个源极/漏极端。晶体管444与晶体管404并联，其除了有一个源极/漏极端与晶体管442相电性耦接外，其闸极端是电性耦接至用来由驱动级212输入信号的信号输入电路420，且另一个源极/漏极端电性耦接至负工作电位VSS。晶体管446的闸极端电性耦接至反相时脉信号线XCLK，一个源极/漏极端电性耦接至信号输入电路420，另一个源极/漏极端则电性耦接至晶体管408与448的闸极端。晶体管448与晶体管408并联，其除了闸极端电性耦接至晶体管446之外，是以一个源极/漏极端电性耦接至时脉信号线CLK，另一个源极/漏极端则电性耦接将信号输出至驱动线218的信号输出电路430。晶体管450与晶体管410并联，并以其闸极端电性耦接至晶体管442与晶体管444相电性耦接的源极/漏极端上，且其中一个源极/漏极端电性耦接至信号输出电路430，另一个源极/漏极端则电性耦接至负工作电位VSS。晶体管452与晶体管412并联，且其闸极电性耦接至反相时脉信号线XCLK，一个源极/漏极端电性耦接至信号输出电路430，另一个源极/漏极端则电性耦接至负工作电压VSS。
简单的说，本发明是在原本的电路组件旁并联至少一个相同的组件。如此一来，当其中一个组件出现断路状况的时候，就可以由另一个组件来负责导通电路。
综上所述，本发明将冗余装置与原本电路并联，并借着间隔配置冗余装置的架构来减少一般驱动级的断路问题，以及减少在所有驱动级都配置冗余装置时所额外增加的短路问题。因此，本发明一方面不但可以减少因断路所造成的电路不通的问题，另一方面也可以减少因为在全部的驱动级中都配置冗余装置所可能产生的电路短路问题。
虽然本发明已以一个较佳实施例披露如上，然而并非用来限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，应该可以做一些的改变与润饰，因此本发明的保护范围当视后附的权利要求所界定的为准。
权利要求
1.一种显示驱动电路，包括若干个驱动级，这些驱动级以串行方式相电性耦接，且这些驱动级中的每一个各包含一个导电通路，以通过将前一个驱动级的电力信号传递至下一个驱动级；以及若干个驱动线，这些驱动线中的每一个分别对应至这些驱动级中的一个，且该驱动线电性耦接至相对应的该驱动级的输出端；其特征在于，在不是全部的部分这些驱动级中的每一个分别安装一个冗余装置，该冗余装置可在相对应的该驱动级中的该导电通路断路时，提供自前一个驱动级将电力信号传递至下一个驱动级的导电路径。
2.如权利要求1所述的显示驱动电路，其中该冗余装置是在这些驱动级中每隔一个设定个数的驱动级后加入在一个驱动级中。
3.如权利要求1所述的显示驱动电路，其中是在这些驱动级中每隔一个设定个数之后，分别在连续的多个驱动级中加入该冗余装置。
全文摘要
一种显示驱动电路，具有多个驱动级与驱动线。其中，这些驱动级以串行方式相电性耦接，且每一个驱动级各包含一个导电通路，以通过将前一个驱动级的电力信号传递至下一个驱动级。每一个驱动线则分别对应至一个驱动级，且每一个驱动线皆电性耦接至相对应的驱动级的输出端。此显示驱动电路的特征在于，只在一部分驱动级内的每一个驱动级中分别安装一个冗余装置，此冗余装置可在相对应的驱动级中的导电通路断路时，提供自前一个驱动级将电力信号传递至下一个驱动级的导电路径。
文档编号G09G3/26GK1540605SQ03122319
公开日2004年10月27日 申请日期2003年4月25日 优先权日2003年4月25日
发明者吕世香, 尤建盛 申请人:友达光电股份有限公司