一种oled像素驱动电路的制作方法
专利名称:一种oled像素驱动电路的制作方法
【专利摘要】本实用新型提供一种OLED像素驱动电路，包括扫描信号端、数据端、复位信号端、发光控制信号端、第一电源电压输入端、第二电源电压输入端、基准电压输入端，还包括第一、第二晶体管、第三、第四、第五、第六晶体管，还可以设置第七晶体管。所述第一晶体管或第二晶体管可为双栅晶体管。本实用新型提供的OLED像素驱动电路通过电路结构中电子元件的连接设置，有效降低驱动薄膜晶体管(TFT)栅极的漏电流，进而缩小存储电容面积，使得显示面板具有高PPI。
【专利说明】
-种OLED像素驱动电路
技术领域
[0001] 本实用新型设及平板显示技术领域，具体设及一种OL邸像素驱动电路。
【背景技术】
[0002] 有机发光二极管(Organic Light-Emitting Diode,简称:0LED)，又称为有机电激 光显示（Organic Electroluminesence Display,OELD)。近年来，随着有机发光二极管 (OLED)技术的发展，有机发光二极管(OLED)市场逐渐开始由日韩往中国大陆转移。有机发 光二极管(OLED)所具备的自发光、不需背光源，W及对比度高、响应时间短、厚度薄、视角广 和可应用于柔性及透明显示等优点也广为业内人±所知。
[0003] 目前业内通常使用迁移率较高的低溫多晶娃化TPS)型薄膜晶体管(TFT)来驱动有 机发光二极管(OLED)面板，但低溫多晶娃化TPS)型薄膜晶体管(TFT)存在漏电较大的缺点。 当在像素电路中使用时通常导致驱动薄膜晶体管(TFT)的栅极漏电，进而影响显示的稳定 性。为了保证一帖时间内显示不变形，业内通常做法是加大存储电容的容值，在漏电电荷数 不变的情况下使漏电压差降低W稳定驱动薄膜晶体管(TFT)的栅极电压，进而保证正常显 示。但该方式由于电容的面积较大，故不利于实现高PPKPixels Per Inch，表示每英寸所 拥有的像素数目）。 【实用新型内容】
[0004] 针对上述现有技术的不足，本实用新型提供一种化抓像素驱动电路，有效降低驱 动薄膜晶体管(TFT)栅极的漏电流，进而缩小存储电容面积，使得显示面板具有高PPI。
[0005] 为解决上述问题，本实用新型采用的技术方案为：
[0006] 本实用新型提供一种化抓像素驱动电路，包括扫描信号端、数据端、复位信号端、 发光控制信号端、第一电源电压输入端、第二电源电压输入端、基准电压输入端；
[0007] 所述扫描信号端连接第一晶体管的栅极，第一晶体管的第一源极/漏极连接存储 电容的第二接线端，所述存储电容的第一接线端连接第一电源电压输入端，第一晶体管的 第二源极/漏极连接第二晶体管的第一源极/漏极；
[000引第二晶体管的栅极连接所述复位信号端，第二晶体管的第二源极/漏极连接基准 电压输入端；
[0009] 第=晶体管的栅极连接所述扫描信号端，第=晶体管的第一源极/漏极连接数据 端，第=晶体管的第二源极/漏极连接第四晶体管的第一源极/漏极；
[0010] 第四晶体管的栅极连接所述发光控制信号端，第四晶体管的第二源极/漏极连接 第一电源电压输入端；
[0011] 第五晶体管的栅极连接第一晶体管的第一源极/漏极，第五晶体管的第一源极/漏 极连接第四晶体管的第一源极/漏极，第五晶体管的第二源极/漏极连接第六晶体管的第二 源极/漏极；
[0012] 第六晶体管的栅极连接所述发光控制信号端，第六晶体管的第一源极/漏极连接 有机发光二极管的一端，有机发光二极管的另一端连接第二电源电压输入端，第六晶体管 的第二源极/漏极还连接第一晶体管的第二源极/漏极。
[0013] 作为本实用新型的第二种实施方案，第一晶体管和第=晶体管的栅极分别连接第 一扫描信号端R和第二扫描信号端，第二扫描信号端为所述扫描信号端。
[0014] 进一步地，在本实用新型的第一种实施方案中，还设有第屯晶体管，第屯晶体管的 栅极连接所述扫描信号端，第屯晶体管的第一源极/漏极连接第五晶体管的第二源极/漏 极，第屯晶体管的第二源极/漏极连接第一晶体管的第二源极/漏极。
[0015] 进一步地，在本实用新型的第二种实施方案中，还设有第屯晶体管，第屯晶体管的 栅极连接所述第一扫描信号端，第屯晶体管的第一源极/漏极连接第五晶体管的第二源极/ 漏极，第屯晶体管的第二源极/漏极连接第一晶体管的第二源极/漏极。
[0016] 进一步地，所述第一晶体管或第二晶体管为双栅晶体管。
[0017] 本实用新型的有益效果在于：
[0018] 本实用新型提供的化邸像素驱动电路通过电路结构中电子元件的连接设置，有效 降低驱动薄膜晶体管(TFT)栅极的漏电流，进而缩小存储电容面积，使得显示面板具有高 PPI(Pixels Per Inch,表示每英寸所拥有的像素数目）。
【附图说明】
[0019]图1是本实用新型OL邸像素驱动电路的第一实施例的结构示意图；
[0020] 图2是图1中OLED像素驱动电路的信号端波形图；
[0021] 图3是本实用新型OL邸像素驱动电路的第二实施例的结构示意图；
[0022] 图4是图3中OLED像素驱动电路的信号端波形图；
[0023] 图5是本实用新型OL邸像素驱动电路的第S实施例的结构示意图；
[0024] 图6是图5中OLED像素驱动电路的信号端波形图；
[0025] 图7是本实用新型OL邸像素驱动电路的第四实施例的结构示意图；
[0026] 图8是图7中OLED像素驱动电路的信号端波形图。
【具体实施方式】
[0027] 下面结合附图具体阐明本实用新型的实施方式，附图仅供参考和说明使用，不构 成对本实用新型专利保护范围的限制。
[002引实施例1:
[0029] 如图1所示，本实施例提供一种化ED像素驱动电路，包括扫描信号端SN、数据端 DATA、复位信号端RST、发光控制信号端EM、第一电源电压输入端化VDD、第二电源电压输入 端ELVSS、基准电压输入端VINIT;
[0030] 所述扫描信号端SN连接第一晶体管Ml的栅极，第一晶体管Ml的第一源极/漏极连 接存储电容Cl的第二接线端，所述存储电容Cl的第一接线端连接第一电源电压输入端 ELVDD，第一晶体管Ml的第二源极/漏极连接第二晶体管M2的第一源极/漏极；
[0031] 第二晶体管M2的栅极连接所述复位信号端RST，第二晶体管M2的第二源极/漏极连 接基准电压输入端VINIT;
[0032] 第S晶体管M3的栅极连接所述扫描信号端SN,第S晶体管M3的第一源极/漏极连 接数据端DATA,第S晶体管M3的第二源极/漏极连接第四晶体管M4的第一源极/漏极；
[0033] 第四晶体管M4的栅极连接所述发光控制信号端EM，第四晶体管M4的第二源极/漏 极连接第一电源电压输入端ELVDD;
[0034] 第五晶体管M5的栅极连接第一晶体管M1的第一源极/漏极，第五晶体管M5的第一 源极/漏极连接第四晶体管M4的第一源极/漏极，第五晶体管M5的第二源极/漏极连接第六 晶体管M6的第二源极/漏极；
[0035] 第六晶体管M6的栅极连接所述发光控制信号端EM，第六晶体管M6的第一源极/漏 极连接有机发光二极管Dl的一端，有机发光二极管Dl的另一端连接第二电源电压输入端 ELVSS，第六晶体管M6的第二源极/漏极还连接第一晶体管Ml的第二源极/漏极。
[0036] 图2示出了发光控制信号端EM、复位信号端RST、扫描信号端SN的输入信号波形图。
[0037] 本实施例的OL邸像素驱动电路的工作原理说明如下：
[0038] 第一阶段，发光控制信号端EM为高电压，复位信号端RST、扫描信号端SN为低电压， 此时第一、第二、第S、第五晶体管^、12、13、15导通，存储电容(：1的第二接线端电压被拉低 到基准电压VINIT，此时为复位阶段；
[0039] 第二阶段，发光控制信号端EM、复位信号端RST为高电压，扫描信号端SN为低电压， 此时第一、第=、第五晶体管M1、M3、M5导通，存储电容Cl的第二接线端写入电压为数据端电 压Vdata+V化(V化为驱动第五晶体管M5的阔值电压），此时为数据电压写入阶段；
[0040] 第S阶段，发光控制信号端EM为低电压，复位信号端RST、扫描信号端SN为高电压， 此时第四、第五、第六晶体管M4、M5、M6导通，栅极与源极之间的电压Vgs = VDATA+Vth- ELVDD，故漏极与源极之间的电流Ids=K*化LVDD-VDATAr2,此时为显示阶段。
[0041 ] 实施例2:
[0042] 如图3所示，作为本实用新型的第二种实施方案，与实施例1不同的是:第一晶体管 Ml和第S晶体管M3的栅极分别连接第一扫描信号端RSN和第二扫描信号端SN,第二扫描信 号端SN为实施例1中的所述扫描信号端。
[0043] 图4示出了发光控制信号端EM、复位信号端RST、第一扫描信号端RSN和第二扫描信 号端SN的输入信号波形图。
[0044] 本实施例的OL邸像素驱动电路的工作原理说明如下：
[0045] 第一阶段，发光控制信号端EM、第二扫描信号端SN为高电压，复位信号端RST、第一 扫描信号端RSN为低电压，此时第一、第二晶体管M1、M2导通，存储电容Cl的第二接线端电压 被拉低到基准电压VINIT，此时为复位阶段；
[0046] 第二阶段，发光控制信号端EM、复位信号端RST为高电压，第二扫描信号端SN、第一 扫描信号端RSN为低电压，此时第一、第S、第五晶体管M1、M3、M5导通，存储电容Cl的第二接 线端写入电压为数据端电压VDATA+Vth(Vth为驱动第五晶体管M5的阔值电压），此时为数据 电压写入阶段；
[0047] 第S阶段，发光控制信号端EM为低电压，复位信号端RST、第二扫描信号端SN、第一 扫描信号端RSN为高电压，此时第四、第五、第六晶体管M4、M5、M6导通，栅极与源极之间的电 压Vgs = VDATA+Vth-化V孤，故漏极与源极之间的电流Ids = K*化LVDD-VDATAr 2，此时为显示 阶段。
[004引实施例3:
[0049] 如图5所示，在本实用新型的实施例1的基础上，还设有第屯晶体管M7,第屯晶体管 M7的栅极连接所述扫描信号端SN,第屯晶体管M7的第一源极/漏极连接第五晶体管M5的第 二源极/漏极，第屯晶体管M7的第二源极/漏极连接第一晶体管Ml的第二源极/漏极。
[0050] 图6示出了发光控制信号端EM、复位信号端RST和扫描信号端SN的输入信号波形 图。
[0051 ]本实施例的OL邸像素驱动电路的工作原理说明如下：
[0052] 第一阶段，发光控制信号端EM为高电压，复位信号端RST、扫描信号端SN为低电压， 此时第一、第二、第S、第五、第屯晶体管M1、M2、M3、M5、M7导通，存储电容Cl的第二接线端电 压被拉低到基准电压VINIT，此时为复位阶段；
[0053] 第二阶段，发光控制信号端EM、复位信号端RST为高电压，扫描信号端SN为低电压， 此时第一、第S、第五、第屯晶体管^、13、15、17导通，存储电容(：1的第二接线端写入电压为 数据端电压Vdata+V化(V化为驱动第五晶体管M5的阔值电压），此时为数据电压写入阶段；
[0054] 第S阶段，发光控制信号端EM为低电压，复位信号端RST、扫描信号端SN为高电压， 此时第四、第五、第六晶体管M4、M5、M6导通，栅极与源极之间的电压Vgs = VDATA+Vth-化V孤， 故漏极与源极之间的电流Ids=K*化LVDD-VDATAr2,此时为显示阶段。
[0化5] 实施例4:
[0056] 如图7所示，在本实用新型的实施例2的基础上，还设有第屯晶体管M7,第屯晶体管 M7的栅极连接所述第一扫描信号端RSN，第屯晶体管M7的第一源极/漏极连接第五晶体管M5 的第二源极/漏极，第屯晶体管M7的第二源极/漏极连接第一晶体管Ml的第二源极/漏极。
[0057] 图8示出了发光控制信号端EM、复位信号端RST、第一扫描信号端RSN和第二扫描信 号端SN的输入信号波形图。
[0058] 本实施例的OL邸像素驱动电路的工作原理说明如下：
[0059] 第一阶段，发光控制信号端EM、第二扫描信号端SN为高电压，复位信号端RST、第一 扫描信号端RSN为低电压，此时第一、第二、第屯晶体管M1、M2、M7导通，存储电容Cl的第二接 线端电压被拉低到基准电压VINIT，此时为复位阶段；
[0060] 第二阶段，发光控制信号端EM、复位信号端RST为高电压，第二扫描信号端SN、第一 扫描信号端RSN为低电压，此时第一、第S、第五、第屯晶体管^、13、15、17导通，存储电容(：1 的第二接线端写入电压为数据端电压VDATA+Vth(Vth为驱动第五晶体管M5的阔值电压），此 时为数据电压写入阶段；
[0061] 第S阶段，发光控制信号端EM为低电压，复位信号端RST、第二扫描信号端SN、第一 扫描信号端RSN为高电压，此时第四、第五、第六晶体管M4、M5、M6导通，栅极与源极之间的电 压Vgs = VDATA+Vth-化V孤，故漏极与源极之间的电流Ids = K*化LVDD-VDATAr 2，此时为显示 阶段。
[0062] 由于漏极与源极之间的电流Ids只跟第一电源电压化VDD和数据端电压VDATA有 关，故能消除阔值电压的影响，阔值电压指薄膜晶体管的开启电压，通常取I = l〇nA*W/L& Vds = -O. IV时的Vgs值。
[0063] 同时存储电容Cl的第二接线端与基准电压VINIT之间有第一和第二晶体管Ml和M2 的阻拦，故能有效降低漏电流，从而保证驱动薄膜晶体管(TFT)栅极电压和有机发光二极管 (OLED)显示电流的稳定性。
[0064]图I对应的实施例1和图7对应的实施例4与常规7T1C像素电路的驱动薄膜晶体管 (化iver thin film transistor,DTFT)栅极电压及显示电流稳定性对比如下：
[00 化]
[0066] 在上述实施例中，所述第一晶体管Ml或第二晶体管M2可为双栅晶体管，双栅晶体 管指共栅极的串联在一起的两个薄膜晶体管，从而进一步限制漏电，降低存储电容的电容 值。
[0067] 如上述实施例为本实用新型较佳的实施方式，但本实用新型的实施方式并不受上 述实施例的限制，其他的任何未背离本实用新型的精神实质与原理下所作的改变、修饰、替 代、组合、简化，均应为等效的置换方式，都包含在本实用新型的保护范围之内。
【主权项】
1. 一种OLED像素驱动电路，其特征在于:包括扫描信号端、数据端、复位信号端、发光控 制信号端、第一电源电压输入端、第二电源电压输入端、基准电压输入端； 所述扫描信号端连接第一晶体管的栅极，第一晶体管的第一源极/漏极连接存储电容 的第二接线端，所述存储电容的第一接线端连接第一电源电压输入端，第一晶体管的第二 源极/漏极连接第二晶体管的第一源极/漏极； 第二晶体管的栅极连接所述复位信号端，第二晶体管的第二源极/漏极连接基准电压 输入端； 第三晶体管的栅极连接所述扫描信号端，第三晶体管的第一源极/漏极连接数据端，第 三晶体管的第二源极/漏极连接第四晶体管的第一源极/漏极； 第四晶体管的栅极连接所述发光控制信号端，第四晶体管的第二源极/漏极连接第一 电源电压输入端； 第五晶体管的栅极连接第一晶体管的第一源极/漏极，第五晶体管的第一源极/漏极连 接第四晶体管的第一源极/漏极，第五晶体管的第二源极/漏极连接第六晶体管的第二源 极/漏极； 第六晶体管的栅极连接所述发光控制信号端，第六晶体管的第一源极/漏极连接有机 发光二极管的一端，有机发光二极管的另一端连接第二电源电压输入端，第六晶体管的第 二源极/漏极还连接第一晶体管的第二源极/漏极。2. 根据权利要求1所述的0LED像素驱动电路，其特征在于： 第一晶体管和第三晶体管的栅极分别连接第一扫描信号端和第二扫描信号端，第二扫 描信号端为所述扫描信号端。3. 根据权利要求1所述的0LED像素驱动电路，其特征在于： 还设有第七晶体管，第七晶体管的栅极连接扫描信号端，第七晶体管的第一源极/漏极 连接第五晶体管的第二源极/漏极，第七晶体管的第二源极/漏极连接第一晶体管的第二源 极/漏极。4. 根据权利要求2所述的0LED像素驱动电路，其特征在于： 还设有第七晶体管，第七晶体管的栅极连接所述第一扫描信号端，第七晶体管的第一 源极/漏极连接第五晶体管的第二源极/漏极，第七晶体管的第二源极/漏极连接第一晶体 管的第二源极/漏极。5. 根据前述权利要求中任一项所述的0LED像素驱动电路，其特征在于： 所述第一晶体管或第二晶体管为双栅晶体管。
【文档编号】G09G3/3266GK205722744SQ201620184666
【公开日】2016年11月23日
【申请日】2016年3月10日
【发明人】朱杰, 阮伟文, 吴锦坤, 胡君文, 苏君海, 李建华
【申请人】信利（惠州）智能显示有限公司
【专利摘要】本实用新型提供一种OLED像素驱动电路，包括扫描信号端、数据端、复位信号端、发光控制信号端、第一电源电压输入端、第二电源电压输入端、基准电压输入端，还包括第一、第二晶体管、第三、第四、第五、第六晶体管，还可以设置第七晶体管。所述第一晶体管或第二晶体管可为双栅晶体管。本实用新型提供的OLED像素驱动电路通过电路结构中电子元件的连接设置，有效降低驱动薄膜晶体管(TFT)栅极的漏电流，进而缩小存储电容面积，使得显示面板具有高PPI。
【专利说明】
-种OLED像素驱动电路
技术领域
[0001] 本实用新型设及平板显示技术领域，具体设及一种OL邸像素驱动电路。
【背景技术】
[0002] 有机发光二极管(Organic Light-Emitting Diode,简称:0LED)，又称为有机电激 光显示（Organic Electroluminesence Display,OELD)。近年来，随着有机发光二极管 (OLED)技术的发展，有机发光二极管(OLED)市场逐渐开始由日韩往中国大陆转移。有机发 光二极管(OLED)所具备的自发光、不需背光源，W及对比度高、响应时间短、厚度薄、视角广 和可应用于柔性及透明显示等优点也广为业内人±所知。
[0003] 目前业内通常使用迁移率较高的低溫多晶娃化TPS)型薄膜晶体管(TFT)来驱动有 机发光二极管(OLED)面板，但低溫多晶娃化TPS)型薄膜晶体管(TFT)存在漏电较大的缺点。 当在像素电路中使用时通常导致驱动薄膜晶体管(TFT)的栅极漏电，进而影响显示的稳定 性。为了保证一帖时间内显示不变形，业内通常做法是加大存储电容的容值，在漏电电荷数 不变的情况下使漏电压差降低W稳定驱动薄膜晶体管(TFT)的栅极电压，进而保证正常显 示。但该方式由于电容的面积较大，故不利于实现高PPKPixels Per Inch，表示每英寸所 拥有的像素数目）。 【实用新型内容】
[0004] 针对上述现有技术的不足，本实用新型提供一种化抓像素驱动电路，有效降低驱 动薄膜晶体管(TFT)栅极的漏电流，进而缩小存储电容面积，使得显示面板具有高PPI。
[0005] 为解决上述问题，本实用新型采用的技术方案为：
[0006] 本实用新型提供一种化抓像素驱动电路，包括扫描信号端、数据端、复位信号端、 发光控制信号端、第一电源电压输入端、第二电源电压输入端、基准电压输入端；
[0007] 所述扫描信号端连接第一晶体管的栅极，第一晶体管的第一源极/漏极连接存储 电容的第二接线端，所述存储电容的第一接线端连接第一电源电压输入端，第一晶体管的 第二源极/漏极连接第二晶体管的第一源极/漏极；
[000引第二晶体管的栅极连接所述复位信号端，第二晶体管的第二源极/漏极连接基准 电压输入端；
[0009] 第=晶体管的栅极连接所述扫描信号端，第=晶体管的第一源极/漏极连接数据 端，第=晶体管的第二源极/漏极连接第四晶体管的第一源极/漏极；
[0010] 第四晶体管的栅极连接所述发光控制信号端，第四晶体管的第二源极/漏极连接 第一电源电压输入端；
[0011] 第五晶体管的栅极连接第一晶体管的第一源极/漏极，第五晶体管的第一源极/漏 极连接第四晶体管的第一源极/漏极，第五晶体管的第二源极/漏极连接第六晶体管的第二 源极/漏极；
[0012] 第六晶体管的栅极连接所述发光控制信号端，第六晶体管的第一源极/漏极连接 有机发光二极管的一端，有机发光二极管的另一端连接第二电源电压输入端，第六晶体管 的第二源极/漏极还连接第一晶体管的第二源极/漏极。
[0013] 作为本实用新型的第二种实施方案，第一晶体管和第=晶体管的栅极分别连接第 一扫描信号端R和第二扫描信号端，第二扫描信号端为所述扫描信号端。
[0014] 进一步地，在本实用新型的第一种实施方案中，还设有第屯晶体管，第屯晶体管的 栅极连接所述扫描信号端，第屯晶体管的第一源极/漏极连接第五晶体管的第二源极/漏 极，第屯晶体管的第二源极/漏极连接第一晶体管的第二源极/漏极。
[0015] 进一步地，在本实用新型的第二种实施方案中，还设有第屯晶体管，第屯晶体管的 栅极连接所述第一扫描信号端，第屯晶体管的第一源极/漏极连接第五晶体管的第二源极/ 漏极，第屯晶体管的第二源极/漏极连接第一晶体管的第二源极/漏极。
[0016] 进一步地，所述第一晶体管或第二晶体管为双栅晶体管。
[0017] 本实用新型的有益效果在于：
[0018] 本实用新型提供的化邸像素驱动电路通过电路结构中电子元件的连接设置，有效 降低驱动薄膜晶体管(TFT)栅极的漏电流，进而缩小存储电容面积，使得显示面板具有高 PPI(Pixels Per Inch,表示每英寸所拥有的像素数目）。
【附图说明】
[0019]图1是本实用新型OL邸像素驱动电路的第一实施例的结构示意图；
[0020] 图2是图1中OLED像素驱动电路的信号端波形图；
[0021] 图3是本实用新型OL邸像素驱动电路的第二实施例的结构示意图；
[0022] 图4是图3中OLED像素驱动电路的信号端波形图；
[0023] 图5是本实用新型OL邸像素驱动电路的第S实施例的结构示意图；
[0024] 图6是图5中OLED像素驱动电路的信号端波形图；
[0025] 图7是本实用新型OL邸像素驱动电路的第四实施例的结构示意图；
[0026] 图8是图7中OLED像素驱动电路的信号端波形图。
【具体实施方式】
[0027] 下面结合附图具体阐明本实用新型的实施方式，附图仅供参考和说明使用，不构 成对本实用新型专利保护范围的限制。
[002引实施例1:
[0029] 如图1所示，本实施例提供一种化ED像素驱动电路，包括扫描信号端SN、数据端 DATA、复位信号端RST、发光控制信号端EM、第一电源电压输入端化VDD、第二电源电压输入 端ELVSS、基准电压输入端VINIT;
[0030] 所述扫描信号端SN连接第一晶体管Ml的栅极，第一晶体管Ml的第一源极/漏极连 接存储电容Cl的第二接线端，所述存储电容Cl的第一接线端连接第一电源电压输入端 ELVDD，第一晶体管Ml的第二源极/漏极连接第二晶体管M2的第一源极/漏极；
[0031] 第二晶体管M2的栅极连接所述复位信号端RST，第二晶体管M2的第二源极/漏极连 接基准电压输入端VINIT;
[0032] 第S晶体管M3的栅极连接所述扫描信号端SN,第S晶体管M3的第一源极/漏极连 接数据端DATA,第S晶体管M3的第二源极/漏极连接第四晶体管M4的第一源极/漏极；
[0033] 第四晶体管M4的栅极连接所述发光控制信号端EM，第四晶体管M4的第二源极/漏 极连接第一电源电压输入端ELVDD;
[0034] 第五晶体管M5的栅极连接第一晶体管M1的第一源极/漏极，第五晶体管M5的第一 源极/漏极连接第四晶体管M4的第一源极/漏极，第五晶体管M5的第二源极/漏极连接第六 晶体管M6的第二源极/漏极；
[0035] 第六晶体管M6的栅极连接所述发光控制信号端EM，第六晶体管M6的第一源极/漏 极连接有机发光二极管Dl的一端，有机发光二极管Dl的另一端连接第二电源电压输入端 ELVSS，第六晶体管M6的第二源极/漏极还连接第一晶体管Ml的第二源极/漏极。
[0036] 图2示出了发光控制信号端EM、复位信号端RST、扫描信号端SN的输入信号波形图。
[0037] 本实施例的OL邸像素驱动电路的工作原理说明如下：
[0038] 第一阶段，发光控制信号端EM为高电压，复位信号端RST、扫描信号端SN为低电压， 此时第一、第二、第S、第五晶体管^、12、13、15导通，存储电容(：1的第二接线端电压被拉低 到基准电压VINIT，此时为复位阶段；
[0039] 第二阶段，发光控制信号端EM、复位信号端RST为高电压，扫描信号端SN为低电压， 此时第一、第=、第五晶体管M1、M3、M5导通，存储电容Cl的第二接线端写入电压为数据端电 压Vdata+V化(V化为驱动第五晶体管M5的阔值电压），此时为数据电压写入阶段；
[0040] 第S阶段，发光控制信号端EM为低电压，复位信号端RST、扫描信号端SN为高电压， 此时第四、第五、第六晶体管M4、M5、M6导通，栅极与源极之间的电压Vgs = VDATA+Vth- ELVDD，故漏极与源极之间的电流Ids=K*化LVDD-VDATAr2,此时为显示阶段。
[0041 ] 实施例2:
[0042] 如图3所示，作为本实用新型的第二种实施方案，与实施例1不同的是:第一晶体管 Ml和第S晶体管M3的栅极分别连接第一扫描信号端RSN和第二扫描信号端SN,第二扫描信 号端SN为实施例1中的所述扫描信号端。
[0043] 图4示出了发光控制信号端EM、复位信号端RST、第一扫描信号端RSN和第二扫描信 号端SN的输入信号波形图。
[0044] 本实施例的OL邸像素驱动电路的工作原理说明如下：
[0045] 第一阶段，发光控制信号端EM、第二扫描信号端SN为高电压，复位信号端RST、第一 扫描信号端RSN为低电压，此时第一、第二晶体管M1、M2导通，存储电容Cl的第二接线端电压 被拉低到基准电压VINIT，此时为复位阶段；
[0046] 第二阶段，发光控制信号端EM、复位信号端RST为高电压，第二扫描信号端SN、第一 扫描信号端RSN为低电压，此时第一、第S、第五晶体管M1、M3、M5导通，存储电容Cl的第二接 线端写入电压为数据端电压VDATA+Vth(Vth为驱动第五晶体管M5的阔值电压），此时为数据 电压写入阶段；
[0047] 第S阶段，发光控制信号端EM为低电压，复位信号端RST、第二扫描信号端SN、第一 扫描信号端RSN为高电压，此时第四、第五、第六晶体管M4、M5、M6导通，栅极与源极之间的电 压Vgs = VDATA+Vth-化V孤，故漏极与源极之间的电流Ids = K*化LVDD-VDATAr 2，此时为显示 阶段。
[004引实施例3:
[0049] 如图5所示，在本实用新型的实施例1的基础上，还设有第屯晶体管M7,第屯晶体管 M7的栅极连接所述扫描信号端SN,第屯晶体管M7的第一源极/漏极连接第五晶体管M5的第 二源极/漏极，第屯晶体管M7的第二源极/漏极连接第一晶体管Ml的第二源极/漏极。
[0050] 图6示出了发光控制信号端EM、复位信号端RST和扫描信号端SN的输入信号波形 图。
[0051 ]本实施例的OL邸像素驱动电路的工作原理说明如下：
[0052] 第一阶段，发光控制信号端EM为高电压，复位信号端RST、扫描信号端SN为低电压， 此时第一、第二、第S、第五、第屯晶体管M1、M2、M3、M5、M7导通，存储电容Cl的第二接线端电 压被拉低到基准电压VINIT，此时为复位阶段；
[0053] 第二阶段，发光控制信号端EM、复位信号端RST为高电压，扫描信号端SN为低电压， 此时第一、第S、第五、第屯晶体管^、13、15、17导通，存储电容(：1的第二接线端写入电压为 数据端电压Vdata+V化(V化为驱动第五晶体管M5的阔值电压），此时为数据电压写入阶段；
[0054] 第S阶段，发光控制信号端EM为低电压，复位信号端RST、扫描信号端SN为高电压， 此时第四、第五、第六晶体管M4、M5、M6导通，栅极与源极之间的电压Vgs = VDATA+Vth-化V孤， 故漏极与源极之间的电流Ids=K*化LVDD-VDATAr2,此时为显示阶段。
[0化5] 实施例4:
[0056] 如图7所示，在本实用新型的实施例2的基础上，还设有第屯晶体管M7,第屯晶体管 M7的栅极连接所述第一扫描信号端RSN，第屯晶体管M7的第一源极/漏极连接第五晶体管M5 的第二源极/漏极，第屯晶体管M7的第二源极/漏极连接第一晶体管Ml的第二源极/漏极。
[0057] 图8示出了发光控制信号端EM、复位信号端RST、第一扫描信号端RSN和第二扫描信 号端SN的输入信号波形图。
[0058] 本实施例的OL邸像素驱动电路的工作原理说明如下：
[0059] 第一阶段，发光控制信号端EM、第二扫描信号端SN为高电压，复位信号端RST、第一 扫描信号端RSN为低电压，此时第一、第二、第屯晶体管M1、M2、M7导通，存储电容Cl的第二接 线端电压被拉低到基准电压VINIT，此时为复位阶段；
[0060] 第二阶段，发光控制信号端EM、复位信号端RST为高电压，第二扫描信号端SN、第一 扫描信号端RSN为低电压，此时第一、第S、第五、第屯晶体管^、13、15、17导通，存储电容(：1 的第二接线端写入电压为数据端电压VDATA+Vth(Vth为驱动第五晶体管M5的阔值电压），此 时为数据电压写入阶段；
[0061] 第S阶段，发光控制信号端EM为低电压，复位信号端RST、第二扫描信号端SN、第一 扫描信号端RSN为高电压，此时第四、第五、第六晶体管M4、M5、M6导通，栅极与源极之间的电 压Vgs = VDATA+Vth-化V孤，故漏极与源极之间的电流Ids = K*化LVDD-VDATAr 2，此时为显示 阶段。
[0062] 由于漏极与源极之间的电流Ids只跟第一电源电压化VDD和数据端电压VDATA有 关，故能消除阔值电压的影响，阔值电压指薄膜晶体管的开启电压，通常取I = l〇nA*W/L& Vds = -O. IV时的Vgs值。
[0063] 同时存储电容Cl的第二接线端与基准电压VINIT之间有第一和第二晶体管Ml和M2 的阻拦，故能有效降低漏电流，从而保证驱动薄膜晶体管(TFT)栅极电压和有机发光二极管 (OLED)显示电流的稳定性。
[0064]图I对应的实施例1和图7对应的实施例4与常规7T1C像素电路的驱动薄膜晶体管 (化iver thin film transistor,DTFT)栅极电压及显示电流稳定性对比如下：
[00 化]
[0066] 在上述实施例中，所述第一晶体管Ml或第二晶体管M2可为双栅晶体管，双栅晶体 管指共栅极的串联在一起的两个薄膜晶体管，从而进一步限制漏电，降低存储电容的电容 值。
[0067] 如上述实施例为本实用新型较佳的实施方式，但本实用新型的实施方式并不受上 述实施例的限制，其他的任何未背离本实用新型的精神实质与原理下所作的改变、修饰、替 代、组合、简化，均应为等效的置换方式，都包含在本实用新型的保护范围之内。
【主权项】
1. 一种OLED像素驱动电路，其特征在于:包括扫描信号端、数据端、复位信号端、发光控 制信号端、第一电源电压输入端、第二电源电压输入端、基准电压输入端； 所述扫描信号端连接第一晶体管的栅极，第一晶体管的第一源极/漏极连接存储电容 的第二接线端，所述存储电容的第一接线端连接第一电源电压输入端，第一晶体管的第二 源极/漏极连接第二晶体管的第一源极/漏极； 第二晶体管的栅极连接所述复位信号端，第二晶体管的第二源极/漏极连接基准电压 输入端； 第三晶体管的栅极连接所述扫描信号端，第三晶体管的第一源极/漏极连接数据端，第 三晶体管的第二源极/漏极连接第四晶体管的第一源极/漏极； 第四晶体管的栅极连接所述发光控制信号端，第四晶体管的第二源极/漏极连接第一 电源电压输入端； 第五晶体管的栅极连接第一晶体管的第一源极/漏极，第五晶体管的第一源极/漏极连 接第四晶体管的第一源极/漏极，第五晶体管的第二源极/漏极连接第六晶体管的第二源 极/漏极； 第六晶体管的栅极连接所述发光控制信号端，第六晶体管的第一源极/漏极连接有机 发光二极管的一端，有机发光二极管的另一端连接第二电源电压输入端，第六晶体管的第 二源极/漏极还连接第一晶体管的第二源极/漏极。2. 根据权利要求1所述的0LED像素驱动电路，其特征在于： 第一晶体管和第三晶体管的栅极分别连接第一扫描信号端和第二扫描信号端，第二扫 描信号端为所述扫描信号端。3. 根据权利要求1所述的0LED像素驱动电路，其特征在于： 还设有第七晶体管，第七晶体管的栅极连接扫描信号端，第七晶体管的第一源极/漏极 连接第五晶体管的第二源极/漏极，第七晶体管的第二源极/漏极连接第一晶体管的第二源 极/漏极。4. 根据权利要求2所述的0LED像素驱动电路，其特征在于： 还设有第七晶体管，第七晶体管的栅极连接所述第一扫描信号端，第七晶体管的第一 源极/漏极连接第五晶体管的第二源极/漏极，第七晶体管的第二源极/漏极连接第一晶体 管的第二源极/漏极。5. 根据前述权利要求中任一项所述的0LED像素驱动电路，其特征在于： 所述第一晶体管或第二晶体管为双栅晶体管。
【文档编号】G09G3/3266GK205722744SQ201620184666
【公开日】2016年11月23日
【申请日】2016年3月10日
【发明人】朱杰, 阮伟文, 吴锦坤, 胡君文, 苏君海, 李建华
【申请人】信利（惠州）智能显示有限公司
相关技术
网友询问留言
已有0条留言
- 还没有人留言评论。精彩留言会获得点赞！
1