驱动电路及光电装置的制作方法

专利名称：驱动电路及光电装置的制作方法
技术领域：
本发明涉及驱动电路、光电装置及其驱动方法。
背景技术：
一直以来，作为用于便携式电话机等的电子设备上的液晶面板，大家熟知的有简单矩阵方式的液晶面板和使用薄膜晶体管(ThinFilm Transistor以下简称TFT)等的开关元件的有源矩阵方式的液晶面板。
简单矩阵方式与有源矩阵方式相比，具有容易实现低功率消耗的优点，但也有难以多色显示和动画显示的缺点。相反，有源矩阵方式具有适合多色显示和动画显示的优点，但却有难以低功率消耗的缺点。
近些年，为了给便携式电话机等的电子设备提供高质量的画面，对多色显示和动画显示的要求越来越高。因此，代替过去所用的简单矩阵方式的液晶面板，有源矩阵方式的液晶面板被广泛应用。
有源矩阵方式的液晶面板在驱动显示面板数据线的数据线驱动电路的输出电路中设置了与具有阻抗转换电路作用的电压输出器连接的运算放大器。在输出电路中设置了这种运算放大器之后，即可将数据线的电压变动控制在最小幅度，实现在短时间内将数据线的电压设定为希望的灰阶电压。
但是，在输出电路中设置这种运算放大器之后，无端浪费的电流随即增多，存在功率消耗大的问题。特别是该运算放大器的个数必须与数据线根数相同。因此，各运算放大器功率消耗的增加将导致数据线驱动电路的功率消耗按运算放大器的个数增加，从而功率消耗大的问题变得更加严重。

发明内容
鉴于上述技术问题，本发明的目的在于提供能以低功率消耗驱动显示面板的驱动电路、包含该驱动电路的光电装置及其驱动方法。
本发明是一种用于驱动显示面板的驱动电路，该显示面板包括多个像素；多条扫描线；多条数据线，其各数据线将第一、第二、第三彩色分量的数据信号多路复用并传输；多个用于多路分解的第一、第二、第三开关元件，其一端连接各数据线，另一端连接第一、第二、第三彩色分量的各像素；开关信号生成电路，其生成用于多路分解的第一、第二、第三开关信号，用于控制该用于多路分解的第一、第二、第三开关元件接通·断开，该开关信号生成电路为了在用于多路分解的第一、第二、第三开关信号激活期间内设定重叠期间，生成用于多路分解的第一、第二、第三开关信号。
在本发明中，生成控制用于多路分解的第一、第二、第三开关元件接通·断开的用于多路分解的第一、第二、第三开关信号。然后，在这些用于多路分解的第一、第二、第三开关信号激活期间(至少2个开关信号一起激活的期间)内设定重叠期间。这样既可利用本发明对与用于多路分解的第一、第二、第三开关元件连接的第一、第二、第三彩色分量的各像素(像素电极)在重叠期间内施加电压(电荷的充放电)，又可抑制数据线电压(像素电极电压)的变动。
激活开关信号意味着接通开关元件，该开关元件由该开关信号控制其接通·断开。
此外，在本发明中，该开关信号生成电路能够生成用于多路分解的第一、第二、第三开关信号，以使在隔着光电材料与显示面板的各像素所具有的像素电极相向的相向电极的电压极性反转的计时与确定将数据信号写入该像素电极的计时之间，设定该重叠期间。
这样，确定将数据信号写入该像素电极的计时之前就能将像素电极电压设定为希望的电压。所说的确定将数据信号写入该像素电极的计时就是例如用于多路分解的第一、第二、第三开关元件(至少1个开关元件)接通之后断开的计时，或用于像素的开关元件断开的计时等等。
此外，本发明包括基准电压生成电路，其生成多个基准电压；数字/模拟转换电路，其利用生成的多个基准电压将数字灰阶数据转换成模拟灰阶电压；以及输出电路，其将来自数字/模拟转换电路的模拟灰阶电压输出到数据线；其中，该输出电路在该重叠期间内，将程序控制的电压输出到数据线。
这样一来，可控制数据线电压(像素电极电压)的变动，实现在短时间内将数据线的电压设定为希望的电压。
此外，在本发明中，该输出电路包括用于多路复用的第一、第二、第三开关元件，其一端连接数据线，另一端输入来自数字/模拟转换电路的第一、第二、第三彩色分量的模拟灰阶电压；该开关信号生成电路在生成控制用于多路复用的第一、第二、第三开关元件接通·断开的用于多路复用的第一、第二、第三开关信号的同时，可在该重叠期间内激活用于多路复用的第一、第二、第三开关信号中的至少一个。
这样，可在重叠期间内将数据线电压(像素电极电压)设定为基准电压。
此外，在本发明中，该输出电路在该重叠期间内，可将与相向电极的电压同相的电压输出到数据线，该相向电极隔着光电材料与显示面板的各像素所具有的像素电极相向。
这样，在重叠期间内，可将数据线电压(像素电极电压)设定为与相向电极电压同相的电压。
此外，在本发明中，该输出电路包括用于多路复用的第一、第二、第三开关元件，其一端连接数据线，另一端输入来自数字/模拟转换电路中的第一、第二、第三彩色分量的模拟灰阶电压；以及用于施加电压的第一、第二、第三开关元件，其一端输入与该相向电极同相的电压，另一端连接该用于多路分解的第一、第二、第三开关元件的另一端。
这样，利用简单的构造，可以实现将数据线电压设定为与相向电压同相的电压。此外，利用用于施加电压的第一、第二、第三开关元件，可以实现部分显示等功能。
进而，本发明包括基准电压生成电路，其生成多个基准电压；数字/模拟转换电路，其使用生成的多个基准电压，将数字灰阶数据转换成模拟灰阶电压；以及输出电路，其将来自数字/模拟转换电路的模拟灰阶电压输出到数据线；其中，该基准电压生成电路包括第一分压电路，其包括由多个电阻元件串联形成的阶梯电阻，并将M(M≥2)个电压输出到该阶梯电阻的M个分压端子上；以及M个阻抗转换电路，其将来自第一分压电路的M个电压的每一个输入到每一个输入端子上，并将用于生成基准电压的每一个电压输出到每一个输出端子上。
这样，可以降低基准电压输出端子的输出阻抗，易于将数据线电压设定为希望的电压。
进而，在本发明中，该基准电压生成电路包括第二分压电路，该第二分压电路包括由多个电阻元件串联形成的阶梯电阻，该阶梯电阻的M个分压端子与M个该阻抗转换电路的输出端子相连，并将基准电压输出到作为该阶梯电阻的N(N≥2×M)个分压端子的基准电压输出端子上。
这样，利用M个阻抗转换电路的阻抗转换功能，可降低N个基准电压输出端子的输出阻抗。
进而，在本发明中，该第二分压电路还包括低阻值的第一阶梯电阻；高阻值的第二阶梯电阻；用于电阻切换的第一开关部分，其将低阻值的该第一阶梯电阻的M个分压端子和高阻值的该第二阶梯电阻的M个分压端子中的任一个，连接在M个该阻抗转换电路的输出端子上；用于电阻切换的第二开关部分，其将低阻值的该第一阶梯电阻的N个分压端子和高阻值的该第二阶梯电阻的N个分压端子中的任一个，连接在N个基准电压输出端子上。
这样，可实现在减少流经阶梯电阻的电流的同时，降低基准电压输出端子的输出阻抗。
进而，在本发明中，该用于电阻切换的第一开关部分在该重叠期间(驱动期间的前半个期间)内，将低阻值的第一阶梯电阻的M个分压端子连接到M个该阻抗转换电路的输出端子上；该用于电阻切换的第二开关部分在该重叠期间内，将低阻值的第一阶梯电阻的N个分压端子连接到N个基准电压输出端子上。
此外，在重叠期间的后半个期间和重叠期间的连续期间(驱动期间的后半个期间)内，该用于电阻切换的第一开关部分，可将高阻值的第二阶梯电阻的M个分压端子连接至阻抗转换电路的输出端子；该用于电阻切换的第二开关部分，可将高阻值的第二阶梯电阻N个分压端子连接至N个基准电压输出端子。
此外，在本发明中，该开关信号生成电路可以包括电路，该电路可对该用于多路分解的第一开关信号激活计时及非激活计时、对该用于多路分解的第二开关信号激活计时及非激活计时、以及对该用于多路分解的第三开关信号激活计时及非激活计时进行可变设定。
这样，可容易地设定用于多路分解的第一、第二、第三信号激活期间的重叠期间。
此外，本发明涉及一种用于驱动显示面板的驱动电路，该显示面板具有多个像素；多条扫描线；以及多条数据线，该驱动电路包括基准电压生成电路，其生成多个基准电压；数字/模拟转换电路，其利用生成的多个基准电压，将数字灰阶数据转换为模拟灰阶电压；以及输出电路，其将来自数字/模拟转换电路中的模拟灰阶电压输出到数据线。其中，该基准电压生成电路包括第一分压电路，其包括由多个电阻元件串联形成的阶梯电阻，并将M(M是2以上的整数)个电压输出到该阶梯电阻的M个分压端子上；M个阻抗转换电路，其将来自该第一分压电路的M个电压中的每一个输入到每一个输入端子上，将用于生成基准电压的每一个电压输出到每一个输出端子上；第二分压电路，其包括由多个电阻元件串联形成的阶梯电阻，将M个该阻抗转换电路的输出端子连接在该阶梯电阻的M个分压端子上，并将基准电压输出到作为阶梯电阻的N(N≥2×M)个分压端子的基准电压输出端子上。
本发明涉及一种用于驱动显示面板的驱动电路，该显示面板包括多个像素；多条扫描线；多条数据线，其各数据线将第一、第二、第三彩色分量的数据信号多路复用并传输；多个用于多路分解的第一、第二、第三开关元件，其一端连接各数据线，另一端连接第一、第二、第三彩色分量的各像素；开关信号生成电路，其生成用于控制该用于多路分解的第一、第二、第三开关元件接通·断开的用于多路分解的第一、第二、第三开关信号；该开关信号生成电路包括电路，该电路对该用于多路分解的第一开关信号激活计时及非激活计时、对该用于多路分解的第二开关信号激活计时及非激活计时、以及对该用于多路分解的第三开关信号激活计时及非激活计时进行可变设定。
本发明涉及的光电装置包括上述描述的驱动电路及由该驱动电路驱动的显示面板。


图1是光电装置(液晶装置)的构成实例的框图。
图2是扫描线极性反转驱动的示意图。
图3是输出电路中包含运算放大器的驱动电路的示意图。
图4(A)和(B)是数据线电压变动的示意图。
图5是输出电路中不包含运算放大器的驱动电路的示意图。
图6(A)和(B)是在非晶硅TFT面板和低温多晶硅TFT面板上连接数据线的方法示意图。
图7(A)、(B)、和(C)是用于R、G、B的数据信号多路复用并传输的方法及其问题的示意图。
图8(A)和(B)是将用于多路分解的开关信号的激活计时和非激活计时进行可变设定的方法示意图。
图9是在用于多路分解的开关信号的激活期间的重叠期间内对数据线施加程序控制电压的方法示意图。
图10是驱动电路的构成实例图。
图11(A)、(B)、和(C)是输出电路和开关元件的构成实例图。
图12是在公共电压极性反转计时时将数据线设定到高阻抗状态的方法示意图。
图13是用于多路分解的开关信号等各种信号的计时波形的实例图。
图14是用于多路分解的开关信号等各种信号的计时波形的实例图。
图15是开关信号生成电路的构成实例图。
图16是用于多路分解的开关信号等各种信号的计时波形的实例图。
图17是用于多路分解的开关信号等各种信号的计时波形的实例图。
图18是基准电压生成电路的构成实例图。
图19是基准电压生成电路的另一个构成实例图。
图20是第一分压电路的构成实例图。
图21是第一分压电路的另一个构成实例图。
图22是第二分压电路的构成实例图。
图23是分压端子的示意图。
图24是第二分压电路的另一个构成实例图。
图25是对第一、第二阶梯电阻切换方法进行说明的计时波形的实例图。
图26是对第一、第二阶梯电阻的切换方法进行说明的计时波形的另一实例图。
具体实施例方式
以下根据附图对本实施例进行详细说明。
并且，以下所描述的本实施例并不是对权利要求所述的本发明的内容不适当的限定。而且，本实施例中说明的所有组成部分未必都是本发明技术内容所必需的。
1.光电装置图1为本实施例的光电装置(狭义上是液晶装置)的构成实例图。
该光电装置包括显示面板512(狭义上是LCD(Liquid CrystalDisplay)面板)、数据线驱动电路520(狭义上是源极驱动器)、扫描线驱动电路530(狭义上是栅极驱动器)、控制器540和电源电路542。此外，光电装置不必包含这些所有的电路块，可以省略其中的一部分。
这里的显示面板512(光电面板)包括多条扫描线(狭义上是栅极线)、多条数据线(狭义上是源极线)、由扫描线及数据线确定的像素。这种情况下，通过将薄膜晶体管TFT(Thin FilmTransistor，广义上是用于像素的开关元件)连接在数据线上，像素电极连接在该TFT上，可以构成有源矩阵方式的光电装置。
更具体地说，显示面板512是由有源矩阵衬底(例如玻璃衬底)构成的。在该有源矩阵衬底上配置有多条扫描线G1～GI(I是2以上的自然数)，其沿图1中的Y方向排列并分别向X方向延伸；多条数据线S1～SJ(J是2以上的自然数)，其沿X方向排列并分别向Y方向延伸。此外，在与扫描线GK(1≤K≤I，K是自然数)和数据线SL(1≤L≤J、L是自然数＞的交差点相对应的位置上设置像素，各像素包括薄膜液晶管TFT-KL(广义上是用于像素的开关元件)和像素电极PE-KL。
TFT-KL的栅极与扫描线GK连接，TFT-KL的源极与数据线SL连接，TFT-KL的漏极与像素电极PE-KL连接。在该像素电极与隔着液晶元件(广义上是光电材料)与其相向的相向电极COM(公共电极)之间，形成液晶电容CL-KL(光电材料的电容)及辅助电容CS-KL。而且，在形成TFT-KL、像素电极PE-KL等的有源矩阵衬底和形成相向电极COM的相向衬底之间密封液晶材料，液晶元件的传导率可以根据施加在像素电极PE-KL与相向电极COM之间的电压发生变化。
另外，输入到相向电极COM的电压VCOM(第一、第二公共电压)由电源电路542生成。而且，相向电极COM也可不形成在相向衬底的整个表面，而与各扫描线相对应呈带状形成。
数据线驱动电路520根据图象数据，驱动显示面板512的数据线S1～SJ。此外，扫描线驱动电路530依次扫描驱动显示面板512的扫描线G1～GI。
控制器540，依据图中未显示的中央处理器(Central ProcessingUnit以下简称CPU)等的主处理器的配置，控制数据线驱动电路520、扫描线驱动电路530及电源电路542。
更具体地说，控制器540对数据线驱动电路520及扫描线驱动电路530进行例如操作模式的设定及提供在其内部产生的垂直同步信号和水平同步信号，对电源电路542可控制相向电极COM的电压VCOM极性反转的计时。
电源电路542根据外部供给的基准电压生成驱动显示面板512所必需的各种电压和相向电极COM的电压VCOM。
在图1中，控制器540内置于光电装置，但是，控制器540亦可设置在光电装置的外部。或者，光电装置可同时配置控制器540和主处理器。
此外，在扫描线驱动电路530、控制器540及电源电路542中至少可有一个内置于数据线驱动电路520之中。而且，数据线驱动电路520、扫描线驱动电路530、控制器540及电源电路542的一部分或全部可形成在显示面板512上。
2.数据线电压的变动液晶元件具有长时间施加直流电压就会变坏的性质。因此，必需有以特定期间对液晶元件的施加电压进行极性反转的驱动方式。该驱动方式包括帧反转驱动、扫描(栅极)线反转驱动、数据(源极)线反转驱动、点反转驱动等等。
在这里的扫描线反转驱动中，液晶元件的施加电压的极性每个扫描期间(一个或多个期间)都反转一次。例如，在第K扫描期间(选择第K条扫描线的期间)，正极性的电压施加在液晶元件上，在第K+1扫描期间，负极性的电压施加在液晶元件上，在第K+2扫描期间，正极性的电压又施加在液晶元件上。相反地，在下一帧，在第K扫描期间，负极性的电压施加在液晶元件上，在第K+1扫描期间，正极性的电压施加在液晶元件上，在第K+2扫描期间，负极性的电压施加在液晶元件上。
而且，在该扫描线反转驱动中，相向电极COM的电压VCOM(后面指公共电压)的极性在每个扫描期间都反转一次。
更具体地说，如图2所示，公共电压VCOM在正极期间T1(第一期间)是VC1(第一公共电压)，在负极期间T2(第二期间)是VC2(第二公共电压)。
在正极期间T1，数据线S(像素电极)的电压高于公共电压VCOM。在该期间T1，正极性的电压施加在液晶元件上。相反地，在负极期间T2，数据线S的电压低于公共电压VCOM。在该期间T2，负极性的电压施加在液晶元件上。另外，VC2是以程序控制的电压作为基准将VC1进行极性反转后的电压。
这样通过公共电压VCOM的极性反转来降低驱动显示面板所需的电压，基于此，驱动电路的耐压降低，可简化驱动电路的制造工艺和降低成本。
然而，这里存在一个问题当公共电压VCOM极性反转时，因为液晶电容CL、辅助电容CS和TFT中的寄生电容等的电容耦合作用，将导致数据线电压(像素电极电压)的变动。
在这种情况下，如果采用图3所示的驱动电路，则可以在一定程度上克服上面提到的问题。
例如，在图3中，基准电压生成电路620包括用于γ校正的阶梯电阻，并且生成多个基准电压。DAC 630(数字/模拟转换电路)通过多个由基准电压生成电路620生成的基准电压将数字灰阶数据(用于R、G、B的数据)转换成模拟灰阶电压。输出电路640将来自DAC 630的模拟灰阶电压输出到数据线上。
在图3所示的驱动电路中，输出电路640包括一个与电压输出器连接的运算放大器(广义上是阻抗转换电路)，由该运算放大器来驱动各数据线。这样，即使在数据线电压因为公共电压VCOM极性反转而变动时，也能将该电压变动控制在最小幅度内，如图4(A)所示，数据线电压(像素电极电压)在很短的时间内达到需要的灰阶电压。
但是，在图3的驱动电路中，与所有的数据线连接的运算放大器功率消耗都很大。因此，存在功率消耗大的问题。
因此，本实施例采用图5所示结构的驱动电路。
也就是说在图5中，输出电路40不包含运算放大器，而包括开关元件，其连接在DAC 30的输出端子和数据线之间，控制其接通·断开。而且，代替输出电路40不包含运算放大器的是基准电压生成电路20包含与电压输出器连接的运算放大器(广义上是阻抗转换电路)。
在图5中，输出电路40不包含运算放大器。因此与图3相比，就可按运算放大器的个数减少功率消耗。特别是，图5所示构造，在数据线数量很多的情况下，低功率消耗的效果更加明显。
但是，因为图5所示构造中输出电路40不包含运算放大器，在随着公共电压VCOM的极性反转数据线电压(像素电极电压)发生变动的时候，存在难于将数据线电压在短时间内设定为希望的灰阶电压的问题。也就是说，产生了如下问题，如图4(B)所示，使数据线电压返回至合适的电压需要较长的时间，以至于在确定像素电极PE的电压的计时之前无法将数据线电压设定为希望的灰阶电压。
在这种情况下，如图5所示通过在基准电压生成电路20中添置运算放大器(阻抗转换电路)，可在一定程度上克服上述问题。
但是，即便如图5所示，在基准电压生成电路20中添置运算放大器，在来自分压端子中的基准电压作为灰阶电压写入所有像素的状态下，公共电压VCOM发生极性反转时，数据线要达到希望的电压也需要很长时间。即到达希望电压的时间会被延迟，延迟的时间是由阶梯电阻的电阻值(R)和寄生电容(CL、CS、数据线电容等)决定的时间常数。于是，为了防止出现这样的情况，降低阶梯电阻的电阻值，但又会增加稳定流经阶梯电阻的电流，产生基准电压生成电路20功率消耗增加的问题。
如图5所示的构造，具有减少输出电路40功率消耗的优点，反之，也有难于抑制数据线电压(像素电极电压)的变动、增加基准电压生成电路20的功率消耗等技术问题。
3.数据信号的多路复用在由非晶(非晶体)硅形成TFT的显示面板(广义上是第一种显示面板)中，如图6(A)所示，与R、G、B(广义是第一、第二、第三彩色分量)的各个数据线(源极线)对应的数据线输出端子设置在驱动器IC(驱动电路)上。这种情况下，如图4(A)和(B)所示，分配在各数据线上的时间较长。因此，即使因为电阻和寄生电容导致数据线电压的过渡时间较长，到确定像素电极电压的计时也还有足够的时间。
另一方面，由低温多晶硅(多结晶硅)形成的TFT显示面板(广义上是第二种显示面板)，可以在面板上形成部分电路。因此，应当减少驱动器IC、显示面板间的配线数量，如图6(B)所示，数据线多路复用并传输用于R、G、B的数据信号，其与显示面板和驱动器IC连接的方法十分重要。
也就是说，在图6(B)所示的方法中，用于多路复用(multiplex)的开关元件MSWR、MSWG、MSWB设置在驱动器IC一侧。而且，用于R、G、B的数据信号通过该开关元件MSWR、MSWG、MSWB多路复用并通过一条数据线S传输到显示面板一侧。
另一方面，用于多路分解的(demultiplex)开关元件DSWR、DSWG、DSWB设置在显示面板一侧。并且，通过用于多路分解的开关元件DSWR、DSWG、DSWB分离由一根数据线S多路复用并传输的用于R、G、B的数据信号，然后提供给用于R、G、B的各像素。更具体地说，这些开关元件DSWR、DSWG、DSWB的接通·断开由如图7(A)所示的开关信号RSEL、GSEL、BSEL控制，分离用于R、G、B的数据信号。另外，在图7(A)中，LP为水平同步信号(闩锁脉冲)。
图6(B)所示的方法因为能减少显示面板和驱动器IC间的配线数，所以具有减少配线安装面积使装置小型化的优点。
然而，反之分配给R、G、B的各数据信号的驱动时间不足分配给图6(A)所示的非晶硅TFT面板的1/3(所谓的1/3驱动)。也就是说，对于图6(A)所示的非晶硅TFT面板，如图7(B)所示，数据线电压(像素电极电压)的过渡时间所允许的时间较长。但是，对于图6(B)所示的低温多晶硅TFT面板，如图7(C)所示过渡时间所允许的时间变得非常短。这样，就有一个问题距离确定像素电极电压的计时的时间不充裕，导致在图5所示的驱动电路结构中，存在难以驱动数据线的技术问题。
4.本实施例的方法为了解决以上存在的技术问题，本实施例引入下列方法。
根据本实施例，如图8(A)所示，生成的用于多路分解的开关信号RSEL、GSEL、BSEL来控制用于多路分解的开关元件DSWR、DSWG、DSWB的接通·断开。并且，还对RSEL、GSEL、BSEL的激活计时TM1、TM3、TM5和非激活计时TM2、TM4、TM6进行可变控制。
通过对计时TM1～TM6进行可变控制，如图8(A)中的E1所示，既可以将开关信号RSEL提前激活，又可以提前接通开关元件DSWR。这样，距离确定像素电极电压的计时(TM2)的时间能很充裕，也就易于将数据线电压(像素电极电压)设定到需要的灰阶电压。
此外，通过对计时TM1～TM6进行可变控制，如图8(B)中的E2所示，可以在开关信号RSEL、GSEL、BSEL的激活期间(接通DSWR、DSWG、DSWB的期间)内设定重叠期间。这样，所有的开关元件DSWR、DSWG、DSWB在该重叠期间接通，程序控制的电压不仅可以施加到R像素电极PE-R上，还可施加到G像素电极PE-G和B像素电极PE-B上。所以，即使在R、G、B像素电极PE-R、PE-G、PE-B的电压因公共电压VCOM极性反转而变动时，也容易在短时间内将像素电极电压设定到需要的电压。
更具体地说，根据本实施例，在图8(B)中的E2所示的RSEL、GSEL、BSEL的重叠期间内，如图9中的F1所示，用于多路复用的开关信号RMUX、GMUX和BMUX中的至少一个(例如RMUX)被激活。这样，用于多路复用的开关元件MSWR、MSWG和MSWB中的至少一个(例如MSWR)被接通。
于是，如图9中的F2所示，通过基准电压生成电路20中所含的运算放大器将程序控制的电压(基准电压)施加到像素电极PE-R、PE-G、PE-B上。换句话说，就是将储存在像素电极PE-R、PE-G、PE-B上的电荷取出，通过图9中的F2所示的线路送至基准电压生成电路20的电源一侧。所以，将像素电极PE-R、PE-G、PE-B设定到需要的灰阶电压变得容易起来。
如图9所示，利用基准电压生成电路20中所含的运算放大器，在重叠期间内，向像素电极PE-R、PE-G、PE-B施加设定电压。但是，也可不利用运算放大器施加设定电压。例如基准电压生成电路20不配置运算放大器，也可将基准电压生成电路20中所含的阶梯电阻的分压(基准电压)在重叠期间内施加到像素电极PE-R、PE-G、PE-B上。或者，可在重叠期间内，将程序控制的电压(例如与公共电压同相的电压)直接施加到节点N1、N2、N3。
本实施例中，通过对如图8(A)和(B)所示的计时TMI～TM6进行可变控制，可设定信号RSEL、GSEL、BSEL使其相互不重叠。
5.驱动电路的构成图10示出了本实施例驱动电路(数据线驱动电路)的构成实例。
该驱动电路包括数据锁存器10、电平移动器12、缓冲器14。此外还包括基准电压生成电路20、DAC 30(数字/模拟转换电路、电压选择电路、电压生成电路)、输出电路40、开关信号生成电路50。这里，驱动电路不必包含所有上述电路块，也可省略其中部分电路块。
如图10所示，数据锁存器10锁存来自作为显示存储器的RAM中的数据。电平移动器12移位数据锁存器10所输出的电压电平。缓冲器14将电平移动器12中的数据缓冲之后作为数字灰阶数据输出到DAC 30。
基准电压生成电路20生成多个用于生成灰阶电压的基准电压。具体地说，该基准电压生成电路20包括由多个电阻元件串联形成的阶梯电阻。在阶梯电阻的分压端子(基准电压生成端子)上生成基准电压。
在这种情况下，最好将图5中的阻抗转换电路(狭义上是与电压输出器连接的运算放大器)增设在基准电压生成电路20中。具体地说，将第一、第二分压电路增设在基准电压生成电路20中，将第一分压电路所具有的阶梯电阻的M(M≥2)个分压端子中的M个(例如7个)电压，输入到M个阻抗转换电路的输入端子上。此外，将M个阻抗转换电路的输出端子连接在第二分压电路所具有的阶梯电阻的M个分压端子的同时，向作为该阶梯电阻的N(N≥2×M)个分压端子的基准电压输出端子输出N(例如64个)个基准电压。
DAC 30利用基准电压生成电路20中的多个基准电压，将缓冲器14中的数字灰阶数据转换为模拟灰阶电压。具体地说，将数字灰阶数据进行解码，基于解码结果从多个基准电压中选择任何一个，将选择的基准电压作为模拟灰阶电压输出到输出电路40。该DAC 30包含的解码器可以通过ROM等来实现其功能。
输出电路40是将DAC 30中的模拟灰阶电压传输到数据线的电路。具体地说，可以在该输出电路40中增设开关元件(在公共电压极性反转时将数据线设定为高阻抗状态的开关元件)，该开关元件连接在DAC 30输出端子和数据线S1～SJ之间控制其接通·断开。此外，在输出电路40中可增设图6(B)、图9中描述过的开关元件MSWR、MSWG、MSWB(广义是用于多路复用的第一、第二、第三开关元件)。
开关信号生成电路50生成用于控制包含在基准电压生成电路20、DAC 30和输出电路40中的各种开关元件接通·断开的开关信号。
具体地说，由开关信号生成电路50生成的开关信号RSEL、GSEL、BSEL(广义上是用于多路分解的第一、第二、第三开关信号)来控制图6(B)和图9所示的开关元件DSWR、DSWG、DSWB(广义上是用于多路分解的第一、第二、第三开关元件)的接通·断开。
开关信号生成电路50如图8(B)所描述的那样，生成RSEL、GSEL、BSEL，以使在RSEL、GSEL、BSEL激活期间内设定重叠期间。这可以通过在开关信号生成电路50中增设一个对RSEL、GSEL、BSEL激活或非激活计时(图8(B)中的TM1～TM6)进行可变控制的电路(寄存器、计数器、比较电路等)。
另外，最好在公共电压极性反转的计时与确定将数据信号写入像素电极的计时(图8(B)中的TM2、TM4、TM6计时)之间设定RSEL、GSEL、BSEL的重叠期间。
还需要在RSEL、GSEL、BSEL的重叠期间内由输出电路40将程序控制的电压输出到数据线。该程序控制的电压的作用是将因公共电压极性反转导致的数据线电压的变动恢复到正常状态。该程序控制的电压可以是图9中所示的由基准电压生成电路20生成的基准电压，也可以是与公共电压VCOM同相的电压(以与VCOM相同的计时激活和非激活的电压)。
6.输出电路图11(A)示出了输出电路40的一个构成实例。
该输出电路40包括用于多路复用的开关元件MSWR、MSWG和MSWB。这些开关元件MSWR、MSWG和MSWB的一端与GOUT端子(用于多路复用的数据线端子)相连，另一端与节点N1、N2、N3相连。并且由开关信号生成电路50生成的用于多路复用的开关信号RMUX、GMUX和BMUX来控制这些MSWR、MSWG和MSWB的接通·断开。
此外，输出电路40包括用于ROUT(用于输出第一彩色分量)、BOUT(用于输出第三彩色分量)的开关元件SWR、SWB。这些开关元件SWR、SWB一端连接ROUT端子和BOUT端子，另一端连接节点N1和N3。而且，由开关信号生成电路50生成的开关信号SR和SB来控制这些SWR、SWB的接通·断开。用于GOUT(用于输出第二彩色分量)的开关元件也兼用作用于多路复用的开关元件MSWG。
在使用如图6(A)所示非晶硅TFT面板时，使用开关元件SWR、MSWG、SWB。也就是说，在使用非晶硅TFT面板时，因为不需要进行数据信号的多路复用处理，所以可断开用于多路复用信号的开关元件MSWR和MSWB。而且，通过控制开关元件SWR、MSWG、SWB的接通·断开，将用于R、G、B的数据信号(灰阶电压)经由ROUT、GOUT、BOUT的端子(用于R、G、B的数据线)提供给非晶硅TFT面板上。
输出电路40包括开关元件PTSWR、PTSWG、PTSWB(广义上是用于施加电压的第一、第二、第三开关元件)。这些开关元件PTSWR、PTSWG、PTSWB一端连接节点N1、N2、N3，另一端与逻辑电路62、64、66的输出相连。由开关信号生成电路50生成的开关信号SPT控制这些开关元件PTSWR、PTSWG、PTSWB的接通·断开。
在逻辑电路62、64、66中输入信号SCOM、PT、XD5、COL8。这里，信号SCOM是与公共电压VCOM同相电压的信号(与VCOM相同计时激活、非激活的信号)。信号PT是部分模式(部分显示)时激活的信号。信号XD5是模拟灰阶数据最上位位的信号。信号COL8是8色模式时激活的信号。
例如在部分模式下，信号PT激活(高电平)，信号SCOM的电压从逻辑电路62、64、66，经过开关元件PTSWR、PTSWG、PTSWB，传输到数据线(ROUT、GOUT、BOUT)。据此，连接在数据线上的像素呈非显示状态，可实现部分显示(部分为非显示区域)。此外，利用这些开关元件PTSWR、PTSWG、PTSWB，如后面所述，在RSEL、GSEL、BSEL的重叠期间内，可实现将程序控制的电压(与公共电压同相的电压)施加到数据线。
此外，在8色模式下，信号COL8被激活(高电平)，信号XD5从逻辑电路62、64、66经过开关元件PTSWR、PTSWG、PTSWB，传输到数据线。据此，可实现8色显示。
输出电路40包括开关元件DACSWR、DACSWG和DACSWB。这些开关元件DACSWR、DACSWG和DACSWB的一端与节点N1、N2、N3相连，另一端与DAC 30的用于R、G和B的模拟灰阶电压的输出端子相连。开关信号生成电路50生成的开关信号SDAC控制这些DACSWR、DACSWG和DACSWB的接通·断开。
例如，当开关元件PTSWR、PTSWG和PTSWB接通时，开关元件DACSWR、DACSWG和DACSWB断开，以防止这些开关元件的输出发生冲突。
通过DACSWR、DACSWG和DACSWB(或SWR、MSWG和SWB)在公共电压极性反转计时时断开，如图12所示，可以在包括VCOM极性反转计时的预定期间，将数据线设定为高阻抗状态。所以，可以将因相向电压VCOM极性反转而流入到驱动电路输出端子一侧的电荷返回到电源一侧，从而实现低功率消耗。
另外，本实施例中说明的开关元件可以用图11(B)所示的N型晶体管或P型晶体管实现，也可以用图11(C)所示的传输门实现(该门是由N型晶体管的漏极区域和P型晶体管的源极区域相互连接而构成的)。
7.开关信号生成电路本发明中，如图11(A)所示，用于多路分解的开关元件DSWR、DSWG、DSWB设置在显示面板上。这些开关元件DSWR、DSWG、DSWB的一端与数据线S相连，另一端与用于R、G和B(广义上是第一、第二、第三彩色分量)的各像素相连。即通过TFT(像素开关元件)连接到用于R、G和B的像素电极(图9中的PE-R、PE-G和PR-B)上。开关信号生成电路50生成的用于多路分解的开关信号RSEL、GSEL、BSEL控制这些开关元件DSWR、DSWG、DSWB的接通·断开。
图13是一个RSEL、GSEL、BSEL等各种信号的计时波形图的例子。
图13中，对从VCOM极性反转的计时(水平扫描期间开始计时)到RSEL、GSEL、BSEL激活之间的期间T1、T3和T5，及从RSEL、GSEL、BSEL激活到非激活之间的期间T2、T4和T6进行可变设定。此外，对从RSEL、GSEL、BSEL非激活之后到RMUX、GMUX和BMUX非激活之间的期间T9，以及从RMUX、GMUX非激活之后到GMUX和BMUX激活之间的期间T10也进行可变设定。另外，RMUX以与RSEL相同的计时被激活。
这样，通过对期间T1～T6的可变设定，如图13中的H1所示，可在RSEL、GSEL、BSEL的激活期间内设定重叠期间。
图14是信号的计时波形图的另一个实例图。
在图14中，除图13中的期间T1～T6、T9、T10外，还可以对从VCOM极性反转的计时到开关信号SPT激活之间的期间T7，以及SPT从激活到非激活的期间T8进行可变设定。
如图14的I1所示，开关信号SPT一经激活，图11(A)所示的用于施加电压的开关元件PTSWR、PTSWG、PTSWB就会接通。然后，在开关信号SPT的激活期间内，如图14的I2所示，部分模式信号PT也被激活。由此，将信号SCOM的电压(与VCOM同相的电压)施加到节点N1、N2、N3。在该期间内，如图14的I3～I8所示，开关信号RSEL、GSEL、BSEL、RMUX、GMUX、BMUX也被激活，据此，如图11(A)中所示的开关元件DSWR、DSWG、DSWB、MSWR、MSWG、MSWB也接通。其结果，可对用于R、G、B的所有的像素电极施加SCOM的电压(与VCOM同相的电压)，实现将随VCOM的极性反转变动的像素电极电压设定为SCOM的电压。
在本实施例中，如图13的H1、图14的I9所示，可在公共电压VCOM极性反转的计时与确定向像素电极写入数据信号的计时之间设定RSEL、GSEL、BSEL激活期间的重叠期间。
图15是生成如图13、图14所示的开关信号RSEL、GSEL、BSEL的开关信号生成电路50的构成实例图。
计数器70将信号DCLK(点时钟脉冲)输入到其时钟脉冲端子上，将信号RES输入到其复位端子上。这里，DCLK是用于计数期间的时钟脉冲信号，信号RES是利用VCOM极性反转计时激活的脉冲信号。
寄存器REG1～REG8是用于设定图13、图14所示的期间的T1～T8的寄存器。对这些寄存器REG1～REG8的期间T1～T8的设定是由图1所示的控制器540和外置CPU(处理部分)实现的。
比较电路COMP1～COMP8将计数器70的输出(计数值)输入到其第一输入端子A，寄存器REG1～REG8的输出(T1～T8)输入到其第二输入端子B，并将这些输入值进行比较。然后，如果计数器70的输出(计数值)与寄存器REG1～REG8的输出(T1～T8)一致，则比较电路COMP1～COMP8的输出CQ被激活。
RS触发器RS1～RS4，将比较电路COMP1、COMP3、COMP5、COMP7的输出CQ输入到其置位端子S，将比较电路COMP2、COMP4、COMP6、COMP8的输出CQ输入到其复位端子R。然后，RS触发器RS1～RS4的输出RQ当置位端子S的输入激活时被激活(高电平)，当复位端子R的输入激活时被非激活(低电平)。
OR(逻辑和)电路72、74和76将RS触发器RS1、RS2和RS3的输出RQ输入到其第一输入端子，将RS触发器RS4的输出RQ输入到其第二输入端子，再输出开关信号RSEL、GSEL、BSEL。
通过在开关信号生成电路50中增设图15所示的电路，可以对RSEL、GSEL、BSEL(用于多路分解的第一、第二、第三开关信号)的激活计时和非激活计时进行可变设定。
图16和图17是信号的计时波形的另一个实例图。
在图16和图17中，GSEL、BSEL的非激活计时由从GMUX、BMUX的激活后到GSEL、BSEL的非激活之间的期间T4、T6来设定。另外，如图16所示，RSEL、GSEL、BSEL以相同计时被激活。所以，在图13中所需的期间T3、T5就不需要了，图5中的寄存器REG3、REG5也可以省略。
8.基准电压生成电路图18示出了基准电压生成电路20的一个构成实例。
基准电压生成电路20包括第一分压电路80，其将电压V0’、V4’、V13’、V31’、V50’、V59’和V63’(广义上是M个电压)输出到7个分压端子(广义上是M个分压端子)上。
此外，基准电压生成电路20包括与电压输出器连接的运算放大器OP1、OP2、OP3、OP4、OP5、OP6和OP7(广义上是M个阻抗转换电路)，该电压输出器将来自第一分压电路的电压V0’、V4’、V13’、V31’、V50’、V59’和V63’输入到各输入端子上。这些运算放大器OP1～OP7将用于生成基准电压GV0～GV63的电压V0、V4、V13、V31、V50、V59和V63输出到输出端子上。
基准电压生成电路20包括第二分压电路90，其7个分压端子(广义上是M个分压端子)与运算放大器OP1～OP7的输出端子相连，并输出基准电压到其64个基准电压输出端子(广义上是N个基准电压端子)上。
另外，如图19所示，基准电压生成电路20也可以只包含第一分压电路80而不包含第二分压电路90。
也就是说，图19中，第一分压电路80输出电压V0’～V63’到分压端子。而且，这些电压V0’～V63’输入到运算放大器OP1～OP64(阻抗转换电路)的输入端子。然后，运算放大器OP1～OP64输出基准电压GV0～GV63到基准电压输出端子。
图20示出了第一分压电路80的一个构成实例。
该第一分压电路80包括阶梯电阻82，其是在电源VDDR和VSS间串联了多个电阻元件R1～R12而形成的。因此，将电压V0’、V4’、V13’、V31’、V50’、V59’和V63’输出到该阶梯电阻82的分压端子VT11～VT17。
在图20中，分压端子VT12～VT16是可以从电阻R2～R10的8个分接头中选择任意的分接头的分压端子。可根据寄存器(4位)的设定选择用哪个分接头。然后，根据选择的分接头，可获得各种γ校正特性。
图2 1示出了第一分压电路80的另一个构成实例。
图21的第一分压电路80具有由电阻元件RP1～RP12串联组成的用于正极性的阶梯电阻84和由电阻元件RM1～RM12串联组成的用于负极性的阶梯电阻86。
这样，在公共电压VCOM变为正极性的期间(图2的期间T1)内使用用于正极性的阶梯电阻84。另一方面，在VCOM变为负极性的期间(图2的期间T2)内使用用于负极性的阶梯电阻86。
具体地说，在VCOM的正极期间内，接通开关元件SWP，断开SWM。而且，向VDDR传输正极性的电压。而且，开关元件SWPM2～SWPM7与用于正极性的阶梯电阻84的分压端子VTP12～VTP17及运算放大器OP1～OP7的输入端子相连。
另一方面，在VCOM的负极期间内，接通开关元件SWM，断开SWP。而且，向VDDR传输负极性的电压。而且，开关元件SWPM2～SWPM7与用于负极性的阶梯电阻86的分压端子VTM12～VTM17及运算放大器OP1～OP7的输入端子相连。
一般来说，在VCOM的正极期间和负极期间中γ校正特性(灰阶特性)是不对称的。而且象这样γ校正特性不对称的情形，如图21所示，分别设置用于正极性的阶梯电阻84、用于负极性的阶梯电阻86，可实现对VCOM的正极期间、负极期间的各期间进行最适合的γ校正。
图22示出了第二分压电路90的一个构成实例。
该第二分压电路90包括由多个电阻元件R21～R26串联形成的阶梯电阻92。该阶梯电阻92的分压端子VTR0、VTR4、VTR13、VTR31、VTR50、VTR59、VTR63(广义上是M个分压端子)与运算放大器OP1～OP7的输出端子相连。此外，向作为该阶梯电阻92的分压端子VTR0～VTR63(广义上是N个分压端子)的基准电压输出端子输出基准电压GV0～GV63。
如图23所示，进一步分割电阻元件R21、R22……形成分压端子VTR[1:3]、VTR[5:12]……。
在图22所示的第二分压电路90中，基准电压GV0～GV63是由具有阻抗转换功能的运算放大器OP1～OP7提供的。所以，分压端子VTR0～VTR63的输出阻抗就会降低。其结果，如图9所示，即使在输出电路40中不设置运算放大器的情况下，也很容易在比较短的时间内将数据线电压(像素电极电压)设定到希望的灰阶电压。
图24示出了第二分压电路90的另一个构成实例。
该第二分压电路90包括由RL21～RL26串联而成的低阻值(如10KΩ)的第一阶梯电阻94，和由RH21～RH26串联而成的高阻值(如20KΩ)的第二阶梯电阻96。
此外，第二分压电路90包括用于电阻切换的第一开关部分100。该用于电阻切换的第一开关部分100包括第一阶梯电阻94的7个(广义上是M个)分压端子VTL0、VTL4、VTL13、VTL31、VTL50、VTL59、VTL63和开关元件组，该开关元件组将第二阶梯电阻96的7个(广义上是M个)的分压端子VTH0、VTH4、VTH13、VTH31、VTH50、VTH59、VTH63中的任何一个与运算放大器OP1～OP7(阻抗转换电路)的输出端子相连。
此外，第二分压电路90包括用于电阻开关的第二开关部分102。该用于电阻切换的第二开关开关部分102包括第一阶梯电阻94的64个(广义上是N个)分压端子VTL0～VTL63和开关元件组，该开关元件组将第二阶梯电阻96的64个(广义上是N个)的分压端子VTH0～VTH63的任何一个与64个(广义上是N个)基准电压输出端子GV0～GV63相连。
另外，用于电阻切换的第一开关部分100和用于电阻切换的第二开关部分102也包括直接将运算放大器OP1、OP7的输出端子与基准电压GV0、GV63的输出端子直接连接的开关元件。
此外，图24中的开关元件SWRL在使用低阻值的第一阶梯电阻94时接通，在使用高阻值的第二阶梯电阻96时断开。相反，开关元件SWRH在使用高阻值的第二阶梯电阻96时接通，在使用低阻值的第一阶梯电阻94时断开。通过设置这样的开关元件SWRL、SWRH，可防止没用的电流流经第一阶梯电阻94和第二阶梯电阻96，实现低功率消耗。
此外，图24中的开关元件SWVSS在将运算放大器OP7的输出电压V63作为基准电压GV63使用时不接通，而是在将电源VSS的电压作为基准电压GV63使用时接通。
设置如图24所示的低阻值的第一阶梯电阻94和高阻值的第二阶梯电阻96，根据情况切换使用第一阶梯电阻94和第二阶梯电阻96，这样可兼顾提高驱动能力和实现低功率消耗。
例如，如图25所示，在RSEL、GSEL、BSEL的激活期间的重叠期间(重叠期间的前半个期间)中，使用低阻值的第一阶梯电阻94。反之，在重叠期间的后半个期间及重叠期间结束后的期间中，使用高阻值的第二阶梯电阻96。换言之，在驱动期间(例如VCOM极性反转计时的期间)的前半个期间，使用低阻值的第一阶梯电阻94。在驱动期间的后半个期间使用高阻值的第二阶梯电阻96。
具体地说，在重叠期间(驱动期间的前半个期间)，用于电阻切换的第一开关部分100，将低阻值的第一阶梯电阻94的7个分压端子VTL0、VTL4、VTL13、VTL31、VTL50、VTL59、VTL63连接至运算放大器OP1～OP7的输出端子。此外，用于电阻切换的第二开关部分102，将第一阶梯电阻94的64个分压端子VTL0～VTL63连接至基准电压GV0～GV63的输出端子。
另一方面，在重叠期间的后半个期间以及重叠期间结束后的期间(驱动期间的后半个期间)内，用于电阻切换的第二开关部分102，将高阻值的第二阶梯电阻96的7个分压端子VTH0、VTH4、VTH13、VTH31、VTH50、VTH59、VTH63与运算放大器OP1～OP7的输出端子相连。此外，用于电阻切换的第二开关部分102，将第二阶梯电阻96的64个分压端子VTH0～VTH63与基准电压GV0～GV63的输出端子相连。
使用低阻值的第一阶梯电阻94时具有降低基准电压输出端子的输出电阻的优点，相反也存在增加稳定流经阶梯电阻电流的缺点。另一方面，使用高阻值的第二阶梯电阻96时具有可降低稳定流经阶梯电阻电流的优点，相反也存在提高基准电压输出端子的输出电阻的缺点。
如图25所示，通过切换使用第一阶梯电阻94、第二阶梯电阻96可实现即能将流经阶梯电阻的电流控制到最小值，又能尽量降低基准电压输出端子的输出电阻。
另外，图26示出了第一阶梯电阻94与第二阶梯电阻96间进行切换的另一实例。在图26中，低阻值的第一阶梯电阻94是在RSEL、GSEL、BSEL激活期间的前半个期间使用，高阻值的第二阶梯电阻96是在RSEL、GSEL、BSEL激活期间的后半个期间使用。在前半个期间使用低阻值的第一阶梯电阻94以使数据线电压(像素电极电压)在短时间内接近需要的设定电压(灰阶电压)。在后半个期间使用高阻值的第二阶梯电阻96以减少流入阶梯电阻的电流和降低功率消耗。
另外，本发明并不局限于本例，在本发明的主旨范围内也可以进行各种变形。
例如，本实施例中，只对在使用TFT的有源矩阵液晶装置上加驱动电路进行了说明，但本发明并不局限于此。例如，本发明中的驱动电路既可应用在有源矩阵液晶装置以外的其它液晶装置上，又可将本发明中的驱动电路应用在电致发光(EL)装置、有机EL装置、等离子显示装置等的光电装置上。
另外，驱动电路并不局限于图10～图24中所示的结构，也可采用各种其它等效的结构。
本发明并不局限于扫描线反转驱动的场合，也可用于使用其它反转方式进行驱动的场合。
本说明书所述的某些部分，在引用术语(运算放大器、TFT、液晶元件、液晶装置、R、G、B、DSWR、DSWG、DSWB、RSEL、GSEL、BSEL、MSWR、MSWG、MSWB、RMUX、GMUX、BMUX等)时标注了其广义说法(阻抗转换电路，用于像素的开关元件，光电材料，光电装置，第一、第二、第三彩色分量，用于多路分解的第一、第二、第三开关元件，用于多路分解的第一、第二、第三开关信号，用于多路复用的第一、第二、第三开关元件，用于多路复用的第一、第二、第三开关信号等)，在本说明书的其它未标注的部分，也可用其广义说法进行替换。
此外，在本发明的从属权利要求所描述的发明中，从属权利要求项的构成要件的一部分可以省略。本发明的独立权利要求1中的重要部分也可从属于其它独立权利要求。
尽管本发明已经参照附图和优选实施例进行了说明，但是，对于本领域的技术人员来说，本发明可以有各种更改和变化。本发明的各种更改、变化和等同物由权利要求书的内容涵盖。
附图标记说明VCOM公共电压(相向电极的电压)LP 水平同步信号RSEL、GSEL、BSEL用于多路分解的开关信号RMUX、GMUX、BMUX用于多路复用的开关信号DSWR、DSWG、DSWB用于多路分解的开关元件
MSWR、MSWG、MSWB 用于多路复用的开关元件PTSWR、PTSWG、PTSWB 用于施加电压的开关元件OP1～OP7 运算放大器(阻抗转换电路)R1～R12 电阻元件VT11～VT17 分压端子RP1～RP12电阻元件RM1～RM12电阻元件VTP12～VTP17 分压端子VTM12～VTM17 分压端子SWPM、SWM、SWPM2～SWPM7 开关元件R21～R26 电阻元件VTR0～VTR63 分压端子VTL0～VTL63 分压端子VTH0～VTH63 分压端子10 数据锁存器12 电平移动器14 缓冲器
20基准电压生成电路30DAC(数字/模拟转换电路)40输出电路50开关信号生成电路80第一分压电路82阶梯电阻84用于正极性的阶梯电阻86用于负极性的阶梯电阻90第二分压电路92第一阶梯电阻(低阻值)94第二阶梯电阻(高阻值)100 用于电阻切换的第一开关部分102 用于电阻切换的第二开关部分512 显示面板520 数据线驱动电路(源极驱动器)530 扫描线驱动电路(栅极驱动器)540 控制器542 电源电路
权利要求
1.一种用于驱动显示面板的驱动电路，所述显示面板包括多个像素，多条扫描线，以及多条数据线，其特征在于包括基准电压生成电路，其生成多个基准电压；数字/模拟转换电路，其利用生成的多个基准电压，将数字灰阶数据转换为模拟灰阶电压；以及输出电路，其将来自数字/模拟转换电路的模拟灰阶电压输出到数据线，其中，所述基准电压生成电路包括第一分压电路，其包括由多个电阻元件串联形成的阶梯电阻，并将M个电压输出到所述阶梯电阻的M个分压端子上，其中M是2以上的整数；M个阻抗转换电路，其将来自所述第一分压电路的M个电压中的每一个输入到每一个输入端子上，将用于生成基准电压的每一个电压输出到每一个输出端子上；第二分压电路，其包括由多个电阻元件串联形成的阶梯电阻，将M个所述阻抗转换电路的输出端子连接在所述阶梯电阻的M个分压端子上，并将基准电压输出到作为阶梯电阻的N个分压端子的基准电压输出端子上，其中N≥2×M。
2.一种光电装置，其特征在于包括权利要求1述的驱动电路；以及由所述驱动电路驱动的显示面板。
全文摘要
本发明提供了一种低功率消耗的可驱动显示面板的驱动电路、包含该驱动电路的光电装置及其驱动方法，其生成用于控制开关元件DSWR、DSWG、DSWB接通·断开的用于多路分解的开关信号RSEL、GSEL、BSEL，该开关元件分离数据信号，该数据信号是R、G、B经多路复用并传输形成的。在公共电压极性反转的计时和确定将数据信号写入像素电极的计时之间，设定RSEL、GSEL、BSEL的激活期间中的重叠期间。驱动电路包括基准电压生成电路、数字/模拟转换电路和输出电路，该输出电路在重叠期间输出程序控制的电压(基准电压，与公共电压同相的电压)。基准电压生成电路包括第一分压电路、第二分压电路和多个运算放大器。
文档编号G09G3/20GK1684119SQ20051007348
公开日2005年10月19日 申请日期2003年5月30日 优先权日2002年6月10日
发明者牧克彦 申请人:精工爱普生株式会社