数字模拟转换器及其方法

专利名称：数字模拟转换器及其方法
技术领域：
本发明涉及一种数字才莫拟(Digital To Analog, D/A )转换器， 且特别是涉及一种可通过内插法(Interpolation)来找出与数字数值 的部分数值范围对应的模拟数值的数字模拟转换器。
背景技术：
在科技发展日新月异的现今时代中，液晶显示器已经广泛地应 用在电子显示产品上，如电一见、电脑屏幕、笔记型计算才几、移动电 话或个人凄t字助理等。液晶显示器的lt据驱动器(Data Driver)包 括模拟数字(Digital To Analog, D/A )转换器，用以根据灰阶值(Gray Level )来^是供画素电压至液晶显示面—反，另外4荅配扫描驱动器(Scan Driver) ^!夸画素电压扫描至'液晶显示面寺反的各个画素中，以显示出 想要显示的影-像。由于画素电压与其对应的灰阶^直间为非线性(Non-Linear )关 系，传统凄史字才莫拟转^换器是通过嘉玛电压(Gamma Voltage)电阻 串来转换灰阶值为画素电压，之后输入液晶显示面玲反。然而随着对 液晶显示器的显示品质要求不断地提升，灰阶值的比特(Bit)数量 及嘉玛电压电阻串的级数随之巨幅增加。这样一来将使得数字模拟 转换器需占用巨幅的电路面积电路，导致其成本随之提高。而传统 上采用每一数字码均执行内插(Interpolation)的方式，来减少数字 模拟转换器的设计，也具有画素电压误差较高，及液晶显示器显示 画面品质專交差的在夹点。发明内容本发明涉及一种数字才莫拟(Digital To Analog, D/A )转换器及 其方法，其可有效地改善传统」技术中电3各面积大、成本寿交高及全部 凄t字码内插(Interpolation)导致画素电压误差4交高的缺点，而实质 上具有面积较小、成本4交低、画素电压误差较〗氐且其应用的液晶显 示器的显示画面质量较好的优点。本发明提出一种数字模拟转换器，用以回应于灰阶值(Gray Level)的数值来产生对应的电压，其包括解码装置及运算放大器 (Operational Amplifier )。解石马装置，包S舌第一解石马单元及第二解码 单元。第一解码单元回应灰阶值的第一组数值，以对应的第一组电 压作为第一电压及第二电压。第二解石马单元用以回应灰阶^直的第二 组数值中的最大数值以第一边界电压作为第一与第二电压、回应第 二组数值中的最小数值以第二边界电压作为第一与第二电压并回 应第二组数值中的区间数值以第 一及第二边界电压分别作为第一 及第二电压。运算放大器根据第一及第二电压来产生画素电压，其 位准介于第一及第二电压之间。根据本发明的另一目的提出一种数字模拟转换方法，应用于源 才及驱动器(Source Driver)中，用以回应灰阶值的多个凝:值，以产 生对应的多个电压。才莫拟凄t字转换方法包括下列步艰《。首先，回应 灰阶值的第一组数值，以对应的第一组电压来作为第一电压及第二 电压。接着，回应灰阶值第二组数值的最大数值，以第一边界电压 作为第一及第二电压。然后，回应第二组数值的最小数值，以第二 边界电压作为第一及第二电压。接着，回应第二组数值的中间数值， 分别以第一及第二边界电压作为第一及第二电压。之后，根据第一 及第二电压执行内插法以得到输出电压，其位准介于第一及第二电 压之间。为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合附图，4乍详细"i兌明^口下


图1示出了本发明一优选实施例的数字才莫拟转换器的方块图。 图2示出了应用本发明的数字模拟转换器的数据驱动器的方块图。图3示出了本实施例中灰阶j直GS与画素电压PV间的嘉玛曲线。图4示出了图1中解码装置21的逻辑运算对照表。 图5示出了本实施例第一解码单元的逻辑211单元的电5^图。 图6示出了本实施例第一解码单元的逻辑单元212的电3各图。 图7示出了本实施例第一解码单元的逻辑单元213的电^各图。 图8示出了本实施例的第二解码单元的逻辑单元214的电路图。图9示出了本实施例的第二解码单元的逻辑单元2151的电路图。图10示出了本实施例的第二解码单元的逻辑单元216的电路图。图11示出了本实施例的第二解码单元的逻辑单元217的电路具体实施方式
请参照图1及图2,图1示出了本发明一优选实施例的数字模 拟转换器的方块图，图2示出了应用本发明的数字模拟转换器的数 据驱动器的方块图。数字模拟(Digital To Analog, D/A)转换器20 应用于凌t据驱动器10中，用以转换通过数据驱动器10中部分硬件， 如数据暂存器11、线性闩锁器13及位准移位器14处理后的灰阶值 (Gray Level) GS为对应的画素电压PV，之后通过输出緩冲器15 将画素电压PV输出至液晶显示面板(未示出)。凄t字才莫拟转换器20包括解码装置21及运算放大器(Operational Amplifier) 22。解码装置21接收第一组电压、第一及第二边界电 压及灰阶值GS。在本实施例中以灰阶值GS包括8个比特(Bit) 的凌丈字凝:据DT0 DT7为例作i兑明。解码装置21包4舌第一解码单元 及第二解码单元，第一解码单元用以回应于灰阶值GS的第一组数 值，以对应的第一组电压作为电压01及02。第二解码单元用以回应灰阶值GS第二组数值中的最小数值， 以对应的第一边界电压作为电压Ol及02,并回应于灰阶l直GS第 二组Hf直中的最大数值，以对应的第二边界电压作为电压Ol及 02;第二解码单元还回应第二组数值中区间邀:值，分别以第一及第 二边界电压作为电压Ol及02。运算放大器22用以根据电压Ol及02来产生画素电压PV, 其位准介于电压Ol及02之间。举例来说，本实施例的运算放大 器22是通过最近点内4翁法(Nearest Neighbor Interpolation )来产生 画素电压PV，其内插值等于电压01及02的平均电压。如此，本实施例的数字才莫拟转换器20可将灰阶值GS的数值范 围，区分为第一组及第二组数值。当灰阶值GS等于第一组数值时，电压Ol及02为实质上相等，此时数字模拟转换器20实质上不具 有内插法的运算功效。当灰阶值GS等于第二组凄t值时，电压Ol 及02分别等于对应的第一及第二边界电压，如此，此时本实施例 的数字模拟转换器20会执行内插法以产生画素电压PV。这样一来， 数字才莫拟转换器20可弹性地选取灰阶值GS与画素电压PV间的嘉 玛曲线(Gamma Curve)中较线性(Linear)及较非线性的数值范 围，分别以内插法运算及传统电阻分压的方式求得对应的画素电 压，可有效同时改善传统技术中数字模拟转换器面积较大、成本较 高及画素电压误差较大的缺点。请参照图3,其示出了本实施例中灰阶值GS与画素电压PV 间的嘉玛曲线。嘉玛曲线在灰阶值GS介于32 224时较为线性，而 在灰阶值小于32及大于224时较为非线性。如此，本实施例的灰 阶值GS的第 一组数值包括0 31及224 255,而对应的第 一组电压 包括电压L0 L31及L224 L255 。而本实施例的灰阶值GS例如包 括96组第二组数值32 34、 34 36、 36 38、 ...222 224,其中的中 间数值为上述的区间数值，而对应的第 一及第二边界电压分别包括 电压L32与L34、 L34与L36、 L36与L38、..丄222与L224。如此，当灰阶值GS等于0 31及224 255时，第一解码单元 可以对应的电压L0 L31及L224 L255来作为电压Ol及02输出； 当灰阶值GS等于32~34、 34 36、 36 38、 ...222 224中的最大或 最小凄t值时，第二解码单元可提供对应的边界电压L32或L34、 L34 或L36、 L36或L38、..丄222或L224其中之一来作为电压Ol及 02;当灰阶值等于33、 35、 37、 ...223时，第二解码器可才是供对应 的边界电压L32及L34、 L34及I36、 L36及I38、..丄222及L224 来分别作为电压Ol及02。解码装置21例如接收比特数据DT0 DT7、 DN0 DN7、电压 U) E31、 L32、 L34、 L36、 L38、..丄222及L224 L255，其中比特数据DN0 DN7分别为比特数据DT0 DT7的反向讯号。接下来， 举例对解码装置21中的第一及第二解码单元的电路实施架构作i兌明。请参照图4 图7,图4示出了图1中解码装置21的逻辑运算 对照表，图5示出了本实施例第一解码单元的逻辑211单元的电路 图，图6示出了本实施例第一解石马单元的逻辑单元212的电^各图， 图7示出了本实施例第一解码单元的逻辑单元213的电路图。第一解码单元包括逻辑单元211、 212及213，逻辑单元211及 212分别接收电压L0 L31及电压L224 L255，其分别用以回应于 比特凄t据DT0 DT4及DN0 DN4来以电压L0 L31作为电压D,及 以电压L244 L255作为电压E。例如当灰阶^直GS等于31时，画 素数据DT4 DT0均等于1，此时逻辑单元211以电压L31来作为 电压D;当灰阶值GS等于255时，画素数据DT4 DT0均等于1, 此时逻辑单元212以电压L255来作为电压E。逻辑单元213用以回应于比特凄t据DT5 DT7及DN5 DN7来 以电压D或E来作为电压01及02，其逻辑操作如图3所示。例 如当灰阶值G等于31时，比特数据DN7 DN5均为1,其是以电 压D作为电压Ol及02。如此，当灰阶值GS等于0~31或224~255 时，第一解码单元可有效地提供电压L0 L31或L244 L255来作为 电压Ol及02。i青参照图8~图11,图8示出了本实施例的第二解码单元的逻 辑单元214的电^各图，图9示出了本实施例的第二解码单元的逻辑 单元2151的电路图，图IO示出了本实施例的第二解码单元的逻辑 单元216的电^各图，图11示出了本实施例的第二解码单元的逻辑 单元217的电^各图。第二解码单元包括逻辑单元214、 215n、 216 及217, n为自然凄t。各个逻辑单元215n例如用以4妄收15组边界电压，并用以回应 于比特ft据DT2 DT7、 DN2 DN7、控制讯号DTD及DND来选择 两个边界电压来分别作为电压A及电压B,其逻辑才喿作如图4所示。 例如当灰阶值GS等于33时，比特数据DT2 DT7分別等于0、 0、 0、 1 、 0及0,比净争凄t才居DN2 DN7分别等于1 、 1 、 1 、 0、 1及1, 而控制讯号DTD及DND分别等于0及1。此时逻辑单元2151提 供边界电压L32及L34来分别作为电压A及B。本实施例虽^f又以逻辑单元215 4妻收边界电压L32及L34、 L34 及L36、 L36及L38…L60及L62的逻辑单元2141为例作说明，然 而4妄收其它边界电压L64及L66、 L66及L68、 ...L222及L224的 遲辑单元215n的操作可根据本实施例的逻辑单元2151的叙述类推 得到。逻辑单元214才艮据比特凄t据DT0 DT2才丸行逻辑运算 DTD=DT2+DT1*DT0，以产生控制讯号DTD，并才艮据控制讯号DTD 产生控制讯号DND，其中控制讯号DND与DTD为互为反向。逻 辑单元216用以回应于比特ft据DT3 DT7及DN3 DN7来选4奪边 界电压L40、 L48、 L56、…L224其中之一来作为电压C。逻辑单元217回应于比特凄t据DT0 DT2及DN0 DN2来选择 电压A、 B及C其中之一作为电压Ol,并选4奪电压A及B其中之 一作为电压02。其中当灰阶值GS等于32 224间的偶数时，逻辑 单元217 4吏电压Ol与02相等，例如灰阶值GS等于32,电压Ol 及02均等于电压A。当灰阶值GS等于31 223间的奇数时，逻辑 单元217使电压Ol与02实质上分别等于电压A及B，例如灰阶 值等于33时，电压01及02分别等于电压A及B。之后，运算放 大器22是根据电压Ol及02来通过内插法运算得到与灰阶值GS 对应的画素电压PV。然而当灰阶值GS等于部分介于33~233的奇数数值时，本实 施例的逻辑单元2151无法选4奪适当的边界电压来作为电压A及B， 例如当灰阶值GS等于39时，电压A及B分别等于边界电压L36 及L38,运算放大器22无法根据边界电压L36及L38来产生与灰 阶值GS 39对应的画素电压PV。此时本实施例的逻辑单元217是 以电压C及B来分别作为电压Ol及02，而电压C等于边界电压 L40。如此，运算放大器22可根据边界电压L38及L40来产生与灰 阶值GS 39对应的画素电压PV。当灰阶值GS等于47、 55、63、 ...223 时，逻辑单元215n也将产生实质上相近的问题。此时逻辑单元217 也可以只寸应的电压B及C来作为电压Ol及02，来避免计算出的 画素电压PV产生错误的问题。本实施例虽仅以灰阶值GS包括8个比特为例作说明，然而， 本实施例的数字模拟转换器不限于对包括8个比特的灰阶值进行数 字模拟转换，而还可对包括8个比特以上或8个比特以下的灰阶值 进行数字模拟转换。而本实施例中灰阶值GS的第一组及第二组的方式来进4于分纟且。本实施例的数字模拟转换器，是通过设置可执行特定逻辑运算 的逻辑单元，来达到弹性地对灰阶值的数值范围进行分组，并分别以实质上不同的运算方法来得到与不同的灰阶值凄^直分组对应的 画素电压。本实施例的数字才莫拟转换器，可有效地解决传统技术中 数字模拟转换器面积大、成本高的缺点，且实质上具有面积较小与 成本较低的优点。另夕卜，本实施例的数字模拟转换器也可有效地改 善传统通过将全部数字码内插进行数字模拟转换的技术中，容易因 对应的嘉玛曲线较为非线性而产生的画素电压误差较高，且应用此 才支术的液晶显示器的显示画面质量较差的缺点，而实质上具有画素 电压误差低，且应用其的液晶显示器的显示画面品质4交好的优点。综上所述，虽然本发明已以优选实施例-坡露如上，然而其并非 用以限定本发明。本发明所属技术领域中的技术人员，在不脱离本 发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的 保护范围当视所附权利要求所界定者为准。主要元件符号说明10: 数据驱动器 11:数据暂存器 13:线性闩锁器 14:位准移位器 15:输出緩冲器 20:数字模拟转换器 21:解码装置 22:运算力文大器 GS:灰阶值 PV: 画素电压211、 212、 213、 214、 215n、 216、 217:逻辑单元 L0 L31、 L224 L255:电压L32及L34、 L34及L36、…L222及L224:边界电压DT0 DT7、 DN0 DN7:比特凄t据DTD、 DND: 4空制i凡号Ol、 02、 A、 B、 C、 D、 E:电压
权利要求
1.一种数字模拟转换器，用以回应灰阶值的多个数值，以产生对应的多个电压，所述数字模拟转换器包括解码装置，包括第一解码单元，回应所述灰阶值的第一组数值，以对应的第一组电压来作为第一电压及第二电压；及第二解码单元，用以回应所述灰阶值的至少一第二组数值中最大数值以第一边界电压作为所述第一与所述第二电压、回应所述至少一第二组数值中的最小数值以第二边界电压作为所述第一与所述第二电压并回应所述至少一第二组数值中至少一区间数值以所述第一及所述第二边界电压分别作为所述第一及所述第二电压；以及运算放大器，根据所述第一及所述第二电压来产生画素电压，所述画素电压的位准介于所述第一及所述第二电压之间。
2. 根据权利要求1所述的数字模拟转换器，其中所述第 一组数值 包括所述灰阶值的所述数值中m个数值最小的^t值，对应至 所述第一组电压中m个位准最低的电压，m为大于1的自然数。
3. 根据权利要求2所述的数字模拟转换器，其中所述灰阶值具有 k个比特，k为自然凄t,而所述第一解石马单元包4舌第一逻辑单元，用于在所述灰阶值的i个最重要比特 (Most Significant Bit)均为逻辑0时，提供所述m个位准最^f氐的电压来作为所述第一及所述第二电压，i为小于k且相关 于m的自然凄t。
4. 根据权利要求1所述的数字模拟转换器，其中所述第一组数值 包括所述灰阶值的m个数值最大的数值，对应至所述第一组 电压的m个^f立准最高的电压。
5. 根据权利要求4所述的数字模拟转换器，其中所述第一解码单 元包括第二逻辑单元，用于在所述灰阶值的i个最重要比特均为 1时，提供所述m个位准最高的电压，作为所述第一及所述 第二电压。
6. 根据权利要求1所述的数字模拟转换器，其中所述第 一组数值 包括所述m个数值最大及m个数值最小的凄t值，分别对应至 所述m个位准最高及最低的电压。
7. 根据权利要求6所述的数字模拟转换器，其中所述第一解码单 元包括所述第 一及所述第二逻辑单元。
8. 根据权利要求1所述数字模拟转换器，其中所述第二解码单元 包括第三逻辑单元，用于在第一比特及第二比特均为逻辑1 时，或第三比特为逻辑l时输出控制讯号，所述第一、所述第 二及所述第三比特依序为所述灰阶值的第一、第二及第三最不 重要比特(Least Significant Bit )。
9. 根据权利要求8所述的数字模拟转换器，其中所述第二解码单 元包括第四逻辑单元，用以回应于所述灰阶值的j个最重要比特 及所述控制讯号来提供所述第一及所述第二边界电压其中之 一作为第一中间电压，j为小于k-l的自然数；及第五逻辑单元，用以回应于所述灰阶值的j+l个最重要比 特来提供所述第一及所述第二边界电压其中的另一作为第二 中间电压。
10. 根据权利要求9所述的数字模拟转换器，其中所述第二解码单 元还包括第六逻辑单元，在所述第一比特为1时，或所述第二比 特为0时，才是供所述第二中间电压作为所述第一电压；在所述 第一比特不为逻辑O且所述第二比特不为1时提供所述第一中 间电压作为所述第一电压；及第七逻辑单元，在所述第一及所述第二比特为逻辑0时 l是供所述第二中间电压作为所述第一电压，并在所述第一比特 为逻辑1时，或所述第二比特为逻辑1时4是供所述第三中间电 压作为所述第二电压。
11. 根据权利要求1所述的数字模拟转换器，其中所述运算放大器 具有两个正端输入端，以分别4妄收所述第一及所述第二电压， 所述运算放大器是才艮据所述第一及所述第二电压4丸^亍内插法 以-彈到所述画素电压。
12. —种凄t字才莫拟转换方法，应用在源极驱动器中，用以回应于灰 阶值的多个教:值来产生对应的多个电压，所述才莫拟数字转换方 法包括回应所述灰阶^直的第一组凄K直，以对应的第一组电压来 作为第一电压及第二电压；回应所述灰阶值的至少一第二组凝:值的最大凝:值，以第 一边界电压作为所述第一及所述第二电压；回应所述至少一第二组数值的最小数值，以第二边界电 压作为所述第 一及所述第二电压；回应所述至少 一第二组凄H直的中间翁 f直，分别以所述第 一及所述第二边界电压作为所述第一及所述第二电压；以及才艮据所述第 一及所述第二电压执行内插法以得到画素电 压，所述画素电压的位准介于所述第一及所述第二电压之间。
全文摘要
一种数字模拟转换器，回应于灰阶值来产生对应的电压，其包括解码装置及运算放大器。解码装置包括第一及第二解码单元。第一解码单元回应于灰阶值的第一组数值来以第一组电压来作为第一电压及第二电压。第二解码单元回应于灰阶值的第二组数值中最大数值及最小数值来分别以第一边界电压作为第一与第二电压，及以第二边界电压作为第一与第二电压。第二解码单元回应于第二组数值中的区间数值来以第一及第二边界电压分别作为第一及第二电压。运算放大器根据第一及第二电压来产生画素电压，其位准介于第一及第二电压之间。
文档编号G09G3/36GK101303834SQ200710101750
公开日2008年11月12日 申请日期2007年5月8日 优先权日2007年5月8日
发明者左克扬, 苗蕙雯, 赵晋杰 申请人:瑞鼎科技股份有限公司