专利名称：显示器的闸极驱动电路的制作方法
显示器的闸极驱动电路
技术领域：
本发明涉及一种显示器的闸极驱动电路，特别涉及一种可有效减少晶体管发生漏电流的显示器闸极驱动电路。
背景技术：
液晶显示器(liquid crystal display, L⑶)係利用电场来控制具有介电异向性的液晶分子，以改变光的穿透性，依此来显示影像。液晶显示器通常包含一显示面板具有矩阵排列的像素以及一驱动电路用来驱动该显示面板。上述的驱动电路一般分为源极驱动电路和闸极驱动电路，源极驱动电路是将输入资料转换成资料信号，而闸极驱动电路会产生用于驱动像素的扫描信号，以显示对应该输入资料的影像。源极驱动电路和闸极驱动电路可根据由时序控制器产生之控制信号所决定的时序来进行操作。现今，为了降低显示器的成本，采用非晶硅(amorphous-Si)薄膜晶体管技术来设计液晶显示器的闸极驱动电路已逐渐成为主流的趋势。然而，非晶矽薄膜晶体管元件会因为长时间的使用，或者是高偏压施加而产生临界电压漂移的问题，进而影响到驱动电路的稳定度，造成画面的显示品质下降。现有的闸极驱动电路中，一般是由多级的移位暂存器(shift register)串联而成，移位暂存器输出的闸极脉冲讯号也会提供给下一级的移位暂存器作为一个输入信号，相关专利可参考US7, 825，887和TW200813920。图I显示一种现有的显示器的闸极驱动电路的部分电路示意图。闸极驱动电路用来根据预定的时序产生脉冲信号，脉冲信号会送到闸极线，藉此来控制显示面板之像素内的薄膜电晶体的开关。如图I所示，晶体管Tll作为起始的开关，晶体管T12作为脉冲开关，当起始脉冲信号ST将晶体管Tll打开时，会对存储电容Cb进行充电，当时脉信号CLK处于高电位时，存储电容Cb进行放电，藉此提供电压信号VN给显示面板的第N条闸极线，作为输出信号OUT (N)。晶体管T12通常称为上拉晶体管，因为需对整条闸极线充电，所以上拉晶体管T12必须提供高电流，若上拉晶体管T12无法提供足够的电流，则对应该条闸极线的像素将无法正常工作。晶体管T13和晶体管T14作为下拉晶体管，其能将送到闸极线的信号下拉到接近参考电压信号Vss的电压水平。具体来说，通过重置信号RESET将晶体管T13和晶体管T14开启时，晶体管T14可将节点Ql的电压下拉到接近参考电压信号Vss的电压水平，而晶体管T13可将节点Q2的电压下拉到接近参考电压信号Vss的电压水平。
然而，由于需在上拉晶体管T12提供高电压，因此闸极驱动电路容易产生杂讯，故需再增加其他辅助的杂讯抑制电路，一般有采用晶体管以数位讯号处理的方式来抑制杂讯，但因需要的晶体管元件较多，占用了较大的布线(layout)面积，对于显示器中窄边框的产品来说，因面积不足而无法达成。
图2显示现有的显示器的闸极驱动电路用来抑制杂讯的部分电路示意图。为了降低杂讯，现有的闸极驱动电路采用电容耦合的方式来控制杂讯。如图2所示的等效电路中，在晶体管T21和晶体管T22间的连接节点Pl与时脉信号CLK之间插入一耦合电容Cp，如此可以使用较少的晶体管元件来达到抑制杂讯的效果，相对的布线面积也会减少，从而有利于显示器中窄边框产品的开发。然而，在图2所示的电路中，由于节点Ql的电压会被拉到两倍于时脉信号CLK的电压水平，因此晶体管T21的源极和汲极间的电压Vds过高，导致漏电流增大，而节点Ql的电压也会因晶体管T21产生漏电流的现象而跟着下降，致使闸极驱动电路驱动的能力下降，容易造成相应闸极线之像素无法正常工作的情况。
发明内容本发明之一目的在于提供一种显示器的闸极驱动电路，以解决闸极驱动电路内之晶体管容易产生漏电流的问题。本发明之另一目的在于提供一种显示器的闸极驱动电路，以提升闸极驱动电路之驱动电压的稳定性，提高闸极驱动电路的可靠度。本发明一方面提供一种显示器的闸极驱动电路，其特征在于，所述电路包含一第一节点，其在一起始信号通过时具有一电压水平；一第一晶体管，其耦接于该第一节点和一参考电压信号输入端，当该第一晶体管开启时，该第一节点的电压会被下拉到接近该参考电压信号的电压；一第二晶体管，其一端与该第一晶体管电性连接，另一端与该参考电压信号输入端电性连接；一第二节点，位于该第一晶体管和该第二晶体管的连接端；一电容，设置于该第二节点和一时脉信号输入端，该电容用于抑制杂讯的产生；以及一第三晶体管，设置於该第一晶体管和该参考电压信号输入端之间，该第三晶体管与该第一晶体管串联连接，用于与该第一晶体管分摊该第一节点与该参考电压信号输入端之间的电压差。在本发明之显示器的闸极驱动电路中，该第一晶体管的闸极与该第三晶体管的闸极电性连接。在本发明之显示器的闸极驱动电路中，所述电路更包含一第四晶体管，设置於该第三晶体管和该参考电压信号输入端之间，该第四晶体管与该第三晶体管串联连接，用于与第一晶体管和该第三晶体管分摊该第一节点与该参考电压信号输入端之间的电压差。在本发明之显示器的闸极驱动电路中，该第三晶体管的闸极与该第四晶体管的闸极电性连接。在本发明之显示器的闸极驱动电路 中，该第二晶体管的闸极电性连接至该第一节点。本发明另一方面提供一种显示器的闸极驱动电路，其特征在于，所述电路包含一第一晶体管，该第一晶体管的第一端耦接至提供一高电位的一第一节点，而该第一晶体管的第二端耦接至一参考电压信号输入端；一第二晶体管，该第二晶体管的第一端与该第一晶体管的第三端电性连接并在其间形成一第二节点，该第二晶体管的第二端耦接至该参考电压信号输入端，而该第二晶体管的第三端耦接至该第一节点；一电容，其一端与该第一晶体管和该第二晶体管间的该第二节点电性连接，另一端与一时脉信号输入端电性耦接；以及至少一晶体管，设置在该第一晶体管和该参考电压信号输入端之间，该至少一晶体管与该第一晶体管串联连接。在本发明之显示器的闸极驱动电路中，该第一晶体管的第三端为闸极，其与该至少一晶体管的闸极电性连接。在本发明之显示器的闸极驱动电路中，当该第一晶体管和该至少一晶体管开启时，该第一节点的电压会被下拉到接近该参考电压信号的电压。在本发明之显示器的闸极驱动电路中，该第一晶体管的第三端为闸极，而该第二晶体管的第一端为源极或汲极。在本发明之显示器的闸极驱动电路中，该第一晶体管、该第二晶体管和该至少一晶体管为非晶硅晶体管。本发明再一方面提供一种显示器的闸极驱动电路，其特征在于，所述电路包含一第一节点，其会根据一起始信号和一时脉信号，将一高电压水平的驱动信号传送到一输出端，该输出端电性连接至一闸极线；一第一晶体管，该第一晶体管的第一端耦接至该第一节点，而该第一晶体管的第二端耦接至一参考电压信号输入端；一第二晶体管，该第二晶体管的第一端与该第一晶体管的第三端电性连接，该第二晶体管的第二端耦接至该参考电压信号输入端，而该第二晶体管的第三端耦接至该第一节点；以及至少一晶体管，设置于该第一晶体管和该参考电压信号输入端之间，该至少一晶体管与该第一晶体管串联连接。在本发明之显示器的闸极驱动电路中，更包含一起始晶体管，设置于该起始信号之输入端和该第一节点之间；以及一时脉晶体管，设置于该时脉信号之输入端和该第一节点之间。在本发明之显示器的闸极驱动电路中，更包含一存储电容，设置于该第一节点和该输出端之间。在本发明之显示器的闸极驱动电路中，更包含一第一下拉晶体管，设置于该第一节点和该参考电压信号输入端之间；以及一第二下拉晶体管，设置于该输出端和该参考电压信号输入端之间，其中当该第一下拉晶体管和该第二下拉晶体管基于一重置信号而导通时，会将该第一节点和该输出端的电压下拉至该参考电压信号输入端的电压。在本发明之显示器的闸极驱动电路中，该第一晶体管的第三端为闸极，其与该至少一晶体管的闸极电性连接。在本发明中，通过在第一晶体管和参考电压信号输入端之间串联至少一晶体管，以将第一晶体管源极和汲极间的电压负荷分摊到该至少一晶体管上，藉此第一晶体管不致受第一节点上高电压的影响而产生漏电流使得第一节点上之电压降低所导致像素驱动电压不足的情形，因此本发明能够有效解决闸极驱动电路之驱动电压稳定性的问题，提高闸极驱动电路的可靠度，进一步提升显示面板的画面显示品质。为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下
图I显示一种现有的显示器的闸极驱动电路的部分电路示意图。图2显示现有的显示器的闸极驱动电路用来抑制杂讯的部分电路示意图。图3显示根据本发明第一实施例的显示器闸极驱动电路的电路示意图。
图4显示根据本发明第二实施例的显示器闸极驱动电路的电路示意图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。在本发明说明书及权利要求当中使用了某些词汇来指称特定的元件，本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。在通篇说明书及权利请求当中所提及的「包含」为一开放式的用语，故应解释成「包含但不限定于」。此外，「耦接」一词在此包含任何直接及间接的电性连接手段，因此若本说明书文中描述第一元件耦接于第二元件，则代表第一元件可直接电性连接于第二元件，或通过其他元件或连接手段间接地电性连接至第二元件。并且，在说明书和附图中，结构相似的单元是以相同标号表示。在本发明中，显示器可为液晶显示器或主动式液晶显示器(AM0L⑶)，显示器包含像素呈矩阵排列的一显示面板以及用来驱动该显示面板的一驱动电路。该驱动电路分为源极驱动电路和闸极驱动电路，源极驱动电路用来将输入的影像资料转换成资料信号，而闸极驱动电路会根据时脉控制器产生的时序，来产生用于驱动像素的扫描信号，以显示对应该资料信号的影像。本发明着重在闸极驱动电路的改良，以减少闸极驱动电路内部之晶体管发生漏电流的情形，藉此提升闸极驱动电路的稳定性，从而提升显示面板的画面显示品质。此外，特别是在闸极驱动电路内部之晶体管实现为采用非晶硅(amorphou s_Si)薄膜晶体管技术而制成的晶体管时，本发明所提供之防止晶体管发生漏电流的解决方案，其效果更佳。图3显示根据本发明第一实施例的显示器闸极驱动电路的电路示意图。虽然图3中仅例示了一级的电路，但本领域技术人员可以理解到，整合的闸极驱动电路是由若干级的电路串联而成，每一级的电路对应驱动显示面板中的一或多条闸极线，本级的电路除了提供扫描信号给对应的闸极线之外，也会提供一个输出信号作为下一级电路的一个输入。如图3所示，闸极驱动电路中包含一第一晶体管T31、一第二晶体管T32、一第三晶体管T33和一电容Cp，第一晶体管T31的一端与第二晶体管T32耦接的电性接点上具有一第一节点Q1，而第一晶体管T31的另一端与第二晶体管T32耦接的电性接点上具有一第二节点P1。首先，当接收到一起始信号ST，起始信号ST在高电压水平时会将晶体管Tsl开启，並接着对存储电容Cb充电。而当电容充电完成时，时脉信号CLK处于高电位状态，晶体管Ts2关闭，使得存储电容Cb开始放电，藉此提供电压信号给显示面板的第N条闸极线，作为输出信号OUT (N)。此外，在通过重置信号RESET将晶体管Tdl和晶体管Td2开启时，晶体管Tdl可将节点Ql的电压下拉到接近参考电压信号Vss的电压水平，而晶体管Td2可将输出信号OUT(N)的电压下拉到接近参考电压信号Vss的电压水平，此时输出至第N条闸极线的电压保持低电位。 具体来说，第一节点Ql会根据该起始信号的时序，在一段时间内保持高电压水平，而在另一段时间内保持低电压水平。当第一节点Ql在高电压水平时，会对存储电容Cb进行充电，而存储电容Cb放电时的高电压会输入对应该级的扫描线,作为扫描信号，以驱动该级之扫描线所对应的像素。另外，当起始信号ST在低电压水平时，节点Ql的电压容易受到时脉信号CLK的影响而呈现微幅高低起伏的情形，因此需要杂讯抑制电路来减低此杂讯对整体电路的影响。如图3所示，当起始信号ST在低电压水平，而节点Ql受时脉信号CLK影响处于微幅高电位时，此微幅高电位仍不足将第二晶体管T32开启，但时脉信号CLK的高电位会将第一晶体管T31和第三晶体管T33导通，因此节点Ql的微幅高电位会被拉至参考电压Vss，即接地电位。再者，当起始信号ST在高电压水平时，节点Ql上的高电位会将第二晶体管T32开启，参考电压Vss的接地电位传递到节点Pl，此时第一晶体管T31和第三晶体管T33在理想情况下为关闭状态，节点Ql上的高电位因而能对电容Ql进行充电。由于驱动扫描线上对应之像素需要相当高的电流，也就是说，在第一节点Ql上的高电压需要的电压相当大，这就容易使得闸极驱动电路中的晶体管，如第一晶体管T31，产生漏电流，而第一晶体管T31发生漏电流现象时，第一节点Ql上的高电压会跟着降低，进而容易导致像素之驱动电压不足的问题，使得该扫描线所对应的像素无法正常工作。本发明通过在第一晶体管T31串联至少一晶体管，如第三晶体管T33，藉此能够有效减少第一晶体管T31发生漏电流的情况，进而有效解决闸极驱动电路之驱动电压稳定性的问题。以下将详细说明根据本发明实现的第一实施例的闸极驱动电路的电路配置示意图。第一晶体管T31稱接于第一节点Ql和一参考电压信号Vss输入端之间,第二晶体管T32的一端与第一晶体管T31电性连接，另一端与参考电压信号Vss输入端电性连接。具体来说，第一晶体管T31的第一端311耦接至第一节点Q1，第一晶体管T31的第二端312耦接至参考电压信号Vss输入端；而第二晶体管T32的第二端322耦接至参考电压信号Vss输入端，第二晶体管T32的第三端323耦接至第一节点Ql。第一晶体管T31的第三端313与第二晶体管T32的第一端321电性连接。也就是说，在具体的电路配置中，第一晶体管T31的闸极313是与第二晶体管T32的源极或汲极电性连接，而第二晶体管T32的闸极电性连接至第一节点Ql。在上述电路配置中，当第一晶体管T31开启而第三晶体管T33也随着开启时，第一节点Ql的电压会被下拉到接近参考电压信号Vss的电压。如前所述，第一节点Ql会根据起始信号的时序，在一段时间内保持高电压水平，而在另一段时间内保持低电压水平，该高电压水平透过存储电容Cb的充放电作为像素的驱动电压，其所需的电压相当高。当第一节点Ql处于高电压状态，而第一晶体管T31关闭时，容易导致第一晶体管T31发生漏电流的现象，进而使得第一节点Ql上的驱动电压电压不足。关于此点，本发明提出的具体解决方案将于后文详细描述。在第一晶体管T31和第二晶体管T32的连接端具有第二节点Pl。具体来说，第一晶体管T31的第三端313与第二晶体T32管的第一端321电性连接并在其间形成第二节点Pl0也就是说，在具体的电路配置中，第一晶体管T31的闸极与第二晶体管T32的源极或汲极的连接端具有第二节点Pl。 电容Cp设置于第二节点Pl和来自时脉控制器的时脉信号CLK的输入端。具体来说，电容Cp的一端是与第一晶体管T31和第二晶体管T32间的第二节点Pl电性连接，而电容Cp的另一端是与该时脉信号CLK输入端电性耦接。通过在第二节点Pl和时脉信号CLK输入端之间插入耦合电容Cp，藉此可使用较少的晶体管元件来抑制闸极驱动电路中因高驱动电压所容易引起的杂讯，避免了节点Ql受时脉信号CLK影响而导致的微幅电压变动，也因此闸极驱动电路在显示面板上的布线面积可以减少，非常有利于显示器中窄边框产品的开发。本发明中，闸极驱动电路中具有至少一晶体管，如图3所示的第三晶体管T33，其设置在第一晶体管T31和参考电压信号Vss输入端之间，该至少一晶体管(或第三晶体管T33)与第一晶体管T31串联连接。具体来说，第三晶体管T33的第一端331与第一晶体管T31的第二端312电性连接，第三晶体管T33的第二端332与参考电压信号Vss输入端电性耦接，而第三晶体管T33的第三端333与第一晶体管T31的第三端313电性连接。也就是说，在具体的电路配置中，第一晶体管T31的闸极与第三晶体管T33的闸极电性连接，以使得第一晶体管T31和第三晶体管T33形成串联的连接架构。在本发明第一实施例中，上述第三晶体管T33的配置，使得第三晶体管T33可以与第一晶体管T31 —起分摊第一节点Ql与参考电压信号Vss输入端之间的电压差。也就是说，第三晶体管T33的配置可以减轻第一晶体管T31源极和汲极间的电压Vds的电压负荷，以减少第一晶体管T31发生漏电流的现象。图4显示根据本发明第二实施例的显示器闸极驱动电路的电路示意图。与图3所示的第一实施例相较，在图4所示的第二实施例中，闸极驱动电路更包含一第四晶体管T34，其设置在第三晶体管T33和参考电压信号Vss输入端之间，第四晶体管T34与第三晶体管T33串联连接。在具体的电路配置中，第四晶体管T34的闸极与第三晶体管T33的闸极电性连接，以使得第四晶体管T34和第三晶体管T33形成串联的连接架构。进一步来说，第一晶体管T31、第三晶体管T33和第四晶体管T34都是相互串联连接的。在本发明第二实施例中，增加了上述第四晶体管T34的配置，使得第三晶体管T33和第四晶体管T34可以与第一晶体管T31 —起分摊第一节点Ql与参考电压信号Vss输入端之间的电压差。也就是说，第三晶体管T33和第四晶体管T34的配置可以减轻第一晶体管T31源极和汲极间的电压Vds的电压负荷，以减少第一晶体管T31发生漏电流的现象。而且，本实施例中配置了两个晶体管，即第三晶体管T33和第四晶体管T34，对于减轻第一晶体管T31源极和汲极间的电压Vds之电压负荷的效果更为显著，更能有效降低第一晶体管T31发生漏电流的机会，确保第一节点Ql上之高电压不受影响。藉由本发明上述实施例可以理解到，本发明通过在第一晶体管和参考电压信号输入端之间串联至少一晶体管，如第三晶体管和第四晶体管，以将第一晶体管源极和汲极间的电压负荷分摊到该至少一晶体管上，藉此当第一节点上处于高电压状态时，第一晶体管不致受此影响而产生漏电流使得第一节点上之电压降低，进而使得像素驱动电压不足，因此本发明能够有效解决闸极驱动电路之驱动电压稳定性的问题，提高闸极驱动电路的可靠度，进一步提升显示面板的画面显示品质。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
权利要求
1.一种显示器的闸极驱动电路，其特征在于，所述电路包含 一第一节点，其在一起始信号通过时具有一电压水平； 一第一晶体管，其耦接于该第一节点和一参考电压信号输入端，当该第一晶体管开启时，该第一节点的电压会被下拉到接近该参考电压信号的电压； 一第二晶体管，其一端与该第一晶体管电性连接，另一端与该参考电压信号输入端电性连接； 一第二节点，位于该第一晶体管和该第二晶体管的连接端； 一电容，设置于该第二节点和一时脉信号输入端，该第一晶体管、该第二晶体管和该电容用于抑制杂讯的产生；以及 一第三晶体管，设置于该第一晶体管和该参考电压信号输入端之间，该第三晶体管与该第一晶体管串联连接，用于与该第一晶体管分摊该第一节点与该参考电压信号输入端之间的电压差。
2.根据权利要求I所述的显示器的闸极驱动电路，其特征在于该第一晶体管的闸极与该第三晶体管的闸极电性连接。
3.根据权利要求I所述的显示器的闸极驱动电路，其特征在于，所述电路更包含 一第四晶体管，设置於该第三晶体管和该参考电压信号输入端之间，该第四晶体管与该第三晶体管串联连接，用于与该第一晶体管和该第三晶体管分摊该第一节点与该参考电压信号输入端之间的电压差。
4.根据权利要求3所述的显示器的闸极驱动电路，其特征在于该第三晶体管的闸极与该第四晶体管的闸极电性连接。
5.根据权利要求I所述的显示器的闸极驱动电路，其特征在于该第二晶体管的闸极电性连接至该第一节点。
6.一种显示器的闸极驱动电路，其特征在于，所述电路包含 一第一晶体管，该第一晶体管的第一端耦接至提供一高电位的一第一节点，而该第一晶体管的第二端耦接至一参考电压信号输入端； 一第二晶体管，该第二晶体管的第一端与该第一晶体管的第三端电性连接并在其间形成一第二节点，该第二晶体管的第二端耦接至该参考电压信号输入端，而该第二晶体管的第三端耦接至该第一节点； 一电容，其一端与该第一晶体管和该第二晶体管间的该第二节点电性连接，另一端与一时脉信号输入端电性I禹接；以及 至少一晶体管，设置在该第一晶体管和该参考电压信号输入端之间，该至少一晶体管与该第一晶体管串联连接。
7.根据权利要求6所述的显示器的闸极驱动电路，其特征在于该第一晶体管的第三端为闸极，该第一晶体管的闸极与该至少一晶体管的闸极电性连接。
8.根据权利要求6所述的显示器的闸极驱动电路，其特征在于当该第一晶体管和该至少一晶体管开启时，该第一节点的电压会被下拉到接近该参考电压信号的电压。
9.根据权利要求6所述的显示器的闸极驱动电路，其特征在于该第一晶体管的第三端为闸极，而该第二晶体管的第一端为源极或汲极。
10.根据权利要求6所述的显示器的闸极驱动电路，其特征在于该第一晶体管、该第二晶体管和该至少一晶体管为非晶硅晶体管。
11.一种显示器的闸极驱动电路，其特征在于，所述电路包含 一第一节点，其会根据一起始信号和一时脉信号，将一高电压水平的驱动信号传送到一输出端，该输出端电性连接至一闸极线； 一第一晶体管，该第一晶体管的第一端耦接至该第一节点，而该第一晶体管的第二端耦接至一参考电压信号输入端； 一第二晶体管，该第二晶体管的第一端与该第一晶体管的第三端电性连接，该第二晶体管的第二端耦接至该参考电压信号输入端，而该第二晶体管的第三端耦接至该第一节点 一第二节点，位于该第一晶体管和该第二晶体管的连接端； 一电容，其一端与该第一晶体管和该第二晶体管间的该第二节点电性连接，另一端与该时脉信号的输入端电性耦接；以及 至少一晶体管，设置于该第一晶体管和该参考电压信号输入端之间，该至少一晶体管与该第一晶体管串联连接。
12.根据权利要求11所述的显示器的闸极驱动电路，其特征在于，所述电路更包含 一起始晶体管，设置于该起始信号之输入端和该第一节点之间；以及 一时脉晶体管，设置于该时脉信号之输入端和该第一节点之间。
13.根据权利要求11所述的显示器的闸极驱动电路，其特征在于，所述电路更包含 一存储电容，设置于该第一节点和该输出端之间。
14.根据权利要求11所述的显示器的闸极驱动电路，其特征在于，所述电路更包含 一第一下拉晶体管，设置于该第一节点和该参考电压信号输入端之间；以及 一第二下拉晶体管，设置于该输出端和该参考电压信号输入端之间，其中当该第一下拉晶体管和该第二下拉晶体管基于一重置信号而导通时，会将该第一节点和该输出端的电压下拉至该参考电压信号输入端的电压。
全文摘要
本发明公开了一种显示器的闸极驱动电路，其利用在连接提供一高电位之节点的晶体管和参考电压信号输入端之间串联至少一个晶体管，以将连接该节点之该晶体管源极和汲极间的电压负荷分摊到该至少一晶体管上，藉此减少该晶体管发生漏电流的情形，从而提高闸极驱动电路之驱动电压的稳定性，以提升闸极驱动电路的可靠度。
文档编号G09G3/36GK102622983SQ20121009106
公开日2012年8月1日 申请日期2012年3月30日 优先权日2012年3月30日
发明者陈世烽 申请人:深圳市华星光电技术有限公司