专利名称：一种像素电路及显示装置的制作方法
技术领域：
本发明涉及有机发光技术领域，尤其涉及一种像素电路及显示装置。
背景技术：
有机发光二极管(Organic Light Emitting Diode, OLED)显示器因具有功耗低、亮度高、成本低、视角广，以及响应速度快等优点，备受关注，在有机发光技术领域得到了广泛的应用。OLED显示器中，存在以下不可避免的问题。首先，背板上用于实现图像显示的每一个晶体管由于在制作过程中存在结构上的不均匀性，以及电学性能和稳定性方面的不均匀性，导致晶体管的阈值电压Vth发生了漂移。其次，晶体管在长时间导通的情况下会造成稳 定性下降。另外，随着OLED尺寸大型化的发展，相应地信号线上的负载变大，导致在信号线上出现电压衰减，比如工作电压Vdd发生改变。使用现有用于驱动OLED发光的像素电路的结构驱动OLED工作时，流过OLED的电流与驱动晶体管的阈值电压Vth、驱动晶体管的稳定性、参考电压Vdd中的其中之一或其中多个因素有关。当为每一个像素施加相同的驱动信号，背板显示区域流过每个OLED的电流不相等，导致背板上的电流不均匀，从而导致图像亮度不均匀。
发明内容
本发明实施例提供一种像素电路及显示装置，用以提高显示装置显示区域图像亮度的均匀性。本发明实施例提供的像素电路，包括充电子电路、驱动子电路，以及发光控制子电路；所述驱动子电路包括参考信号源、驱动晶体管、第一电容、第二电容，以及发光器件；其中，所述驱动晶体管的栅极与第一电容的第一端相连，源极与参考信号源的输出端相连，漏极与发光控制子电路的第一端相连；所述发光器件与发光控制子电路的第二端相连；所述第二电容的一端与第一电容的第二端相连，另一端与参考信号源的输出端相连；所述充电子电路与所述第一电容的第二端相连；所述充电子电路用于为所述第一电容充电，所述发光控制子电路用于控制驱动子电路导通，使得第一电容放电，所述第一电容放电驱动光器件发光，所述第二电容用于维持所述第一电容第二端对应的电位。本发明实施例提供一种像素电路，包括充电子电路、驱动子电路，以及发光控制子电路；充电子电路导通时，将数据信号对应的电压Vdata加载到第一电容的第二端，为电容充电；当发光控制子电路导通时，将与发光控制子电路相连的驱动子电路导通，第一电容放电，驱动发光器件发光。驱动发光器件发光的电压仅与Vdata有关,与像素的阈值电压Vth和参考电压无关，不存在Vth和参考电压对发光器件电流的影响，不同像素输入相同数据信号时，得到的图像的亮度相同，提高了显示装置显示区域图像亮度的均匀性。
图I为本发明实施例提供的像素电路结构示意图；图2为本发明实施例提供的像素电路具体结构示意图；图3为本发明实施例提供的具有复位功能的像素电路结构示意图；图4为本发明实施例提供的与图3所示的像素电路对应的像素电路工作时序图；图5为本发明实施例提供的另一种像素电路具体结构示意图；
图6为本发明实施例提供的具有复位功能的像素电路结构示意图；图7为本发明实施例提供的与图6所示像素电路对应的像素电路工作时序图。
具体实施例方式本发明实施例提供的一种像素电路及显示装置，用以提高显示装置显示区域图像亮度的均匀性。本发明实施例像素电路中的驱动晶体管可以是薄膜晶体管(Thin FilmTransistor, TFT)也可以是金属氧化物半导体场效应管(Metal Oxid Semiconductor,M0S)。所述驱动晶体管可以是n型晶体管也可以是p型晶体管。本发明实施例所述的发光器件可以是有机发光二极管0LED，有机电致发光元件(EU。像素电路在发光阶段，驱动子电路导通，发光器件在n型驱动晶体管或p型驱动晶体管漏电流的作用下，实现发光显示。本发明实施例提供的像素电路可以保证在发光阶段驱动OLED发光的驱动电压(与所述驱动晶体管漏电流对应的电压)的变量仅与数据信号源提供的电压Vdata有关，与参考电压源提供的参考电压VDD、Vss,以及驱动晶体管的阈值电压Vth无关。即使显示装置的背板在生产时存在驱动晶体管不均匀或稳定性下降或信号线上的负荷较重的问题，都不会影响显示区域电流的均匀性，从而提高了显示装置显示区域图像亮度的均匀性。下面通过附图具体说明本发明实施例提供的技术方案。参见图1，本发明实施例提供的像素电路包括充电子电路I、驱动子电路2，以及发光控制子电路3 ；驱动子电路2包括参考信号源21、驱动晶体管T0、第一电容Cl、第二电容C2,以及发光器件Dl ；其中，驱动晶体管TO的栅极与第一电容Cl的第一端(图I所示的A端)相连，源极与参考信号源21的输出端相连，漏极与发光控制子电路3的一端相连(如图I中的C端)；发光器件Dl与发光控制子电路3的另一端(如图I中的D端)相连；第二电容C2的一端与第一电容Cl的第二端(如图I中的B端)相连，另一端与参考信号源21的输出端相连；也就是说，第一电容Cl与第二电容C2串联。充电子电路I与第一电容Cl的第二端B相连；充电子电路I用于为第一电容Cl充电，发光控制子电路3用于控制驱动子电路2导通，使得第一电容Cl放电,第一电容Cl放电驱动驱动晶体管T0,使得发光器件Dl发光，第二电容C2用于维持与之相连的第一电容Cl第二端B端对应的电位。
下面结合图I简要说明本发明像素电路的工作原理在像素电路处于数据信号写入阶段，发光控制子电路3关闭，发光器件Dl与驱动子电路2断开,发光器件Dl停止发光。充电子电路I输出与数据信号对应的电压Vdata,力口载到第一电容Cl的第二端B,为第一电容Cl充电。在像素电路处于发光阶段，发光控制子电路3导通，驱动子电路2导通；参考信号源21输出的参考电压V#；t加载到驱动晶体管TO的源极，以及加载到第二电容C2与参考信号源21相连的一端，该第二电容C2维持了第一电容Cl的第二端B的电压，保证了参考信号源21不改变第一电容Cl在数据信号写入阶段存储的电荷量。驱动晶体管TO根据加载到源极的参考电压以及第一电容Cl放电对应的电压导通，驱动发光器件Dl发光。所述驱动晶体管TO可以是p型晶体管也可以是n型晶体管。下面首先以各开关晶体管和驱动晶体管TO为p型晶体管为例说明本发明实施例 提供的像素电路以及实现驱动发光的原理。需要说明的是，对于p型驱动晶体管，Vdd为高于GND的正值，Vdata为正值，Vth是负值。参见图2，当驱动晶体管为p型晶体管时，发光器件Dl的正极与发光控制子电路3的第二端D相连；发光器件Dl的负极与低电平信号源相连。较佳地，OLED Dl的负极与接地(GND)信号源相连。充电子电路I包括数据信号源11、门信号源12，以及第一开关晶体管Tl ；第一开关晶体管Tl的漏极与数据信号源11的输出端相连，源极与第一电容Cl的第二端B相连，栅极与门信号源12的输出端相连；门信号源12用于控制第一开关晶体管Tl导通，数据信号源11为第一电容Cl充电。 所述充电子电路I的工作原理简述如下在像素电路处于数据信号写入阶段时，门信号源12控制第一开关晶体管Tl导通，数据信号源11输出数据信号，数据信号对应的电压Vdata加载到第一电容Cl的第二端B，数据信号写入完毕，第一电容Cl存储的电荷为电压Vdata对应的电荷。参见图2，驱动子电路2包括参考信号源21、驱动晶体管TO、第一电容Cl、第二电容C2，以及发光器件Dl ；其中，驱动晶体管TO的栅极与第一电容Cl的第一端(图2所示的A端)相连，源极与参考信号源21的输出端相连，漏极与发光控制子电路3的一端相连(如图2中的C端)；发光器件Dl与发光控制子电路3的另一端(如图2中的D端)相连；第二电容C2的一端与第一电容Cl的第二端(如图I中的B端)相连,另一端与参考信号源21的输出端相连；也就是说，第一电容Cl与第二电容C2串联。充电子电路I用于为第一电容Cl充电，发光控制子电路3用于控制驱动子电路2导通，使得第一电容Cl放电,第一电容Cl放电驱动驱动晶体管T0,使得发光器件Dl发光，第二电容C2用于维持与之相连的第一电容Cl第二端B端对应的电位。参见图2，发光控制子电路3包括发光信号源31和第二开关晶体管T2 ；第二开关晶体管T2的源极与驱动晶体管TO的漏极相连，漏极与发光器件Dl的正极相连，栅极与发光信号源31的输出端相连；
发光信号源31用于控制第二开关晶体管T2导通，从而控制与第二开关晶体管T2相连的驱动子电路2导通。所述发光控制子电路3的工作原理简述如下在像素电路处于发光阶段，发光信号源31控制第二开关晶体管T2导通，与第二开关晶体管T2相连的发光器件Dl和驱动晶体管TO所在的支路导通。参考电压源21输出的高于地GND的电压Vdd加载到驱动晶体管TO的源极，以及加载到第二电容C2与参考电压源21输出端相连的一端。第一电容Cl放电,驱动晶体管TO在第一电容Cl放电对应的电压以及参考电压Vdd的作用下被驱动，使得发光器件Dl持续发光。 需要说明的是，本发明实施例提供的像素电路也可以不包括发光控制子电路3，发光控制子电路3不存在时用导线将其代替实现导通即可，均可以实现数据信号的写入和发光过程。因为发光控制子电路3在数据信号的写入阶段时，发光信号源31控制第二开关晶体管T2关闭，降低和避免数据信号源11对驱动晶体管TO带来的干扰，例如不会因为Vdd信号线上由于负载原因所导致的VddIR Drop ;同样，发光控制子电路3在数据信号的写入阶段时，降低和避免发光器件Dl电压降(Voled)对数据信号写入的影响。参见图3，所述像素电路还包括复位子电路4，该复位子电路4包括复位信号源41、第三开管晶体管T3，以及第四开关晶体管T4 ；第三开关晶体管T3的源极与第一电容Cl的第二端B相连，漏极与待复位到参考复位电压的电压源相连；栅极与复位信号源41的输出端相连；所述参考复位电压的电压源可以为单独的恒定电压源，输出的电压为Vref。也可以是参考接地点GND相连(如图3中所示)。第四开关晶体管T4的源极与驱动晶体管TO的栅极相连，漏极与驱动晶体管TO的漏极相连，栅极与复位信号源41的输出端相连；复位信号源41控制第三开管晶体管T3和第四开关晶体管T4导通，待复位到某一参考复位电压的电压源输出的电压加载到第三开管晶体管T3的源极，与第三开管晶体管T3源极相连的第一电容Cl的第二端复位至参考复位电压。所述待复位到参考复位电压的电压源为参考信号源或一恒定电压源；当待复位到参考复位电压的电压源为参考信号源时，将第一电容的第二端复位至GND。以将第一电容的第二端复位至GND为例，说明所述复位子电路4的工作原理在像素电路处于复位阶段，复位信号源41控制第三开管晶体管T3和第四开关晶体管T4导通，与第三开管晶体管T3漏极相连的参考地电压加载到与第三开管晶体管T3的源极相连的第一电容Cl的第二端B,此时第一电容Cl的第二端B电压为GND;由于参考信号源21输出的电压为直流电压,Vdd —直加载到第二电容C2的一端,第二电容C2保证与之相连的第一电容Cl的第二端B的电压为GND ;第四开关晶体管T4导通第四开关晶体管T4的源极和漏极分别与驱动晶体管TO的栅极和漏极相连，使得驱动晶体管TO的连接方式变为二极管的连接方式，此时，加载到第一电容Cl的第一端A的电压为VDD+Vth。复位子电路4使得加载到第一电容Cl的第一端A的电压为VDD+Vth加载到第一电容Cl的第二端B的电压为GND。下面结合图3所示的像素电路和图4所示的像素电路的时序图，具体说明本发明实施例提供的像素电路各子电路实现相应功能的原理。并且，本发明均以将第一电容的第二端复位至GND为例说明。所述像素电路具有复位功能、数据信号写入功能和驱动发光功能，相应地，像素电路包括三个工作阶段，依次为复位阶段、写入阶段，以及发光阶段。第一阶段复位阶段。参见图3和图4，由图4所示的时序图可知发光信号源31由低电平变为高电平，控制与发光信号源31相连的第二开关晶体 管T2截止，发光器件Dl停止发光，为第一电容Cl复位做准备；门信号源12 —直处于高电平，与门信号源12相连的第一开关晶体管截止，数据信号无法写入；数据信号源11仍然保持低电平，数据信号停止输出，为第一电容Cl复位做准备；参考电压源21 —直输出直流高电平信号，输出的电压为Vdd。复位信号源41由高电平变为低电平，与复位信号源41相连的第三开关晶体管T3和第四开关晶体管T4导通；第三开关晶体管T3导通，与第三开关晶体管T3的漏极相连的参考地电压加载到与第三开关晶体管T3的源极相连的第一电容Cl的第二端B。此时，第一电容Cl的第二端B电压为GND。第四开关晶体管T4导通，第四开关晶体管T4的源极和漏极分别与驱动晶体管TO的栅极和漏极相连，使得驱动晶体管TO的栅极和漏极导通，驱动晶体管TO的连接方式变为二极管的连接方式，此时，加载到第一电容Cl的第一端A的电压为VDD+Vth。Vth为驱动晶体管TO的阈值电压。复位子电路4使得加载到第一电容Cl的第一端A的电压为VDD+Vth加载到第一电容Cl的第二端B的电压为GND。第二阶段写入阶段。参见图3和图4，由图4所示的时序图可知发光信号源31继续保持高电平，使得发光器件Dl停止发光，为数据信号的写入做准备；复位信号源41由低电平变为高电平，与之相连的第三开关晶体管T3和第四开关晶体管T4截至，复位子电路4的复位电压对应的电荷存储在第一电容Cl中。门信号源12由高电平变为低电平，与门信号源12相连的第一开关晶体管Tl导通；数据信号源11由低电平变为高电平，数据信号输出，对应的电压Vdata加载到第一电容Cl的第二端B,根据电荷守恒原理,第一电容Cl的第一端A也感应出与Vdata对应的电荷，第一电容Cl的第一端A的电压变为VDD+Vth+VDATA,第一电容Cl的第二端B的电压变为
Vdata。数据信号对应的电压Vdata写入电路,对应的电荷存储在第一电容Cl中，为下一阶段的发光器件发光做准备。第三阶段发光阶段。参见图3和图4，由图4所示的时序图可知门信号源12由低电平变为高电平，与之相连的第一开关晶体管Tl截止，数据信号停止写入电路。
数据信号源11由高电平变为低电平，数据信号停止输出。复位信号源41仍然保持高电平，与之相连的第三开关晶体管T3和第四开关晶体管T4截止。参考信号源21保持高电平，输出直流信号对应的电压VDD。发光信号源31由高电平变为低电平，与之相连的第二开关晶体管T2导通，与第二开关晶体管T2相连的发光器件Dl和驱动晶体管TO所在的支路导通。加载到驱动晶体管TO源极的电压为Vs=Vdd,栅极的电压Vg等于第一电容Cl的第一端A的电压VDD+Vth+VDATA (Vg_VDD+Vth+VDATA)。此时，驱动晶体管TO的源极和栅极之间的电压差为Vgs=Vg-Vs= (VDD+Vth+VDATA) -Vdd=Vth+Vdata。由于驱动晶体管TO工作于饱和状态，根据饱和状态电流特性，可知驱动晶体管TO的漏电流满足如下公式
权利要求
1.一种像素电路，其特征在于，包括充电子电路、驱动子电路，以及发光控制子电路； 所述驱动子电路包括参考信号源、驱动晶体管、第一电容、第二电容，以及发光器件； 其中，所述驱动晶体管的栅极与第一电容的第一端相连，源极与参考信号源的输出端相连，漏极与发光控制子电路的第一端相连；所述发光器件与发光控制子电路的第二端相连；所述第二电容的一端与第一电容的第二端相连，另一端与参考信号源的输出端相连；所述充电子电路与所述第一电容的第二端相连； 所述充电子电路用于为所述第一电容充电，所述发光控制子电路用于控制驱动子电路导通，使得第一电容放电，所述第一电容放电驱动发光器件发光，所述第二电容用于维持所述第一电容第二端对应的电位。
2.根据权利要求I所述的像素电路，其特征在于，所述充电子电路包括数据信号源、门信号源，以及第一开关晶体管； 第一开关晶体管的漏极与数据信号源的输出端相连，源极与第一电容的第二端相连，栅极与门信号源的输出端相连； 所述门信号源用于控制第一开关晶体管导通，所述数据信号源为所述第一电容充电。
3.根据权利要求2所述的像素电路，其特征在于，所述发光控制子电路包括发光信号源和第二开关晶体管； 所述第二开关晶体管的源极与驱动晶体管的漏极相连，漏极与发光器件的正极相连，栅极与发光信号源的输出端相连； 所述发光信号源用于控制第二开关晶体管导通，从而控制与第二开关晶体管相连的驱动子电路导通。
4.根据权利要求3所述的像素电路，其特征在于，所述像素电路还包括复位子电路，该复位子电路包括复位信号源、第三开管晶体管，以及第四开关晶体管； 所述第三开关晶体管的源极与第一电容的第二端相连，漏极与待复位到某一参考复位电压的电压源相连； 所述第四开关晶体管的源极与驱动晶体管的栅极相连，漏极与驱动晶体管的漏极相连，栅极与复位信号源的输出端相连； 所述复位信号源控制第三开管晶体管和第四开关晶体管导通，所述待复位到某一参考复位电压的电压源输出的电压加载到所述第三开管晶体管，与第三开管晶体管源极相连的第一电容的第二端复位至参考复位电压。
5.根据权利要求4所述的像素电路，其特征在于，所述待复位到参考复位电压的电压源为参考信号源或一恒定电压源；当待复位到参考复位电压的电压源为参考信号源时，将第一电容的第二端复位至GND。
6.根据权利要求4所述的像素电路，其特征在于，当所述驱动晶体管为P型晶体管时，所述发光器件的正极与发光控制子电路的第一端相连；当所述驱动晶体管为η型晶体管，所述发光器件的负极与发光控制子电路的第一端相连。
7.—种显示装置，其特征在于，包括权利要求1-6任一项所述的像素电路。
全文摘要
本发明实施例提供了一种像素电路及显示装置，用以提高显示装置显示区域图像亮度的均匀性。所述像素电路包括包括充电子电路、驱动子电路，以及发光控制子电路；所述驱动子电路包括参考信号源、驱动晶体管、第一电容、第二电容，以及发光器件；其中，所述驱动晶体管的栅极与第一电容的第一端相连，源极与参考信号源的输出端相连，漏极与发光控制子电路的第一端相连；所述发光器件与发光控制子电路的第二端相连；所述第二电容的一端与第一电容的第二端相连，另一端与参考信号源的输出端相连；所述充电子电路与所述第一电容的第二端相连。
文档编号G09G3/32GK102956199SQ20121041842
公开日2013年3月6日 申请日期2012年10月26日 优先权日2012年10月26日
发明者马占洁 申请人:京东方科技集团股份有限公司