专利名称：一种像素电路及显示装置的制作方法
技术领域：
本实用新型涉及有机发光技术领域，尤其涉及一种像素电路及显示装置。
背景技术：
有机发光二极管(Organic Light Emitting Diode, OLED)显示器因具有功耗低、亮度高、成本低、视角广，以及响应速度快等优点，备受关注，在有机发光技术领域得到了广泛的应用。OLED显示器中，存在以下不可避免的问题。首先，背板上用于实现图像显示的每一个晶体管由于在制作过程中存在结构上的不均匀性，以及电学性能和稳定性方面的不均匀性，导致晶体管的阈值电压Vth发生了漂移。其次，晶体管在长时间的导通的情况下会造成稳定性下降。另外，随着OLED尺寸大型化的发展，相应地信号线上的负载变大，导致在信号线上出现电压衰减，比如工作电压Vdd发生改变。使用现有用于驱动OLED发光的像素电路的结构驱动OLED工作时，流过OLED的电流与驱动晶体管的阈值电压Vth、和/或驱动晶体管的稳定性、和/或参考电压Vdd有关。当为每一个像素施加相同的驱动信号，背板显示区域流过每个OLED的电流之间不相等，导致背板上的电流不均匀，从而导致图像亮度不均匀。
实用新型内容本实用新型实施例提供一种像素电路及显示装置，用以提高显示装置显示区域图像亮度的均匀性。本实用新型实施例提供的像素电路，包括充电子电路、驱动子电路，以及发光控制子电路；所述驱动子电路包括参考信号源、驱动晶体管、电容，以及发光器件；其中，所述发光控制子电路的第一端与所述参考信号源的输出端相连，第二端与驱动晶体管的源极相连，第三端与所述发光器件的一端相连，第四端与驱动晶体管的漏极相连；所述电容的一端与驱动晶体管的栅极相连，另一端与参考信号源的输出端相连；所述充电子电路的第一端与驱动晶体管的源极相连，第二端与驱动晶体管的漏极相连，第三端与驱动晶体管的栅极相连；所述充电子电路用于为驱动子电路的电容充电，所述发光控制子电路用于控制驱动子电路导通，使得电容放电，驱动发光器件发光。本实用新型实施例提供一种显示装置，包括上述像素电路。本实用新型实施例通过提供一种像素电路，包括充电子电路、驱动子电路，以及发光控制子电路；所述驱动子电路包括驱动晶体管、发光器件、电容，以及参考信号源；在像素电路处于数据信号写入阶段，参考信号源输出的电压GND加载到与参考信号源相连的电容的一端，充电子电路输出与数据信号对应的电压Vdata,根据该Vdata为电容充电；在像素电路处于发光阶段，发光控制子电路控制参考信号源与驱动晶体管的源极导通，以及控制发光器件与驱动晶体管的漏极导通，参考信号源输出的参考电压加载到驱动晶体管的源极，电容放电，驱动晶体管根据加载到源极的参考电压以及电容的放电对应的电压导通，驱动发光器件发光。驱动发光器件发光的电压仅与Vdata有关,与像素的阈值电压Vth和参考电压无关，不存在Vth和参考电压对发光器件电流的影响，不同像素输入相同数据信号时，得到的图像的亮度相同，提高了显示装置显示区域图像亮度的均匀性。
图1为本实用新型实施例提供的像素电路结构示意图；图2为本实用新型实施例提供的像素电路具体结构示意图； 图3为本实用新型实施例提供的具有复位功能的像素电路结构示意图；图4为本实用新型实施例提供的具有复位功能的另一种像素电路结构示意图；图5为本实用新型实施例提供的与图3所示的像素电路对应的像素电路工作时序图；图6为本实用新型实施例提供的另一种像素电路具体结构示意图；图7为本实用新型实施例提供的具有复位功能的像素电路结构示意图；图8为本实用新型实施例提供的具有复位功能的另一种像素电路结构示意图；图9为本实用新型实施例提供的与图7所示像素电路对应的像素电路工作时序图。
具体实施方式
本实用新型实施例提供的一种像素电路及显示装置，用以提高显示装置显示区域图像亮度的均匀性。本实用新型实施例提供的像素电路，适用于驱动显示装置中每一个像素实现图像显不O本实用新型实施例像素电路中的驱动晶体管可以是薄膜晶体管(Thin FilmTransistor, TFT)也可以是金属氧化物半导体场效应管(Metal Oxid Semiconductor,M0S)。所述驱动晶体管可以是η型晶体管也可以是p型晶体管。本实用新型实施例有机发光二级管OLED接收来自η型驱动晶体管或P型驱动晶体管供应的漏电流，实现发光显示。本实用新型实施例提供的像素电路可以保证在发光阶段驱动OLED发光的驱动电压为数据信号源提供的电压VDATA，与参考电压Vdd或Vss或驱动晶体管的阈值电压Vth无关。即使显示装置的背板在生产时存在驱动晶体管不均匀或稳定性下降或信号线上的负荷较重的问题，都不会影响显示区域电流的均匀性，从而提高了显示装置显示区域图像亮度的均匀性。下面通过附图具体说明本实用新型实施例提供的技术方案。参见图1，本实用新型实施例提供的像素电路包括充电子电路1、驱动子电路2，以及发光控制子电路3 ；驱动子电路2，包括参考信号源11、驱动晶体管Tl、电容Cl，以及发光器件，例如有机发光二极管OLED Dl ；其中，发光控制子电路3有四个端，所述发光控制子电路3的第一端与参考信号源11的输出端相连，第二端与驱动晶体管Tl的源极相连，第三端与发光器件Dl的一端相连，第四端与驱动晶体管Tl的漏极相连；电容Cl的一端与驱动晶体管Tl的栅极相连，另一端与参考信号源11的输出端相连；充电子电路I的第一端与驱动晶体管Tl的源极相连，第二端与驱动晶体管Tl的漏极相连，第三端与驱动晶体管Tl的栅极相连；在像素电路处于数据信号写入阶段，充电子电路I输出与数据信号对应的电压Vdata，将该电压Vdata加载到电容Cl与驱动晶体管栅极相连的一端，数据信号写入像素电路，电容Cl已经充电；在像素电路处于发光阶段，发光控制子电路3控制驱动晶体管Tl和OLEDDl所在的支路导通，该支路中的参考信号源11输出的参考电压v#it加载到驱动晶体管Tl的源极，电容Cl放电，驱动晶体管Tl根据加载到源极的参考电压V参考以及电容Cl放电对应的电压导通，驱动OLED Dl发光。所述驱动晶体管Tl可以是P型晶体管也可以是η型晶体管。下面首先以各开关晶体管和驱动晶体管Tl为P型晶体管为例说明本实用新型实施例提供的像素电路以及实现驱动发光的原理。针对P型驱动晶体管，Vdd为正值，Vdata为正值，Vth为负值。当驱动晶体管Tl为P型晶体管时，所述参考信号源为参考信号源，所述驱动晶体管Tl的漏极与OLED Dl的正极相连，OLED Dl的负极与低电平信号源相连。较佳地，OLED Dl的负极与接地(GND)信号源相连。参见图2，充电子电路I包括数据信号源12、门信号源13、开关晶体管Τ5，以及开关晶体管Τ6 ；开关晶体管Τ5的源极与数据信号源12的输出端相连，漏极与驱动晶体管Tl的源极相连，栅极与门信号源13的输出端相连；开关晶体管Τ6的源极与驱动晶体管Tl的栅极相连，漏极与驱动晶体管Tl的漏极相连，栅极与门信号源13的输出端相连；具体地，在像素电路处于数据信号写入阶段，参考信号源11输出的电压GND加载到电容Cl与参考信号源11相连的一端；门信号源13控制开关晶体管Τ5和开关晶体管Τ6导通，充电子电路I的数据信号源12输出与数据信号对应的电压Vdata，将Vdata加载到驱动晶体管Tl的源极，驱动晶体管Tl的栅极电压为VDATA+Vth，电容Cl与驱动晶体管Tl的栅极相连的一端的电压为Vmta+Vth。参见图2,驱动子电路2包括参考信号源11、驱动晶体管Tl、电容Cl,以及发光器件D1。驱动晶体管Tl的源极与发光控制子电路3相连，漏极与充电子电路I相连，栅极与电容Cl的B端相连，电容Cl的A端与参考信号源21相连，发光器件与光控制子电路3相连。充电子电路I用于为驱动子电路2的电容Cl充电，发光控制子电路3用于控制驱动子电路2导通，使得电容Cl放电，驱动发光器件Dl发光。参见图2，发光控制子电路3包括发光信号源14、开关晶体管T3和/或开关晶体管T2 ；开关晶体管T3的源极与驱动晶体管Tl的漏极相连，开关晶体管T3的漏极与OLEDDl的正极相连，开关晶体管T3的栅极与发光信号源14的输出端相连；开关晶体管T2的源极与参考信号源11的输出端相连，漏极与驱动晶体管Tl的源极相连，栅极与发光信号源14的输出端相连；当发光控制子电路3仅包括发光信号源14和开关晶体管T3时，发光信号源14控制开关晶体管T3的导通与关闭，保证在充电子电路I导通时，与开关晶体管T3相连的OLEDDl与充电子电路I处于断路状态，在像素电路处于数据信号写入阶段，OLED Dl不发光。当发光控制子电路3仅包括发光信号源14和开关晶体管T2时，发光信号源14控制开关晶体管T2的导通与关闭，保证在充电子电路I导通时，与开关晶体管T2相连的驱动晶体管Tl与充电子电路I处于断路状态，在像素电路处于数据信号写入阶段，驱动晶体管Tl关断。较佳地，发光控制子电路3包括发光信号源14、开关晶体管T3和开关晶体管T2 ；在像素电路处于数据信号写入阶段，发光信号源14控制开关晶体管T3和开关晶体管T2关断，与开关晶体管T3和开关晶体管T2相连的驱动子电路处于断路状态，在发光阶段，发光信号源14控制开关晶体管T3和开关晶体管T2导通，与开关晶体管T3和开关晶体管T2相连的支路导通，参考信号源11输出的电压Vdd加载到驱动晶体管Tl的源极和漏极，驱动晶体管Tl根据加载到源极的Vdd以及电容Cl与驱动晶体管Tl的栅极相连的一端的电压VDD+VDATA+Vth 导通，驱动 OLED Dl 发光。需要说明的是，像素电路也可以不包括发光控制子电路3的开关晶体管T3和/或开关晶体管T2，仅是当开关晶体管T3和/或开关晶体管T2不存在时用导线将其代替实现导通即可，均可以实现数据信号的写入和发光过程。因为开关晶体管T2的作用为在数据信号的写入阶段时，降低和避免信号源11对驱动晶体管Tl带来的干扰，例如不会因为Vdd信号线上由于负载原因所导致的VddIR Drop ;同样，开关晶体管T3的作用为在数据信号的写入阶段时，降低和避免OLED Dl电压降(Voled)对数据信号写入的影响。发光控制子电路3可以使得像素电路在数据信号的写入阶段对驱动子电路不造成任何影响，本实用新型图2所示的像素电路为较佳的实施例。参见图3，为了保证上一帧信号对下一帧信号的影响程度最小，本实用新型实施例提供的像素电路还包括复位电路4，用于在充电子电路I充电之前将电容Cl两端的电压复位至参考复位电压，例如复位至地电位GND (也就是将驱动晶体管Tl的栅极复位至地电位)。复位电路4，包括复位信号源15和复位晶体管T4 ；复位晶体管T4的源极与待复位到参考复位电压的电压源相连，漏极与驱动晶体管Tl的栅极相连，栅极与复位信号源15相连；复位信号源15控制复位晶体管T4导通，待复位到某一参考复位电压的电压源输出的电压加载到驱动晶体管Tl的栅极，驱动晶体管Tl的栅极电位复位到参考复位电压。待复位到参考复位电压的电压源为参考信号源11或一独立的恒定电压源；当待复位到参考复位电压的电压源为参考信号源11时，将驱动晶体管Tl的栅极电位复位到GND。如图3所示，为参考信号源11同时与复位晶体管T4的源极相连，在像素电路复位阶段，参考信号源11输出的电压GND加载到与驱动晶体管Tl的栅极相连的电容的一端，使得驱动晶体管Tl的栅极复位至GND。具体地，复位晶体管T4的源极与参考信号源11的输出端相连，漏极与驱动晶体管Tl的栅极相连，栅极与复位信号源15相连；在像素电路处于复位阶段，充电子电路I控制开关晶体管T5和开关晶体管T6关断，发光控制子电路3中的发光信号源14控制开关晶体管T3和开关晶体管T2关断，参考信号源11提供的电压GND加载到电容Cl与参考信号源11相连的一端；复位信号源15控制复位晶体管T4的导通，参考信号源11提供的电压GND加载到电容Cl与驱动晶体管Tl的栅极相连的一端，将驱动晶体管Tl的栅极电位复位到GND。参见图4，为本实用新型实施例中的待复位到参考复位电压的电压源为单独的恒定电压源17，输出的电压为Vref。复位晶体管T4的源极与恒定电压源17的输出端相连，漏极与驱动晶体管Tl的栅极相连，栅极与复位信号源15相连；在像素电路处于复位阶段，充电子电路I控制开关晶体管T5和开关晶体管T6关断，发光控制子电路3中的发光信号源14控制开关晶体管T3和开关晶体管T2关断；复位信号源15控制复位晶体管T4的导通，恒定电压源17提供的电压VMf加载到电容Cl与驱动晶体管Tl的栅极相连的一端，将驱动晶体管Tl的栅极电位复位到VMf。下面结合图3所示的像素电路和图5所示的像素电路的时序图，具体说明本实用新型实施例提供的像素电路各模块实现相应功能的原理。所述像素电路具有复位功能、数据信号写入功能和驱动发光功能，相应地，像素电路包括三个工作阶段，依次为复位阶段、写入阶段，以及发光阶段。第一阶段复位阶段。下面以将第一电容的第二端复位至GND为例说明。参见图3和图5，发光信号源14输出的电压Vemissiw由低电平变为高电平，控制与发光信号源14相连的开关晶体管T2和开关晶体管T3关断。门信号源13输出的电压VeATE处于高电平，控制与门信号源13相连的开关晶体管T5和开关晶体管T6关断。数据信号源12的输出电压Vdata电平状态为低电平，像素电路不输入数据信号，为驱动晶体管Tl的栅极复位做准备。复位信号源15输出的电压Vkeset由高电平变为低电平,控制复位晶体管T4导通。参考信号源11输出的电压由高电平(Vdd)变为低电平(GND)，使得B点电位被拉低到GND，驱动晶体管Tl的栅极节点B复位至GND。第二阶段写入阶段。参见图3和图5，复位信号源15输出的电压Vkeset由低电平变为高电平，复位晶体管T4关断。门信号源13输出的电压VeATE由高电平变为低电平,控制开关晶体管T5和开关晶体管T6导通。数据信号源12输出的电压Vdata为高电平,为电容Cl充电。参考信号源11和发光信号源14输出的电压电平状态不变，为第一阶段时的状态，即参考信号源11输出电压为低电平GND,发光信号源14输出的电压为高电平。由于开关晶体管T5导通，节点C的电压为高电平Vdata ;并且开关晶体管T6导通，将与开关晶体管T6电连接的驱动晶体管Tl的源极和漏极导通，使得驱动晶体管Tl的连接方式变成一个二极管的连接方式，根据二极管的物理特性，节点C的电压为Vdata，节点B的电压为VDATA+Vth(节点B的电压也即驱动晶体管Tl的栅极电压Vg)。可知，节点A和节点B之间的电压为VDATA+Vth。此时，电容Cl上存储的电量对应的电压为VDATA+Vth。第三阶段发光阶段。参见图3和图5,门信号源13输出的电压VeATE由低电平变为高电平，开关晶体管T5和开关晶体管T6关闭。驱动晶体管Tl的连接方式由二极管的连接方式恢复为三极管的连接方式。 数据信号源12输出的电压Vdata由高电平变为低电平。复位信号源15输出的电压Vkeset仍然保持高电平，使得复位晶体管T4关断。参考信号源11输出的电压由低电平GND变为高电平Vdd。发光信号源14输出的电压Vemissiw由高电平变为低电平,使得开关晶体管T2和开关晶体管T3导通。当开关晶体管T2导通后，节点C的电位变为VDD，节点A的电位变为VDD，根据电荷守恒原理，节点B的电位变为VDD+VDATA+Vth。这样，驱动晶体管Tl栅极的电位Vg=VDD+VDATA+Vth，源极电位Vs=Vdd。由于驱动晶体管Tl工作于饱和区，根据饱和区电流特性，可知驱动晶体管Tl的漏电流满足如下公式id= Y(Vgs-Vth)2Cl η其中id为驱动晶体管Tl的漏电流，Vgs为驱动晶体管Tl的栅极和源极之间的电压，K为结构参数，相同结构中此数值相对稳定。Vgs=Vg-Vs=VDD+VDATA+Vth_VDD=Vth+VDATA，其中 Vs 为驱动晶体管 Tl 的源极(也即节点 C)电位，Vg为驱动晶体管Tl的栅极(也即节点B)电位。id==辱(Vgs-Vth) 2= ^(Vdata)2(1-2)
2 2由公式(1-2)可知，流经驱动晶体管Tl的漏电极id仅与数据信号源提供的Vdata有关，与Vth和Vdd无关。该漏电流id驱动OLED Dl发光，流经OLED的电流不因背板制造工艺原因而造成的Vth不均匀所导致的电流不同，从而引起亮度变化。也不会因为Vdd信号线上由于负载原因所导致的Vdd IR Drop而引起的电流变化。同时还可以改善由于Vth衰退而导致的流经OLED的电流变化，从而引起亮度变化，使OLED稳定性变差。下面以各开关晶体管和驱动晶体管Tl为η型晶体管为例说明本实用新型实施例提供的像素电路的结构。和图2或图3所示的像素电路类似，不同之处在于，驱动子电路中的驱动晶体管Tl为η型晶体管，参考信号源为参考信号源，Vss电压信号低于GND信号，Vth为正值，驱动晶体管Tl的漏极与OLED Dl的负极相连。下面分别介绍本实用新型实施例提供的另一种像素电路以及各模块的功能。参见图5，发光控制子电路，包括[0100]发光信号源14、开关晶体管T3和/或开关晶体管T2 ；开关晶体管T3的源极与驱动晶体管Tl的漏极相连，漏极与OLED Dl的负极相连，栅极与发光信号源14的输出端相连；开关晶体管T2的源极与参考信号源的输出端相连，漏极与驱动晶体管Tl的源极相连，栅极与发光信号源14的输出端相连；当发光控制子电路仅包括发光信号源14和开关晶体管T3时，发光信号源14控制开关晶体管T3的导通与关闭，保证在充电子电路导通时，与开关晶体管T3相连的OLED Dl与充电子电路处于断路状态，在像素电路处于数据信号写入阶段，OLED Dl不发光。当发光控制子电路3仅包括发光信号源14和开关晶体管T2时，发光信号源14控制开关晶体管T2的导通与关闭，保证在充电子电路导通时，与开关晶体管T2相连的驱动晶体管Tl与充电子电路处于断路状态，在像素电路处于数据信号写入阶段，驱动晶体管Tl关断。较佳地，发光控制子电路3包括发光信号源14、开关晶体管T3和开关晶体管T2 ；在像素电路处于数据信号写入阶段，发光信号源14控制开关晶体管T3和开关晶体管T2关断，与开关晶体管T3和开关晶体管T2相连的驱动子电路处于断路状态，在像素电路处于数据信号写入阶段，参考信号源11输出的电压GND加载到电容Cl与参考信号源11相连的一端；门信号源13控制开关晶体管T5和开关晶体管T6导通，与开关晶体管T6的源极和漏极相连的驱动晶体管Tl的栅极和漏极导通，数据信号源12输出与数据信号对应的电压Vdata,将充电电压Vdata加载到驱动晶体管Tl的源极，驱动晶体管Tl的栅极电压为Vdata与驱动晶体管Tl的阈值电压Vth的和值VDATA+Vth，电容Cl与驱动晶体管Tl的栅极相连的一端的电压为 VdATA+V*。需要说明的是，像素电路也可以不包括发光控制子电路的开关晶体管T3和/或开关晶体管T2，仅是当开关晶体管T3和/或开关晶体管T2不存在时用导线将其代替实现导通即可，均可以实现数据信号的写入和发光过程。因为开关晶体管T2的作用为在数据信号的写入阶段时，降低和避免参考信号源11对驱动晶体管Tl带来的干扰，例如不会因为Vss信号线上由于负载原因所导致的Vss IR Drop;同样，开关晶体管T3的作用为在数据信号的写入阶段时，降低和避免OLED Dl电压降(Voled)对数据信号写入的影响。参见图6，充电子电路I包括数据信号源12、门信号源13、开关晶体管T5，以及开关晶体管T6 ；开关晶体管T5的源极与数据信号源12的输出端相连，漏极与驱动晶体管Tl的源极相连，栅极与门信号源13的输出端相连；开关晶体管T6的源极与驱动晶体管Tl的栅极相连，漏极与驱动晶体管Tl的漏极相连，栅极与门信号源13的输出端相连；在像素电路处于发光阶段，发光信号源14控制开关晶体管T3和开关晶体管T2导通，与开关晶体管T3和开关晶体管T2相连的支路导通，参考信号源11输出的参考电压Vss加载到驱动晶体管Tl的源极和漏极，驱动晶体管Tl根据加载到源极的Vss以及电容Cl与驱动晶体管Tl的栅极相连的一端的电压Vss+VDATA+Vth导通，驱动OLED Dl发光。参见图7，为了保证上一帧信号对下一帧信号的影响程度最小，本实用新型实施例提供的像素电路还包括复位电路，用于在充电子电路充电之前将电容Cl两端的电压复位至参考复位电压。下面以将第一电容的第二端复位至GND为例说明。复位电路，包括复位信号源15和复位晶体管T4 ；其中，复位晶体管T4的源极与参考信号源11的输出端相连，漏极与驱动晶体管Tl的栅极相连，栅极与复位信号源15相连；在像素电路处于复位阶段，充电子电路的门信号源13控制开关晶体管T5和开关晶体管T6断开，发光控制子电路中的发光信号源14控制开关晶体管T3和开关晶体管T2断开，参考信号源提供的电压GND加载到电容Cl与参考信号源相连的一端；复位信号源15控制复位晶体管T4的导通，参考信号源11提供的电压GND加载到电容Cl与驱动晶体管Tl的栅极相连的一端，将驱动晶体管Tl的栅极电位复位到GND。与P型驱动晶体管对应的像素电路中的复位子电路一致，所述复位晶体管T4的源极电压可以由一个独立的恒定电压源提供。对应的像素电路如图8所示，复位晶体管T4的源极与恒定电压源17的输出端相连。具体的实现原理和P型驱动晶体管对应的像素电路中的复位子电路实现原理相同，这个里不再赘述。下面结合像素电路的结构以及像素电路的工作时序图(如图9)依次介绍像素电路各工作阶段的工作原理。第一阶段复位阶段。参见图7和图9，发光信号源14输出的电压Vemissiw由高电平变为低电平，使得与发光信号源14相连的开关晶体管T2和开关晶体管T3关断。门信号源13输出的电压VeATE的电平状态为低电平，控制与门信号源13相连的开关晶体管T5和开关晶体管T6关断。数据信号源12输出的电压为低电平。复位信号源15输出的电压Vkeset由低电平变为高电平,控制复位晶体管T4导通。参考信号源11输出的电压由低电平Vss变为高电平GND，使得B点电位被拉高到GND，驱动晶体管Tl的栅极节点B复位。第二阶段写入阶段。参见图7和图9，复位信号源15输出的电压Vkeset由高电平变为低电平，复位晶体管T4关断。门信号源13输出的电压VeATE由低电平变为高电平,控制开关晶体管T5和开关晶体管T6导通。数据信号源12输出的电压Vdata为高电平。参考信号源11和发光信号源14输出的电压的电平状态不变。由于开关晶体管T5导通，Vdata加载到节点C ;并且开关晶体管T6导通，将与开关晶体管T6电连接的驱动晶体管Tl的源极和漏极导通，使得驱动晶体管Tl的连接方式变成一个二极管的连接方式，节点C的电压为Vdata，节点B的电压(也即驱动晶体管Tl的栅极电压Vg)为Vg=VDATA+Vth。可以得知，节点A和节点B之间电压为VDATA+Vth。此时，电容Cl存储的电量对应的电压为VDATA+Vth。当前数据信号对应的电压已经加载到电容Cl的节点B。第三阶段发光阶段。参见图7和图9，门信号源13输出的电压由高电平变为低电平，控制开关晶体管T5和开关晶体管T6关断。驱动晶体管Tl的连接方式恢复为三极管的连接方式。数据信号源12输出的电压Vdata由高电平变为低电平，数据信号停止写入。复位信号源15输出的电压Vkeset仍然保持低电平，控制复位晶体管T4关断。参考信号源11输出电压由高电平GND变为低电平Vss。发光信号源14输出的电压由低电平变为高电平，控制开关晶体管T2和开关晶体 管T3导通。当开关晶体管T2导通后，节点C的电位为Vss，节点A的电位为Vss，根据电荷守恒原理，节点B的电位为Vss+VDATA+Vth。这样，驱动晶体管Tl栅极的电位为Vss+VDATA+Vth，源极电位Vs的值为Vss。由于驱动晶体管Tl工作于饱和区，根据饱和区电流特性，可知驱动晶体管Tl的漏电流满足如下公式id- ~ (V gs-Vth)~￠1-1)其中id为驱动晶体管Tl的漏电流，Vgs为栅极和源极之间的电压，K为结构参数，相同结构中此数值相对稳定。Vgs=Vg-Vs=Vss+VDATA+Vth_Vss=Vth+VDATA，其中 Vs 为驱动晶体管 Tl 的源极(也即节点 C)的电位，Vg为驱动晶体管Tl的栅极(也即节点B)的电位。~ (Vgs-Vth) 2=~[ (Vth+Vd ATA) -Vth]2= — (V data)2(1-2)
2 5 2 2驱动晶体管Tl的漏电流id驱动OLED Dl发光。由公式(1-2)可知，流经驱动晶体管Tl的漏电极的电流id仅与数据信号源提供的电压信号有关，与Vth和Vss无关。该^电流会流经OLED Dl驱动OLED发光，流经OLED的电流不因背板制造工艺原因而造成的Vth不均匀所导致的电流不同，从而引起亮度变化。也不会因为Vss信号线上由于负载原因所导致的Vss IR Drop而引起的电流变化。同时还可以改善由于Vth衰退而导致的流经OLED的电流变化，从而引起亮度变化，使OLED稳定性变差。本实用新型实施例还提供一种显示装置，包括上述像素电路。综上所述，本实用新型实施例提供一种像素电路，不仅可以使得驱动OLEDDl的电压与参考电压(参考电压可以为Vdd或Vss)无关，与Vth也无关。避免了因背板制造工艺原因而造成的Vth不均匀所导致OLED的电流不同，以及避免了 Vdd或Vss信号线上由于负载原因所导致的IR Drop而引起的电流变化。同时还可以改善由于Vth衰退而导致的流经OLED的电流变化和亮度变化，使OLED稳定性变差的问题。需要说明的是，上述各种晶体管(包括开关晶体管和驱动晶体管)源极s和漏极g的制作工艺相同，名称上是可以互换的，其可根据电压的方向在名称上改变。而且，同一像素电路中各个晶体管的类型可以相同，也可以不同，只需根据其自身阈值电压特点调整相应的时序高低电平即可。当然，优选的方式为，需要的栅极开启信号源相同的晶体管，其类型相同。更为优选的，同一像素电路中，所有晶体管的类型相同(包括开关晶体管和驱动晶体管)，均为η型晶体管或P型晶体管。[0151]显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。
权利要求1.一种像素电路，其特征在于，包括充电子电路、驱动子电路，以及发光控制子电路； 所述驱动子电路包括参考信号源、驱动晶体管、电容，以及发光器件；其中，所述发光控制子电路的第一端与所述参考信号源的输出端相连，第二端与驱动晶体管的源极相连，第三端与所述发光器件的一端相连，第四端与驱动晶体管的漏极相连; 所述电容的一端与驱动晶体管的栅极相连，另一端与参考信号源的输出端相连；所述充电子电路的第一端与驱动晶体管的源极相连，第二端与驱动晶体管的漏极相连，第三端与驱动晶体管的栅极相连；所述充电子电路用于为驱动子电路的电容充电，所述发光控制子电路用于控制驱动子电路导通，使得电容放电，驱动发光器件发光。
2.根据权利要求1所述的像素电路，其特征在于，所述充电子电路包括数据信号源、 门信号源、第一开关晶体管，以及第二开关晶体管； 第一开关晶体管的源极与数据信号源的输出端相连，漏极与驱动晶体管的源极相连， 栅极与门信号源的输出端相连；第二开关晶体管的源极与驱动晶体管的栅极相连，漏极与驱动晶体管的漏极相连，栅极与门信号源的输出端相连；所述门信号源用于控制第一开关晶体管和第二开关晶体管导通，与第一开关晶体管和第二开关晶体管相连的驱动晶体管导通，所述充电子电路用于为与驱动晶体管的栅极相连的电容充电。
3.根据权利要求2所述的像素电路，其特征在于，所述发光控制子电路包括发光信号源、第三开关晶体管和/或第四开关晶体管；第三开关晶体管的源极与驱动晶体管的漏极相连，漏极与发光器件的正极相连，栅极与发光信号源的输出端相连；第四开关晶体管的源极与参考信号源的输出端相连，漏极与驱动晶体管的源极相连， 栅极与发光信号源的输出端相连；所述发光信号源用于控制第三开关晶体管和/或第四开关晶体管导通，与第三开关晶体管和/或第四开关晶体管相连的驱动子电路导通。
4.根据权利要求3所述的像素电路，其特征在于，所述像素电路还包括复位电路，该复位电路包括复位信号源和复位晶体管；复位晶体管的源极与待复位到参考复位电压的电压源相连，漏极与驱动晶体管的栅极相连，栅极与复位信号源相连；所述复位信号源控制复位晶体管导通，所述待复位到某一参考复位电压的电压源输出的电压加载到驱动晶体管的栅极，驱动晶体管的栅极电位复位到参考复位电压。
5.根据权利要求4所述的像素电路，其特征在于，所述待复位到参考复位电压的电压源为参考信号源或一恒定电压源；当待复位到参考复位电压的电压源为参考信号源时，将驱动晶体管的栅极电位复位到GND。
6.根据权利要求4所述的像素电路，其特征在于，当所述驱动晶体管为P型晶体管时， 所述发光器件的正极与发光控制子电路的第一端相连；当所述驱动晶体管为η型晶体管， 所述发光器件的负极与发光控制子电路的第一端相连。
7.—种显示装置，其特征在于，包括权利要求1-6任一项所述的像素电路。
专利摘要本实用新型实施例提供了一种像素电路及显示装置，用以提高显示装置显示区域图像亮度的均匀性。所述像素电路包括充电子电路、驱动子电路，以及发光控制子电路；所述驱动子电路包括参考信号源、驱动晶体管、电容，以及发光器件；其中，所述发光控制子电路的第一端与所述参考信号源的输出端相连，第二端与驱动晶体管的源极相连，第三端与所述发光器件的一端相连，第四端与驱动晶体管的漏极相连；所述电容的一端与驱动晶体管的栅极相连，另一端与参考信号源的输出端相连；所述充电子电路的第一端与驱动晶体管的源极相连，第二端与驱动晶体管的漏极相连，第三端与驱动晶体管的栅极相连。
文档编号G09G3/32GK202855264SQ201220557230
公开日2013年4月3日 申请日期2012年10月26日 优先权日2012年10月26日
发明者马占洁 申请人:京东方科技集团股份有限公司