有机发光显示器的驱动电路以及偏移电压调整单元的制作方法
【专利摘要】本发明公开了一种有机发光显示器的驱动电路以及偏移电压调整单元。偏移电压调整单元适用于驱动电路中具有差动输入级、偏压级以及输出级的运算放大器。偏移电压调整单元耦接于偏压级与接地端之间，且包括电阻串以及多个拴锁单元。电阻串具有第一端、第二端与耦接于第一端与第二端之间的多个电阻，且各该电阻之间串联形成多个接点。该些拴锁单元分别对应耦接于该些接点与接地端之间。该些拴锁单元根据一控制信号依序导通，以调整偏压级产生的偏压电流。该些拴锁单元于接收到一栓锁信号时，进入一拴锁状态，以校正运算放大器的输出偏移电压。
【专利说明】有机发光显示器的驱动电路以及偏移电压调整单元
【技术领域】
[0001] 本发明有关于一种运算放大器，且特别是一种用于校正运算放大器偏移电压的偏 移电压调整单元以及使用其的有机发光显示器的驱动电路。
【背景技术】
[0002] 运算放大器因具备高输入阻抗、低输出阻抗的特性且可通过电路设计实现各 类电路功能，例如比较器（comparator)、放大器（amplifier)、缓冲器（buffer)、滤波器 (filter)、模拟至数字转换器（analog to digital converter, ADC)、数字模拟转换器 (digital to analog converter，DAC)等，而被电路设计者应用于显示器，例如液晶显示器 (Liquid Crystal Display, LCD)或有机发光显不器（Organic Light Emitting Display, 0LED)的驱动电路设计，例如用于驱动电路中传输影像数据的源极驱动器电路。然而，由于 半导体工艺及集成电路技术的限制、工艺变异（例如，集成电路参数变异）以及工作环境 (例如工作电压、温度）等因素，运算放大器的输出电压会于运作时产生偏移电压（Offset Voltage)，亦称之为零点飘移，进而产生共模信号影响输出。
[0003] 具体地说，当运算放大器的正、反相输入信号皆为零电压电平时，运算放大器的输 出电压并不为零电压电平，且为一随时间变化的电压信号。因此，当运算放大器发生零点飘 移时，其输出会影响后端电路的运作。举例来说，当运算放大器作为缓冲器，且用于驱动有 机发光显示器的像素阵列的驱动电路时，若运算放大器的输出电压发生偏移现象，则会导 致驱动显示面板的灰阶电压发生偏压，进而影响显示品质。
[0004] 请参照图1A?图1D，图1A?图1D分别绘示现有运算放大器补偿电路的电路图， 以解决运算放大器的输出电压偏移问题。
[0005] 图1A绘示一种利用自动归零补偿技术（Auto-zero technology)的自动归零补 偿放大器电路。所述自动归零补偿运算放大器电路主要是利用电容C1储存以反馈方式检 测到的偏移电压，而后再对输入信号进行补偿，以消除偏移电压造成的影响。然而自动归 零补偿技术需要使用较大的电容，以防止开关电路切换所额外造成的误差。图1B绘示一 种斩波稳零放大器（chopper amplifier)电路，其是利用快速切换开关将一直流偏压转换 为一高频交流信号，而后再利用一低通滤波电路滤除此高频交流信号。斩波稳零放大器 虽可消除直流偏压，并降低斩波稳零放大器中互补式金属氧化物半导体（Complementary Metal-〇xide_Semiconductor，CMOS)电路运作时产生的闪烁杂讯（Flicker Noise)，但高速 切换开关会大幅增加电路的功耗。
[0006] 而图1C绘示一般常用模拟式偏压消除电路（Analog offset cancellation)架 构，其是通过额外设置多个大电容储存补偿电压以及模拟控制电路以消除运算放大器的偏 移电压。图1D则绘示另一种数字式偏压消除电路（digital offset cancellation),以数 字控制方式补偿偏移电压。然而不论是模拟式偏压消除电路或是数字式偏压消除电路接需 要较大电路面积设置额位补偿电路，故于实务上，当应用于大型电路，例如有机发光显示器 的驱动电路时，仍会占用相当大的芯片面积，同时亦会增加整体电路的功耗。
【发明内容】
[0007] 有鉴于此，本发明的目的在于提供一种偏移电压调整单元以及有机发光显示器的 驱动电路，此偏移电压调整单元可内建于驱动电路的运算放大器，且可主动根据运算放大 器的输出电压，调整配置运算放大器的偏压电路产生的偏压电流，以校正运算放大器因环 境温度、电源电压或工艺因素产生的输出偏移电压。
[0008] 本发明实施例提供一种有机发光显示器的驱动电路，此驱动电路适用于驱动一有 机发光显示器。所述驱动电路包括数字模拟转换单元、控制单元以及输出单元。控制单元耦 接于数字模拟转换单元。输出单元具有多个缓冲单元，且各该缓冲单元包括运算放大器以 及校正单元。运算放大器具有差动输入级、偏压级、输出级以及偏移电压调整单元。偏移电 压调整单元耦接于偏压级与接地端之间，且偏移电压调整单元包括一电阻串与多个耦接于 电阻串的拴锁单元。偏移电压调整单元用以调整该偏压级产生的一偏压电流。校正单元耦 接于该些拴锁单元与运算放大器的输出端之间。校正单元根据运算放大器的输出的一输出 电压控制该些拴锁单元以调整偏压级产生的偏压电流。所述控制单元在一驱动周期中插入 一校正期间，并控制单元在校正期间中致能校正单元以进行一校正程序。而在完成校正程 序后，校正单元会使该些拴锁单元进入一拴锁状态，以校正运算放大器的一输出偏移电压。
[0009] 在本发明其中一个实施例中，上述电阻串具有第一端与第二端，且第一端与第二 端分别接偏压级。第一端与第二端之间串联耦接多个电阻，且各该电阻之间串联形成多个 接点。该些拴锁单元分别对应耦接于该些接点与该接地端之间。
[0010] 在校正期间，校正单元依序使该些拴锁单元的其中之一导通，以调整该偏压电流， 以使所述输出偏移电压趋近于零电压电平，进而校正运算放大器的输出偏移电压。
[0011] 在本发明其中一个实施例中，当校正单元检测到运算放大器输出的该输出电压由 高电压电平转换为低电压电平或由低电压电平转换为高电压电平时，校正单元输出一栓锁 信号使该些拴锁单元进入拴锁状态，以使所选择的该些拴锁单元其中之一维持导通。
[0012] 本发明实施例提供一种偏移电压调整单元，此偏移电压调整单元适用于一运算放 大器。所述运算放大器具有差动输入级、偏压级以及输出级。偏移电压调整单元耦接于偏压 级与接地端之间。偏移电压调整单元包括电阻串以及多个拴锁单元。电阻串具有第一端与 第二端，且第一端与第二端分别耦接于偏压级。所述第一端与第二端之间串联耦接多个电 阻，且各该电阻之间串联形成多个接点。多个拴锁单元分别对应耦接于该些接点与接地端 之间。该些拴锁单元根据一控制信号依序导通，以调整偏压级产生的一偏压电流。该些拴 锁单元并于接收到一栓锁信号时，进入一拴锁状态以校正运算放大器的一输出偏移电压。
[0013] 在本发明其中一个实施例中。上述各该拴锁单元包括第一晶体管、第二晶体管以 及储存电容。第一晶体管的源极耦接用以接受控制信号，且第一晶体管的栅极用以接受栓 锁信号。第二晶体管的漏极耦接于该些电阻之间相对应的该接点。第二晶体管的源极耦接 于接地端。第二晶体管的栅极耦接于第一晶体管的漏极。所述储存电容是耦接于第二晶体 管的栅极与接地端之间。
[0014] 综上所述，本发明实施例提供一种偏移电压调整单元以及有机发光显示器的驱动 电路，此偏移电压调整单元可用于校正运算放大器因操作环境温度、供应电源电压或晶体 管工艺因素产生的输出偏移电压。偏移电压调整单元可主动根据运算放大器的输出电压， 逐步调整配置运算放大器的偏压电路产生的偏压电流，以精确地校正运算放大器运作产生 的输出偏移电压。同时，偏移电压调整单元另可于校正过程记录运算放大器的校正设定，稳 定运算放大器的运作。
[0015] 藉此，可避免输出偏移电压影响有机发光显示面板的运作，提高有机发光显示器 的显示品质。偏移电压调整单元可内建于运算放大器，故可不需额外设置补偿电路。从而， 可大幅度地节省驱动电路所需的芯片面积，并降低整体驱动电路的功耗。
[0016] 为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说 明与附图，但是此等说明与所附图式仅用来说明本发明，而非对本发明的权利要求范围作 任何的限制。
【专利附图】
【附图说明】
[0017] 图1A?图1D分别是现有运算放大器补偿电路的电路图。
[0018] 图2是本发明实施例提供的有机发光显示器的电路示意图。
[0019] 图3是本发明实施例提供的缓冲单元的电路图。
[0020] 图4是本发明实施例提供的有机发光显示器的驱动电路的运作波形图。
[0021] 图5是本发明实施例提供的运算放大器的细部电路图。
[0022] 图6是本发明实施例提供的栓锁单元的电路图。
[0023] 图7是本发明实施例提供的校正单元的电路图。
[0024] 其中，附图标记说明如下：
[0025] IN :输入信号
[0026] Cl、Cc、C+、C_ :电容
[0027] Vos :电压源
[0028] OUT :输出信号
[0029] 0UT+:正相输出信号
[0030] OUT-:反相输出信号
[0031] SAR:连续渐进寄存器
[0032] DA :数字模拟转换器
[0033] 1 :有机发光显不器
[0034] 10:驱动电路
[0035] 11:电阻串单元
[0036] 13 :数字模拟转换单元
[0037] 15 :控制单元
[0038] 17 :输出单元
[0039] 170 :缓冲单元
[0040] 171 :校正单元
[0041] 1711 :检测单元
[0042] 1713:栓锁控制电路
[0043] 173:缓冲电路
[0044] 0A :运算放大器
[0045] 1731 :差动输入级
[0046] 17311 :N型差动输入对
[0047] 17313 :P差动输入对
[0048] 1733 :偏压级
[0049] 17331 :左侧偏压电路
[0050] 17333:右侧偏压电路
[0051] 1735 :偏移电压调整单元
[0052] 17351:电阻串
[0053] A :第一端
[0054] B :第二端
[0055] 17353 :栓锁单元
[0056] 1737 :输出级
[0057] SW4:第四开关
[0058] SW5 :第五开关
[0059] SW1 :第一开关
[0060] SW2 :第二开关
[0061] SW3:第三开关
[0062] 20 :像素阵列
[0063] 21 :开关单元
[0064] 211 :红色像素开关
[0065] 213 :绿色像素开关
[0066] 215 :蓝色像素开关
[0067] R、G、B:像素
[0068] 23 :像素单元
[0069] CK_R、CK_G、CK_B、CK :时序信号
[0070] 0UT_1 ?0UT_M、0UT_X :灰阶电压
[0071] DATA_IN :影像数据信号
[0072] 0Z⑶：校正控制信号
[0073] CMP:输出电压
[0074] |{| j、LTH :栓锁信号
[0075] CNT :控制信号
[0076] POLL :轮询信号
[0077] CTRL_1 ?CTRL_Y :控制信号
[0078] RESET :重置信号
[0079] V_0FFSET :输出偏移电压
[0080] T1?T7:时间点
[0081] VDD:电源端
[0082] GND :接地端
[0083] la、lb:偏压电流
[0084] Va、Vb、Vc:接点
[0085] V+:正相输入端
[0086] V-:反相输入端
[0087] MN1 ?MN11 :NM0S 晶体管
[0088] MP1 ?MP9 :PM0S 晶体管
[0089] VBIAS1 ?VBIAS4 :偏置电压
[0090] Rl、R2、Rc:电阻
[0091] Ccl、Cc2:米勒电容
[0092] Cgs:储存电容
[0093] CS1、CS2:电流源
[0094] 0R:或门
[0095] SR:SR 触发器
[0096] S、R:输入端
[0097] Q :输出端
【具体实施方式】
[0098] 在下文中，将通过图式说明本发明的各种例示实施例来详细描述本发明。然而，本 发明概念可能以许多不同形式来体现，且不应解释为限于本文中所阐述的例示性实施例。 此外，在图式中相同参考数字可用以表示类似的元件。
[0099] 本发明主要在于提供一种偏移电压调整单元，其可主动根据运算放大器的输出电 压，自动即时调整运算放大器内部的偏压电流，以校正运算放大器因环境温度、工作电压变 化或工艺因素产生的输出偏移电压。据此，可提高运算放大器的运作效能，并同时降低现有 运算放大器偏移补偿电路的功耗。
[0100] 本发明是以运算放大器应用于有机发光显示器的驱动电路的运作方式来作说明， 但此偏移电压调整单元亦可适用于其他显示器（例如液晶显示器）的驱动电路或其他运算 放大器的应用电路，本实施例并不限制。此外，有机发光显示器以及运算放大器的电路架 构、运作方式以及运作原理并非本发明所着重的部分，且为所属【技术领域】技术人员所熟知， 故本发明仅简述与本发明相关技术的部份。
[0101] 请参照图2,图2绘示本发明实施例提供的有机发光显示器的电路图。有机发光显 示器1包括驱动电路10以及有机发光显示面板20。驱动电路10耦接于有机发光显示面板 20。驱动电路10用以在每一驱动周期时，根据一影像数据（image data)对应地驱动有机 发光显示面板20上的有机发光元件显示一影像画面。
[0102] 于本实施例中，驱动电路10包括电阻串单元11、数字模拟转换单元13、控制单元 15以及输出单元17。电阻串单元11耦接于数字模拟转换单元13。数字模拟转换单元13 耦接于输出单元17。电阻串单元11、数字模拟转换单元13以及输出单元17分别耦接于控 制单元15。输出单元17并耦接于有机发光显示面板20。
[0103] 有机发光显示面板20具有多个开关单元21以及一 MXN像素阵列，且像素阵列包 括多个矩阵式排列的像素单元23,其中M、N为正整数。该些开关单元21分别耦接于该些 像素单元23。
[0104] 每一像素单元23是由三个颜色子像素（sub-pixel)构成，亦即红色子像素R、绿色 子像素G以及蓝色子像素B所构成。每一行（row)是由同一颜色子像素来排列，而每一列 (column)是由红色子像素R、绿色子像素G及蓝色子像素B依序排列。红色子像素R、绿色 子像素G及蓝色子像素B分别是由有机发光二极管来实现。
[0105] 各该开关单元21包括红色像素开关211、绿色像素开关213以及蓝色像素开关 215。各该开关单元21中的红色像素开关211耦接于输出单元17与像素单元23的红色子 像素R之间。各该开关单元21中的绿色像素开关213耦接于输出单元17与像素单元23的 绿色子像素G之间。各该开关单元21中的蓝色像素开关215耦接于输出单元17与像素单 元23的蓝色子像素B之间。红色像素开关211、绿色像素开关213以及蓝色像素开关215 分别受控制于控制单元15。于本实施例中，红色像素开关211、绿色像素开关213以及蓝色 像素开关215分别是由NM0S金属氧化物半导体场效晶体管来实现。
[0106] 具体地说，每一 NM0S金属氧化物半导体场效晶体管的栅极耦接于控制单元15,以 接收时序信号CK_R、CK_G以及CK_B。每一 NM0S金属氧化物半导体场效晶体管的源极耦接 于输出单元17。每一 NM0S金属氧化物半导体场效晶体管的漏极耦接于像素单元23中相对 应的颜色子像素（即红色子像素R、绿色子像素G或蓝色子像素B)。据此，当该NM0S金属 氧化物半导体场效晶体管导通时，可将驱动单元10输出的灰阶电压〇UT_l?0UT_M对应地 传送至对应颜色子像素，以驱动各颜色子像素显示一灰阶。
[0107] 电阻串单元11与数字模拟转换单元13用以组成数字模拟转换器（digital to analog converter，DAC)。电阻串单元11可以电阻串或是R2R梯形电阻电路（R2R resistor ladder)来实现。数字模拟转换单元13可由一开关阵列组成的解码电路来实现。数字模拟 转换单元13用以依据接收的数字信号，并通过控制内建的开关阵列的运作，使电阻串单元 11提供相对应的输出电压。
[0108] 更详细地说，控制单元15可根据该影像数据对应产生驱动像素单元23的数字信 号。控制单元15并驱动数字模拟转换单元13控制内部的开关阵列对该数字信号进行解码， 以输出数据信号DATA_IN至输出单元17中的缓冲单元170对应驱动像素单元23中个颜色 子像素。电阻串单元11与数字模拟转换单元13的电路架构与运作方式为现有技艺，在此 不再赘述。
[0109] 输出单元17包括多个缓冲单元170,其中缓冲单元170的数量可以是依据有机发 光显示面板20上的开关单元21的数量设置。该些缓冲单元170分别用以将数字模拟转换 单元13产生多个的数据信号DATA_IN同步转换为灰阶电压0UT_1?0UT_M，并输出至有机 发光显示面板20,以对应控制像素单元23显示对应影像数据的灰阶，以产生一影像画面。
[0110] 各该缓冲单元170进一步包括校正单元171以及缓冲电路173。校正单元171耦 接于控制单元15以及缓冲电路173。缓冲电路173耦接于数字模拟转换单元13与对应的 开关单元21之间，且受控于控制单元15。缓冲电路173是由运算放大器（未绘示于图1) 与多个开关所组成。校正单元171用以依据缓冲电路173中运算放大器的输出电压，校正 运算放大器的输出偏移电压V_0FFSET。
[0111] 于本实施例中，有机发光显示器1的驱动电路1〇执行的每一驱动周期可依据有机 发光显示器1的驱动方式包括至少一驱动期间以及至少一校正期间。更具体地说，于驱动 电路10的运作时，控制单元15可于驱动周期中插入至少一校正期间。
[0112] 举例来说，若有机发光显示器1的驱动方式是在一驱动周期内依序分别驱动像素 单元23中红色子像素R、绿色子像素G及蓝色子像素B显示对应的灰阶，则驱动周期可依 序包括三个驱动期间。而控制单元15可例如是在三个驱动期间之前，或是三个驱动期间之 后，亦或是任两相邻驱动期间之间插入校正期间。
[0113] 又举例来说，若有机发光显示器1的驱动方式是于同一驱动期间内，依序驱动像 素单元23中红色子像素R、绿色子像素G及蓝色子像素B显示，则驱动周期可包括一驱动期 间以及至少一校正时间。控制单元15可在此驱动期间之前或是驱动期间之后插入校正期 间。控制单元15亦可依需求在驱动期间之前或驱动期间之后分别插入校正期间（例如于 消除残影的插黑时段进行校正），以即时校正缓冲电路173中运算放大器因操作环境因素 (例如供应电压切换或环境温度变化）而产生的输出偏移电压V_0FFSET。
[0114] 控制单元15可依据实际运作需求于任一驱动期间之前或之后，或是两相邻驱动 期间之间插入校正时间，以随时对缓冲电路173中运算放大器进行校正，进而确保运算放 大器于每一驱动周期的驱动期间，能准确输出灰阶电压驱动有机发光显示面板20的像素 单兀23,提商有机发光显不器1的显不品质。
[0115] 简单来说，控制单元15在校正期间内，会致能输出单元17中各该校正单元171与 对应的缓冲电路173各自同步进行校正程序。控制单元15会通过同时输出时序信号CK、计 数信号CNT至各该校正单元171以及输出校正控制信号0ZCD至各该缓冲电路173,以致能 校正单元171与缓冲电路173进行校正程序。各该校正单元171在进行校正程序时，持续 检测相应的缓冲电路173中运算放大器（未绘示于图1)的输出电压变化，以根据检测结果 对应校正缓冲电路173的运算放大器产生的输出偏移电压V_0FFSET。
[0116] 在驱动期间内，控制单元15会分别输出时序信号CK_R、CK_G以及CK_B依序切换 机发光显示面板20上的该些红色像素开关211、该些绿色像素开关213以及该些蓝色像素 开关215的运作，并依据影像数据驱动数字模拟转换单元13分别对应输出数据信号DATA_ IN至各该缓冲电路173。随后，各该缓冲电路173分别依据接收的数据信号DATA_IN，对应 输出灰阶电压〇UT_l?0UT_M至有机发光显示面板20,以驱动有机发光显示面板20上各像 素单元23中对应的各颜色子像素显示对应影像数据的灰阶。
[0117] 据此，本发明可通过自动检测校正运算放大器输出的输出偏移电压V_0FFSET，有 效地消除运算放大器的输出偏移电压V_0FFSET于驱动期间对灰阶电压0UT_1?0UT_M的 影响，并使灰阶电压的偏压控制在+/_〇. 25LSB。所述+/-0. 25LSB即为灰阶电压的电压操作 范围除以表示灰阶电压的总灰阶数（如2~k，其中k为正整数）。
[0118] 举例来说，若灰阶电压的电压操作范围为0伏特（V)至5伏特，且灰阶电压是以12 位元来代表，则本发明的校正技术会使影像灰阶电压的偏压控制在0. 25* (5伏特/2~ 12)或 是+/-0. 25微伏特（mV)。
[0119] 本发明的提供的校正技术可以低功耗方式即时校正运算放大器输出的输出偏移 电压V_0FFSET，进而增加驱动电路10的运作效益，并提升有机发光显示面板20的显示品 质。
[0120] 值得注意的是，由于输出单元17中，各缓冲电路173的运算放大器的输出偏移电 &V_0FFSET会因工作因素（例如工作电压、环境温度等）而有所不同，故每一缓冲电路173 中运算放大器的校正时间可能相同，或是不相同。因此，控制单元15所插入的校正期间可 以是以单一运算放大器所需最大校正时间，例如最大输出偏移电压V_OFFSET所需的校正 时间来设定。据此，以确保各缓冲电路173的运算放大器均可在校正期间完成输出偏移电 压V_OFFSET的校正程序。
[0121] 于实务上，驱动电路10可通过一驱动芯片来实现。控制单元15可以是由微控制 器（microcontroller)或嵌入式控制器（embedded controller)等处理芯片通过固件设计 来实现，并可整合于驱动芯片内，但本实施例并不以此为限。所述驱动周期中的驱动期间与 校正期间可预先以固件方式写入内建于控制单元15的存储器。
[0122] 以下针对一缓冲单元170的细部电路与运作方式做进一步说明。请参照图3并同 时参照图2,图3绘示本发明实施例提供的缓冲单元的电路图。
[0123] 如前述，每一缓冲单元170包括校正单元171以及缓冲电路173。校正单元171进 一步包括检测单元1711以及栓锁控制电路1713。缓冲电路173进一步包括运算放大器0A 以及第一开关SW1、第二开关SW2以及第三开关SW3。运算放大器0A另包括一正相输入端 (non-inverting terminal)、一反相输入端（inverting terminal)、一输出端、多个控制端 以及一栓锁端。
[0124] 更具体地说，检测单元1711耦接于栓锁控制电路1713以及运算放大器0A的输出 端，以检测运算放大器0A的输出电压CMP。栓锁控制电路1713耦接于控制单元15以及运 算放大器0A的栓锁端。栓锁控制电路1713并用以根据计数信号CNT与检测单元1711的 检测结果，对应输出栓锁信号?TTif至运算放大器0A的栓锁端，以校正运算放大器0A的 输出偏移电压V_0FFSET。
[0125] 运算放大器0A的正相输入端耦接于数字模拟转换单元13的输出，以接收一数据 信号DATA_IN。第一开关SW1的第一端稱接于运算放大器0A的正相输入端，而第一开关SW1 的第二端耦接于运算放大器0A的反相输入端。换言之，运算放大器0A的反相输入端经第 一开关SW1耦接于运算放大器0A的正相输入端。
[0126] 运算放大器0A的该些控制端耦接于校正单元171，以分别接受校正单元171输出 的多组控制信号CTRL_1?CTRL_Y，其中Y为正整数。详细地说，运算放大器0A的该些控制 端分别通过多条传输线（bus)连接校正单元171，以接受该些控制信号CTRL_1?CTRL_Y。
[0127] 第二开关SW2是耦接于运算放大器0A的反相输入端与运算放大器0A的输出端之 间。第二开关SW2的第一端耦接于运算放大器0A的反相输入端，而第二开关SW2的第二端 耦接于运算放大器0A的输出端。第三开关SW3耦接于运算放大器0A的输出端与有机发光 显示面板20的开关单元21之间。更详细地说，第三开关SW3的第一端耦接于运算放大器 0A的输出端，而第三开关SW3的第二端分别耦接于红色像素开关211、绿色像素开关213以 及蓝色像素开关215。
[0128] 于本实施例中，第一开关SW1与第二开关SW2以及第三开关SW3会同步切换。具 体地说，于驱动期间内，控制单兀15会输出一校正控制信号0Z⑶同时导通第二开关SW2与 第三开关SW3,并截止第一开关SW1，以使运算放大器0A、第一开关SW1、第二开关SW2以及 第三开关SW3形成缓冲电路。运算放大器0A在驱动期间内，会根据正相输入端接收到的数 据信号DATA_IN对应输出灰阶电压0UT_X(亦即灰阶电压0UT_1?0UT_M之一）至有机发 光显示面板20上相对应的像素单元23中对应的颜色子像素，以驱动有机发光显示面板20 上相对的像素单元23显示对应影像数据的灰阶，以产生一影像画面。
[0129] 而在校正期间内，控制单元15输出校正控制信号0Z⑶导通第一开关SW1，并同时 截止第二开关SW2与第三开关SW3,以使运算放大器0A与第一开关SW1形成比较电路，以 供校正单元171的检测电路1711检测运算放大器0A的输出电压CMP。而校正单元171的 栓锁控制电路1713则会根据运算放大器0A的输出电压CMP，调整运算放大器0A的偏移电 流，据以校正运算放大器0A的输出偏移电压V_0FFSET。
[0130] 此时，由于第三开关SW3截止运作，切断缓冲电路170与有机发光显示面板20的 连结，故此时运算放大器0A的输出不会影响有机发光显示面板20的运作。
[0131] 更具体地说，控制单元15会于进入校正期间时，输出重置信号RESET (例如高电压 电平的重置信号RESET)，以重置栓锁控制电路1713。同时，控制单元15会输出校正控制信 号0Z⑶使运算放大器0A与第一开关SW1形成比较电路。随后，控制单兀15输出时序信号 CK致能栓锁控制电路1713进行校正程序。
[0132] 于校正程序中，校正单元171会根据计数信号CNT逐步调整运算放大器0A内部偏 压电路产生的偏压电流，使运算放大器0A的输出偏移电压V_0FFSET趋近为零电压电平。而 栓锁控制电路1713会根据检测电路1711检测运算放大器0A的输出电压CMP的检测结果， 判断是否停止校正程序，亦即判断输出偏移电压V_0FFSET是否已被校正约至零电压电平。
[0133] 当检测电路1711检测到运算放大器0A的输出电压CMP产生一逻辑电平变化，例 如由高电压电平转换为低电压电平或由低电压电平转换为高电压电平时，栓锁控制电路 1713输出栓锁信号至运算放大器0A的栓锁端，停止校正程序并使运算放大器0A内 部偏压电路维持目前的偏压电流，据以校正输出偏移电压V_0FFSET。
[0134] 换言之，当检测电路1711检测到运算放大器0A的输出电压CMP发生逻辑电平变 化的瞬间时，即表示运算放大器0A的输出偏移电&V_0FFSET发生跨零点（zero-crossing) 的情况，据此判定输出偏移电压V_0FFSET以校正约至零电压电平。
[0135] 值得一提的是，本实施例通过设置第一开关SW1、第二开关SW2以及第三开关SW3 可将运算放大器0A自动切换成比较电路或缓冲电路，故不须如现有技艺（如图1C)需配置 额外比较电路，从而可以省去不必要的电路，减少电路面积。同时，亦可以防止额外设置的 比较电路所产生的偏电压的误差，提高校正的精准度。
[0136] 接着，以下针对有机发光显示器1的驱动电路10的整体运作作详细说明。请参考 图4并同时参考图2与图3,图4绘示本发明实施例提供的有机发光显示器的驱动电路的运 作波形图。
[0137] 在时间点T1至时间点T4之间（即驱动期间），控制单元15输出低电压电平的校 正控制信号0ZCD，使输出单元17中各该些缓冲电路173各自依据数字模拟转换单元13输 出的数据信号DATA_IN对应产生灰阶电压0UT_X(即灰阶电压0UT_1?0UT_M之一）。同 时，控制单元15依序输出时序信号CK_R、CK_G以及CK_B致能有机发光显示面板20上开关 单元23中红色像素开关211、绿色像素开关213以及蓝色像素开关215,以将灰阶电压0UT_ X(即灰阶电压0UT_1?0UT_M之一）对应传送至有机发光显示面板20上像素单元23。
[0138] 详细地说，于时间点T1至时间点T2之间，控制单元15会传送时序信号CK_R致能 该些红色像素开关211，以使输出单元17中该些缓冲电路173中运算放大器0A输出的灰 阶电压0UT_X(即灰阶电压0UT_1?0UT_M之一）经该些红色像素开关211对应驱动有机 发光显示面板20上的各该红色子像素R。在时间点T2至时间点T3之间，控制单元15传 送时序信号CK_G致能该些绿色像素开关213,以使输出单元17中该些缓冲电路173中运 算放大器0A输出的灰阶电压OUT_X经该些绿色像素开关213对应驱动有机发光显示面板 20上的各该绿色子像素R。在时间点T3至时间点T4之间，控制单元15输出时序信号CK_ B致能该些蓝色像素开关215,以使输出单元17中该些缓冲电路173中运算放大器OA输出 的灰阶电压〇UT_X经该些蓝色像素开关215对应驱动有机发光显示面板20上的各该蓝色 子像素B。
[0139] 值得注意的是，在驱动期间内，校正单元171中的检测单元1711会检测到经运算 放大器0A输出延迟后的灰阶电压。
[0140] 在时间点T4至时间点17之间（即校正期间），控制单元15会先输出高电压电平 的校正控制信号0ZCD，使输出单元17中该些缓冲电路173转换为比较电路，并比较运算放 大器0A的正、反相输入端的电压，以对应产生输出电压CMP。由于第一开关SW1导通，使得 运算放大器0A的正、反相输入端的输入电压相同，故可通过检测运算放大器0A的输出电 压，检测运算放大器0A的输出偏移电压V_0FFSET。
[0141] 同时，因运算放大器0A与有机发光显示面板20的开关单元21之间的连接已切 断，故开关单元21所接收到的灰阶电压0UT_X为进入校正期间之前的电压。然于其他实施 方式中，开关单元21所接收到的灰阶电压0UT_X亦可以预先利用电路所设定的电压（例如 拉高至电源电压或拉低接地等），本实施例并不限制。而后，控制单元15输出时序信号CK 驱动校正单元171中的栓锁控制电路1713进行校正程序。
[0142] 在时间点T4至时间点T6之间，控制单元15会输出计数信号CNT以使校正单元 171对应输出栓锁信号LTH (如高电压电平的信号）以及控制信号CTRL_1?CTRL_Y逐 步调整运算放大器0A内部偏压电路产生的偏压电流。当检测电路1711检测到运算放大器 0A的输出电压CMP发生逻辑电平变化（如由低电压电平转换为高电压电平），表示运算放 大器0A的输出偏移电压V_0FFSET跨越零点（如时间点T5)时，栓锁控制电路1713随即于 时间点T6输出栓锁信号LTH (如低电压电平的信号）至运算放大器〇A的栓锁端，停止 校正程序，使运算放大器0A内部偏压电路维持目前的偏压电流，据以校正输出偏移电压V_ OFFSET。
[0143] 随后，于时间点T7,控制单元15再次进行驱动期间，并依据影像数据驱动有机发 光显示面板20上像素单元23对应显示。驱动电路10在此次驱动期间内的运作方式与时 间点T1至时间点T4相同，故不再赘述。
[0144] 值得一提的是，如前述每一缓冲电路173中的运算放大器0A的输出偏移电压乂_ OFFSET并不相同，因此各运算放大器0A实际所需校正时间（即时间点T4至时间点T6)可 能相同亦可能不同。故校正期间的时间可以是以一运算放大器0A所需的最大校正期间或 是各运算放大器0A平均所需的校正时间来设置，并预先设定于内建在控制单元15的存储 器，但本实施例并不限制。要说明的是，图4仅用以描述一有机发光显示器的驱动电路的运 作方式以及运算放大器的校正方式，并非用以限定本发明。
[0145] 为了更具体地说明本发明中运算放大器0A的校正技术，以下针对运算放大器0A 的细部电路架构与校正方式作进一步的说明。请参考图5,图5绘示本发明实施例提供的运 算放大器的细部电路图。
[0146] 于本实施例中，运算放大器0A为一折叠差动放大器（differential folded cascade CMOS operational amplifier)。进一步地说，运算放大器0A具有差动输入级 (differential stage) 1731、偏压级（bias stage) 1733、偏移调整单元 1735 以及输出级 (output stage) 1737。差动输入级1731耦接于偏压级1733。偏压级1733耦接于电源端 VDD与偏移调整单元1735之间。偏移调整单元1735耦接于偏压级1733与接地端GND之 间。输出级1737耦接于偏压级1733。
[0147] 偏压级1733为一对称式折叠偏压级，且偏压级1733的电路与偏移调整单元1735 形成运算放大器0A的偏压电路。偏压级1733用以产生一偏压电流，以调整运算放大器0A 的输出偏移电压V_0FFSET。
[0148] 运算放大器0A的电路架构与运作为现有技艺，故不需详细说明，然而为完整的说 明本发明的校正技术，以下提供运算放大器0A的各级电路的简述。
[0149] 差动输入级1731包括N型差动输入对17311以及P差动输入对17313。N型差动 输入对（retype differential pair) 17311 稱接于 P 差动输入对（p-type differential pair) 17313。运算放大器0A的共模电压（common-mode voltage)介于0伏特至电源端 VDD的输入电压之间。N型差动输入对17311是由NM0S晶体管丽1、丽2所组成共源极组态 (common source configuration)的匹配晶体对（transistor pair) qNMOS 晶体管MN1、MN2 的源极共同经一电流源CS1连接电源端VDD。P差动输入对17313是由PMOS晶体管MP1、 MP2所组成共源极组态的匹配晶体对。PM0S晶体管MP1、MP2的源极共同经一电流源CS2连 接接地端GND。电流源CS1用以提供一恒定偏压电流至NM0S晶体管丽1、丽2,而电流源CS1 用以提供一恒定偏压电流至PM0S晶体管MP1、MP2。
[0150] N型差动输入对17311中的NM0S晶体管丽2与P差动输入对17313中的PM0S晶 体管MP1共同连接至运算放大器0A的正向输入端V+。N型差动输入对17311中的NM0S晶 体管丽1与P差动输入对17313中的PM0S晶体管MP2共同连接至运算放大器0A的反相输 入端V-。NM0S晶体管丽1、丽2的漏极分别耦接至偏压级1733的NM0S晶体管丽5、MN6的 漏极。PM0S晶体管MP1、MP2的漏极分别耦接至偏压级1733的PM0S晶体管MP3、MN4的漏 极。
[0151] 偏压级1733为对称式偏压电路，且偏压级1733可分为左侧偏压电路17331以 及右侧偏压电路17333。此外，偏压级1733包括由PM0S晶体管MP3?MP6形成的电流镜 (current mirror)、由PM0S晶体管MP7与NM0S晶体管MN3形成的浮接电流源、由PM0S晶 体管MP8以及NM0S晶体管MN4形成的偏压控制电路、由相互匹配匪0S晶体管丽5?MN8 形成的主动负载（active load)、偏置电阻R1以及偏置电阻R2。而浮接电流源则用以驱动 电流镜，以产生偏压电流。NM0S晶体管MN5、MN6以及NM0S晶体管MN7、MN8的栅极另可根 据外部偏置电压VBIASUVBIAS2,调整NM0S晶体管丽5?MN8运作于三极管区的等效电阻 值。NM0S晶体管丽7、MN8的栅极以及PM0S晶体管MP7、MP8的栅极分别是由外部偏置电压 VBIAS3、VBIAS4 来控制。
[0152] 偏置电阻R1耦接于NM0S晶体管丽7与偏移电压调整单元1735之间。偏置电阻 R2耦接于NM0S晶体管MN8与偏移电压调整单元1735之间。偏置电阻R1用以调整配置左 侧偏压电路17331产生的偏压电流Ia，而偏置电阻R2用以调整配置右侧偏压电路17333产 生的偏压电流Ib，以控制由节点Va、Vb输出至输出级1737的驱动电压。
[0153] 输出级1737为一轨对轨（rail to rail)输出级。输出级1737包括PM0S晶体管 MP9以及NM0S晶体管MN9。PM0S晶体管MP9的栅极耦接于节点Va，而NM0S晶体管MN9的 栅极耦接于节点Vb。PM0S晶体管MP9的漏极耦接于电源端VDD，而NM0S晶体管MN9的栅极 耦接于接地端GND。PM0S晶体管MP9与NM0S晶体管MN9的源极并共同连接至运算放大器 0A的输出端。PM0S晶体管MP9与NM0S晶体管MN9分别根据偏压级1733于节点Va、Vb输 出的驱动电压，对应地于PM0S晶体管MP9与NM0S晶体管MN9的源极产生输出电压（即输 出电压CMP或灰阶电压0UT_X)。
[0154] 输出级1737另包括频率补偿电路，且频率补偿电路是由开关SW4、SW5、米勒电容 (miller capacitor)Ccl、Cc2所组成。频率补偿电路是以米勒效应补偿方式补偿运算放大 器0A电路的频率响应。详细地说，频率补偿电路是通过设置米勒电容Cel、Cc2,来调整运 算放大器0A电路的极零点（zero)的位置，调整运算放大器0A的操作频宽，以避免运算放 大器0A于高频下运作不稳定。同时，米勒电容Cel、Cc2亦可避免过大电流损坏PM0S晶体 管MP9与NM0S晶体管MN9。
[0155] 于驱动期间内，控制单元15会导通开关SW4、SW5以进行频率补偿。而于校正期间 内，运算放大器0A并不需要频率补偿，故控制单元15会截止开关SW4、SW5的运作。
[0156] 接着，偏移电压调整单元1735用以在校正期间通过调整左侧偏压电路17331与接 地端GND之间的等效电阻值（亦即左侧偏置电阻值）以及右侧偏压电路17333与接地端 GND之间的等效电阻值（亦即右侧偏置电阻值），逐步调整偏压电流la、Ib，以校正运算放 大器0A的输出偏移电压V_0FFSET。
[0157] 更详细地说，偏移电压调整单元1735包括一电阻串17351与多个拴锁单元17353， 且该些拴锁单元17353耦接于电阻串17351。电阻串17351具有第一端A与第二端B。电 阻串17351的第一端A与第二端B分别耦接于偏压级1733。电阻串17351的第一端A耦接 于偏置电阻R1，而电阻串17351的第二端B耦接于偏置电阻R2。
[0158] 电阻串17351的第一端A与电阻串17351的第二端B之间串联耦接多个电阻 Rc (例如z个电阻，且z为正整数）。各该电阻Rc之间彼此串联形成多个接点Vc。而该些 拴锁单元17353分别对应耦接于该些接点Vc与接地端GND之间。也就是，每一拴锁单元 17353耦接于两相邻之电阻Rc之间的接点Vc与接地端GND之间。
[0159] 校正单元171可通过依序导通偏移电压调整单元1735的该些拴锁单元17353之 一（例如第i个拴锁单元），亦即导通对应连接拴锁单元17353的接点Vc与接地端GND，调 整左侧偏置电阻值（即左侧偏压电路17331与接地端GND之间等效电阻值）与右侧偏置电 阻值（即右侧偏压电路17333与接地端GND之间的等效电阻值），以调整偏压电流la、lb。 具体地说，校正单元171可通过调整偏压电流la、lb调整PM0S晶体管MP9与NM0S晶体管 MN9的栅极的驱动电压，以校正运算放大器0A的输出偏移电压V_0FFSET。
[0160] 请再参考图5以及图3与图4。于校正期间内，当控制单元15致能校正单元171 进行校正程序时，控制单元15会输出计数信号CNT使校正单元171对应输出控制信号 CTRL_1?CTRL_Y依序导通该些拴锁单元之一（例如由最靠近左侧偏压电路17331的拴锁 单元17353或是最靠近右侧偏压电路17333的拴锁单元17353开始），以对应逐步调整（增 加或减少）左侧偏置电阻值与右侧偏置电阻值。更进一步地说，当左侧偏置电阻值增加时， 右侧偏置电阻值会相对减少；当左侧偏置电阻值减少时，右侧偏置电阻值会相对地随之增 加。
[0161] 因此，校正单元171可通过偏移电压调整单元1735逐步调整（增加或减少）左侧 偏置电阻值与右侧偏置电阻值，逐步调整偏压电流la、Ib，使运算放大器0A的输出偏移电 压V_0FFSET趋近于零电压电平。
[0162] 当校正单元171的检测单元1711检测到运算放大器0A输出的输出电压CMP(即 PM0S晶体管即9与NM0S晶体管MN9的源极电压）由高电压电平转换为低电压电平或由低电 压电平转换为高电压电平时，校正单元171的栓锁控制电路1713会输出栓锁信号 (例如低电压电平的信号），停止校正程序并使该些拴锁单元17353进入拴锁状态（latch state)，以校正运算放大器0A的输出偏移电压V_0FFSET。其中，在拴锁状态下，仅该些拴锁 单元中17353的其中之一维持导通，而其他拴锁单元17353截止运作。
[0163] 也就是说，校正单元171在校正程序中会根据检测单元1711的检测结果，依序使 该些拴锁单元17353的其中之一导通直到运算放大器0A的输出电压CMP产生逻辑电平变 化。在完成校正程序后，校正单元171的栓锁控制电路1713会输出栓锁信号；LTH，使该 些拴锁单元17353进入拴锁状态，以使所选择的该些拴锁单元17353其中之一维持导通，以 校正运算放大器0A的输出偏移电压V_0FFSET。
[0164] 举例来说，在进行校正程序中，当校正单元171根据计数信号CNT导通由偏置电阻 R1算起第四个拴锁单元17353,检测单元1711检测到运算放大器0A输出的输出电压CMP 发生逻辑电平变化时，栓锁控制电路1713即会输出栓锁信号Yflf，停止校正程序并使该 些拴锁单元17353进入拴锁状态，亦即仅第四个拴锁单元17353导通而其他拴锁单元17353 处于截止状态的状态，直至下一次校正期间。
[0165] 此时，左侧偏置电阻值即为偏置电阻R1+4*电阻Rc，而右侧偏置电阻值即为偏置 电阻R2+(z-4)*电阻Rc。
[0166] 值得一提的是，偏置电阻Rl、R2可依据运算放大器0A的运作方式（例如偏压级 1733的运作需求）来设置。电阻Rc的电阻值可依据输出偏移电&V_0FFSET的每一阶的校 正需求来设置，而电阻Rc的数量则可以是依据输出偏移电压V_0FFSET每一次校正的幅度 来设置，本实施例并不限制。
[0167] 于本实施例中，计数信号CNT可为二位元信号（binary signal)且此二位元信号 的位元数是依据拴锁单元17353的数量来设定，如ri〇g2(=-1)1,其中z表示电阻串17531中 电阻的数量。
[0168] 校正单元171另可包括多工单元（未绘示），且多工单元可根据计数信号CNT对应 产生多组控制信号CTRL_1?CTRL_Y，以分别控制该些拴锁单元17353的导通与截止运作。 上述运算放大器0A的控制端与控制信号CTRL_1?CTRL_Y的数量可依据拴锁单元17353 的数量来设定。所述多工单元可由一对多多工器（multiplexer)来实现。
[0169] 于此架构下，控制单元15可于校正期间，输出计数信号CNT驱动各缓冲单元17的 校正单元171的多工单元同步依序导通对应多个拴锁单元17353的其中之一，以逐步调整 各运算放大器0A的内部偏压电流，据以校正运算放大器0A的输出偏移电压V_0FFSET。校 正单元171并可于计数信号CNT完成导通运算放大器0A的每一拴锁单元17353 (即当计数 信号CNT达到最大值）或是当运算放大器0A的输出电压发生逻辑电平变化时，输出栓锁信 号LTH使i亥些拴锁单元17353进A拴锁状:态，停:止校iE程序。
[0170] 附带一提的是，在另一实施方式中，控制单元15可仅输出一时序信号，致能校正 单元171自行驱动多工单元产生控制信号CTRL_1?CTRL_Y依序导通偏移电压调整单元 1735中的该些拴锁单元17353的其中之一。于又一实施方式中，多工单元亦可以是内建于 运算放大器0A，并根据控制单元15输出计数信号CNT对应输出该些控制信号CTRL_1? CTRL_Y依序导通偏移电压调整单元1735中的该些拴锁单元17353的其中之一。
[0171] 简言之，计数信号CNT与控制信号CTRL_1?CTRL_Y的产生方式可依据实际电路 设计或运作需求来设置，只要可使偏移电压调整单元1735中的该些拴锁单元17353依序导 通，达到逐步调整运算放大器0A内部偏压电路产生的偏压电流la、Ib，校正运算放大器0A 的输出偏移电压V_0FFSET即可。
[0172] 要说明的是，图5仅用以描述运算放大器电路架构，而运算放大器电路架构可依 据实际电路需求（例如差动输入级1731的偏压补偿方式、偏压电路的设计或输出级的类别 等）而有所不同。换言之，图5仅用以描述偏移电压调整单元1735应用于运算放大器电路 的方式，并非用以限定本发明。
[0173] 接着，本发明另提供拴锁单元17353的一种实施方式。请参考图6并同时参考图3 以及图5,图6绘示本发明实施例提供的栓锁单元的电路图。各该栓锁单元17353包括NM0S 晶体管丽10、NM0S晶体管丽11以及储存电容Cgs。
[0174] NM0S晶体管丽10的源极耦接于校正单元171，以接受控制信号CTRL_i (即控制信 号CTRL_1?CTRL_Y之一）。NM0S晶体管丽10的栅极受控于校正单元171，以接收所述栓 锁信号LTH" NM0S晶体管MN10的漏极耦接于NM0S晶体管MN11的栅极。NM0S晶体管 丽11的漏极对应耦接于相邻电阻Rc之间的接点Vc。NM0S晶体管丽11的源极耦接于接地 端GND。储存电容Cgs的第一端耦接于NM0S晶体管丽10的漏极与NM0S晶体管丽10的栅 极之间的接点。储存电容Cgs的第二端耦接于接地端GND。储存电容Cgs耦接于NM0S晶体 管丽11的栅极以及NM0S晶体管丽11的源极之间。
[0175] 简单来说，当控制单元15致能校正单元171进行校正程序时，校正单元171的栓 锁控制电路1713会输出高电压电平的栓锁信号? LTH至NM〇S晶体管丽1〇的栅极。校 正单元171的多工单元（未绘示）随后根据计数信号CNT输出控制信号CTRL_1?CTRL_Y 至该些拴锁单元17353的NM0S晶体管MN10的源极，以依序导通拴锁单元17353的其中之 一的NM0S晶体管MN10。同时，于拴锁单元17353的NM0S晶体管MN10导通时，对该拴锁单 元17353中的储存电容Cgs充电，以使NM0S晶体管丽11维持导通一段时间（如储存电容 Cgs的放电时间）。也就是，当储存电容Cgs充完电时，仍会持续使NM0S晶体管丽11导通 直至储存电容Cgs放完电。当NM0S晶体管丽10源极接收的控制信号CTRL_i (即控制信号 CTRL_1?CTRL_Y之一）为低电压电平，即会停止对储存电容Cgs充电，且NM0S晶体管MN11 并会于储存电容Cgs放完电时，截止运作。
[0176] 当校正单元171的检测单元1711检测到运算放大器0A输出的输出电压CMP产生 逻辑电平变化（例如由高电压电平转换为低电压电平或由低电压电平转换为高电压电平） 时，校正单元171的栓锁控制电路1713会输出低电压电平的栓锁信号以截止NM〇S 晶体管MN10的运作，使该些拴锁单元17353进入拴锁状态，亦即仅使所选择的该些拴锁单 元17353其中之一的NM0S晶体管MN11维持导通，而使其他拴锁单元17353中的NM0S晶体 管丽11处于截止状态，据以校正运算放大器0A的输出偏移电压V_0FFSET。此外，该些拴锁 单元17353会一直维持在拴锁状态直至下一次校正期间。
[0177] 值得注意的是，于所属领域技术人员应知如何选择适当储存电容Cgs，以使选取的 拴锁单元17353的NM0S晶体管MN11得以在拴锁状态下持续导通，消除运算放大器0A的输 出偏移电压V_0FFSET。据此，以避免运算放大器0A的输出偏移电压V_0FFSET于驱动期间 内影响有机发光显示面板20的显示运作。
[0178] 此外，本实施例揭示以NM0S晶体管开关电路来实现偏移电压调整单元1735的拴 锁单元17353,而现有使用NM0S晶体管于制作过程可被最小化降低电路所占面积，故本实 施例使用NM0S晶体管开关电路可以大大的减少驱动芯片中消除运算放大器0A的输出偏 移电压的补偿电路所需面积。再者，拴锁单元17353的电路设计是采用由两个NM0S晶体 管组成的存储器架构（2-transistor memory),可记住补偿输出偏移电压V_0FFSET的校正 设定，从而更可减少现有需要额外配置的存储器电路，降低驱动芯片10所需面积与制作成 本。
[0179] 另外，本发明实施例另提供校正单元171的实施方式。请参考图7并同时参考图3 以及图5,图7绘示本发明实施例提供的校正单元的电路图。于本实施例中，校正单元171 的检测单元1711包括或门（or gate)0R ;校正单元171的栓锁控制电路1713包括SR触发 器（SR flip flop)SR，且SR触发器SR为负缘触发触发器。
[0180] 更进一步地说，或门0R的第一输入端耦接于运算放大器0A的输出端，以接收运算 放大器0A的输出电压CMP。或门0R的第二输入端用以接收一轮询信号POLL，其中若计数 信号CNT计数至最大值（即所有栓锁单元17353皆已被选择导通）时，轮询信号POLL为 高电压电平信号；若计数信号CNT尚未计数至最大值（即仍有栓锁单元17353未被选取导 通）时，轮询信号POLL为低电压电平信号。所述轮询信号POLL可以是由控制单元15直接 输出，亦或是由校正单元171的一判断电路根据计数信号CNT而产生，本实施例并不限制。
[0181] 或门0R的输出端耦接于SR触发器SR的输入端S。SR触发器SR的输入端R耦接 控制单元15,以接受重置信号RESET。SR触发器SR的致能端CK耦接控制单元15,以接受 时序信号CK。SR触发器SR的输出端j耦接于运算放大器0A的栓锁端，以根据检测单元 1711的检测结果对应输出栓锁信号至运算放大器0A。
[0182] 简单来说，当控制单元15致能校正单元171进行校正期间，控制单元15会输出重 置信号RESET (例如一脉冲信号）至SR触发器SR的输入端R，以重置SR触发器SR。而后， 控制单元15会输出时序信号CK致能SR触发器SR，且SR触发器SR会于时序信号CK的下 升缘（falling edge)时，根据输入端S的输入信号于输出端;Q产生栓锁信号LTH。
[0183] 详细地说，于校正期间，在控制单元15会输出计数信号CNT依序导通偏移电压调 整单元1735中的该些栓锁电压17353之一。
[0184] 当运算放大器0A的输出电压CMP为低电压电平，且计数信号CNT尚未计数至最大 值时，或门OR的第一、第二输入端皆为低电压电平，使得或门0A的输出为低电压电平信号， 使得SR触发器SR的输出端输出高电压电平的栓锁信号至运算放大器〇A的栓锁 端。当检测到运算放大器0A的输出电压CMP产生逻辑电平变化或是计数信号CNT已计数 至最大值，使得或门OR的第一输入端或第二输入端的输入为高电压电平时，或门OR即会对 应输出高电压电平信号，以触发SR触发器SR。SR触发器SR的输出端丨Q随后会于下一个 时序信号CK的下升缘，根据输出端S输出低电压电平的栓锁信号LT11，使该些栓锁单兀 17353进入栓锁状态，并使所选择的该些拴锁单元17353其中之一维持导通。据此，以校正 运算放大器0A的输出偏移电压V_0FFSET。
[0185] 值得一提的是，于其他实施方式中，亦可利用SR触发器SR的输出端Q输出的栓锁 信号LTH(即栓锁信号ITfiT的反向信号）驱动运算放大器〇A中该些拴锁单元17353进入 栓锁状态。举例来说，可将SR触发器SR的输出端Q经一反向器（inverter)电路耦接于运 算放大器0A的栓锁端或是将运算放大器0A的栓锁端设计为低电压电平触动（active-low) 模式，以将输出端Q输出的栓锁信号LTH进行反向处理。
[0186] 又举例来说，若运算放大器0A的栓锁单元17353中的NM0S晶体管MN10是利用一 PM0S晶体管来实现时，则可以利用SR触发器SR的输出端Q输出的栓锁信号LTH来对应控 制该些拴锁单元17353的运作。具体地说，于执行校正程序时，校正单元171的R触发器SR 的输出端Q会根据轮询信号POLL与输出电压CMP输出低电压电平的栓锁信号LTH，以配合 计数信号CNT依序控制栓锁单元17353的运作。而当检测到运算放大器0A的输出电压CMP 产生逻辑电平变化或是计数信号CNT已计数至最大值时，SR触发器SR的输出端Q即会对 应输出高电压电平的栓锁信号LTH，使该些拴锁单元17353进入栓锁状态。也就是，SR触发 器SR驱动该些拴锁单元17353的方式可依据实际电路运作需求或是栓锁单元17353的实 际电路架构来设计，本实施例并不限制。
[0187] 于实务上，校正单元171亦可以其他方式实现，例如以一比较器来实现。比较器的 正相输入端耦接于运算放大器0A的输出端，以接收输出电压CMP，而比较器的反相输入端 耦接于一参考电压，比较器的输出端耦接于运算放大器0A的栓锁端。据此，比较器可通过 根据运算放大器0A的输出电压CMP与参考电压，输出栓锁信号，以停止校正程序。因此，校 正单元171的实际架构可依据校正运作需求来设置，图7仅为一种校正单元的实施方式，并 非用以限定本发明。
[0188] 综上所述，本发明实施例提供一种偏移电压调整单元以及有机发光显示器的驱动 电路，此偏移电压调整单元可用于校正运算放大器因操作环境温度、供应电源电压或晶体 管工艺因素产生的输出偏移电压。偏移电压调整单元可主动根据运算放大器的输出电压， 逐步调整配置运算放大器的偏压电路产生的偏压电流，以精确地校正运算放大器运作产生 的输出偏移电压。同时，偏移电压调整单元另可于校正过程记录运算放大器校正设定，稳定 运算放大器的运作。
[0189] 藉此，可避免此输出偏移电压影响有机发光显示面板的驱动运作，提高有机发光 显示器的显示品质。此外，本发明另可通过设置开关电路，使运算放大器0A于校正时，自动 切换成比较电路，且所述偏移电压调整单元可以是内建于运算放大器，故可不须如现有技 艺一样需额外设置补偿电路，除可大幅节省驱动电路所需的芯片面积，亦可防止额外设置 的比较电路所产生的偏电压的误差，提高校正的精准度，同时降低整体驱动电路的功耗。
[0190] 以上所述仅为本发明的实施例，其并非用以局限本发明的专利权利要求范围。
【权利要求】
1. 一种有机发光显示器的驱动电路，适用于驱动一有机发光显示器，其特征在于该驱 动电路包括： 一数字模拟转换单元； 一控制单元，禪接于该数字模拟转换单元；W及 一输出单元，具有多个缓冲单元，各该缓冲单元包括： 一运算放大器，具有一差动输入级、一偏压级、一输出级W及一偏移电压调整单元，其 中该偏移电压调整单元包括一电阻串与多个禪接于该电阻串的拴锁单元，且该偏移电压调 整单元禪接于该偏压级与一接地端之间，并用W调整该偏压级产生的一偏压电流；W及 一校正单元，禪接于该多个拴锁单元与该运算放大器的输出端之间，该校正单元根据 该运算放大器的输出的一输出电压控制该多个拴锁单元W调整该偏压级产生的该偏压电 流； 其中，该控制单元在一驱动周期中插入一校正期间，该控制单元在该校正期间中致能 该校正单元W进行一校正程序，在完成该校正程序后，该校正单元使该多个拴锁单元进入 一拴锁状态W校正该运算放大器的一输出偏移电压。
2. 如权利要求1所述的有机发光显示器，其中该电阻串具有一第一端与一第二端，该 第一端与该第二端分别禪接于该偏压级，且该第一端与该第二端之间串联禪接多个电阻， 各该电阻之间串联形成多个接点，该多个拴锁单元分别对应禪接于该多个接点与该接地端 之间；在该校正期间，该校正单元依序使该多个拴锁单元的其中之一导通，W调整该偏压电 流，校正该运算放大器的该输出偏移电压。
3. 如权利要求2所述的有机发光显示器，其中当该校正单元检测到该运算放大器输出 的该输出电压由高电压电平转换为低电压电平或由低电压电平转换为高电压电平时，该校 正单元输出一栓锁信号使该多个拴锁单元进入该拴锁状态，W使所选择的该多个拴锁单元 其中之一维持导通。
4. 如权利要求1所述的有机发光显示器，其中该校正单元包括： 一检测单元，禪接于该运算放大器的输出端与该控制单元，该检测单元用W检测该运 算放大器的该输出电压；W及 一栓锁控制电路，禪接于该检测单元与该多个拴锁单元，该栓锁控制电路在该校正程 序中根据该检测单元的检测结果，依序使该多个拴锁单元的其中之一导通直到该运算放大 器的该输出电压产生一逻辑电平变化，并且在完成该校正程序后，使该多个拴锁单元进入 该拴锁状态W使所选择的该多个拴锁单元其中之一维持导通。
5. 如权利要求2所述的有机发光显示器，其中该拴锁单元包括： 一第一晶体管，该第一晶体管的源极禪接于该控制单元，该第一晶体管的栅极受控于 该校正单元； 一第二晶体管，该第二晶体管的漏极禪接于该多个电阻之间相对应的该接点，该第二 晶体管的源极禪接于该接地端，该第二晶体管的栅极禪接于该第一晶体管的漏极；W及 一储存电容，禪接于该第二晶体管的栅极与该接地端之间。
6. 如权利要求5所述的有机发光显示器，其中该校正单元于进行该校正程序时，依序 导通各该拴锁单元中的该第一晶体管W对该储存电容充电，使该第二晶体管导通，W调整 该偏压电流；当该校正单元检测到该运算放大器输出的该输出电压产生一逻辑电平变化 时，该校正单元截止该第一晶体管的运作，w使该多个拴锁单元之一的该第二晶体管导通， 而其他拴锁单元中的该第二晶体管截止，据W驱动该多个拴锁单元进入该拴锁状态。
7. 如权利要求1所述的有机发光显示器，其中该驱动周期包括至少一驱动期间与至少 一该校正期间，且在该驱动期间，该控制单元根据一影像数据驱动该输出单元中的各该缓 冲单元输出一灰阶电压，W使该有机发光显示器对应显示一影像画面。
8. 如权利要求7所述的有机发光显示器，其中该控制单元是于相邻的两驱动期间之间 的一间隔时间插入该校正期间。
9. 如权利要求7所述的有机发光显示器，其中该缓冲单元还包括： 一第一开关，禪接于该运算放大器的正相输入端与该运算放大器的反相输入端之间； 一第二开关，禪接于该运算放大器的反相输入端与该运算放大器的输出端之间；W及 一第H开关，禪接于该运算放大器的输出端与该有机发光显示器的一有机发光显示面 板之间； 其中该控制单元在该校正期间中导通该第一开关，并截止该第二开关与该第H开关， W供该校正单元根据该运算放大器输出的该输出电压校正该运算放大器的该输出偏移电 压；该控制单元在该驱动期间中，同时导通该第二开关与该第H开关，并截止该第一开关， W使该运算放大器输出该灰阶电压至该有机发光显示面板。
10. -种偏移电压调整单元，适用于一运算放大器，该运算放大器具有一差动输入级、 一偏压级W及一输出级，其特征在于该偏移电压调整单元禪接于该偏压级与一接地端之 间，该偏移电压调整单元包括： 一电阻串，具有一第一端与一第二端，该第一端与该第二端分别禪接于该偏压级，且该 第一端与该第二端之间串联禪接多个电阻，各该电阻之间串联形成多个接点；W及 多个拴锁单元，分别对应禪接于该多个接点与该接地端之间，该多个拴锁单元根据一 控制信号依序导通，W调整该偏压级产生的一偏压电流，该多个拴锁单元并于接收到一栓 锁信号时，进入一拴锁状态，W校正该运算放大器的一输出偏移电压。
11. 如权利要求10所述的偏移电压调整单元，其中当该多个拴锁单元进入该拴锁状态 时，仅该多个拴锁单元中的其中之一维持导通，而其他拴锁单元处于截止状态，W校正该运 算放大器输出的该输出偏移电压。
12. 如权利要求10所述的偏移电压调整单元，其中各该拴锁单元包括： 一第一晶体管，该第一晶体管的源极用W接受该控制信号，且该第一晶体管的栅极用 W接受该栓锁信号； 一第二晶体管，该第二晶体管的漏极禪接于该多个电阻之间相对应的该接点，该第二 晶体管的源极禪接于该接地端，该第二晶体管的栅极禪接于该第一晶体管的漏极；W及 一储存电容，禪接于该第二晶体管的栅极与该接地端之间。
13. 如权利要求12所述的偏移电压调整单元，其中当各该拴锁单元的该第一晶体管接 到该控制信号时，该第一晶体管导通W对该储存电容充电，使该第二晶体管导通，据W调整 该偏压电流；当各该拴锁单元的该第一晶体管的栅极接到该栓锁信号时，该第一晶体管截 止运作，W使该多个拴锁单元之一的该第二晶体管导通，而其他拴锁单元中的该第二晶体 管截止，据W驱动该多个拴锁单元进入该拴锁状态。
14. 如权利要求10所述的偏移电压调整单元，其中该偏移电压调整单元禪接一校正单 元，w接受该栓锁信号，且该校正单元包括： 一检测单元，禪接于该运算放大器的输出端与该控制单元，该检测单元用W检测该运 算放大器的该输出电压；W及 一栓锁控制电路，禪接于该检测单元与该多个拴锁单元，该栓锁控制电路在该校正程 序中根据该检测单元的检测结果，依序使该多个拴锁单元的其中之一导通直到该运算放大 器的该输出电压产生一逻辑电平变化，并且在该运算放大器的输出产生该逻辑电平变化 时，输出该栓锁信号W使该多个拴锁单元进入该拴锁状态，使所选择的该多个拴锁单元的 其中之一维持导通。
【文档编号】G09G3/32GK104347027SQ201310351054
【公开日】2015年2月11日 申请日期:2013年8月13日 优先权日:2013年8月2日
【发明者】雷家正 申请人:联合聚晶股份有限公司