移位寄存器和包含移位寄存器的平板显示设备的制作方法

移位寄存器和包含移位寄存器的平板显示设备的制作方法
【专利摘要】公开了一种移位寄存器和平板显示设备。所述移位寄存器包括将栅开启电压脉冲提供给在显示面板内形成的多条栅线的多个级。每一级包括：上拉晶体管，配置为根据第一节点的电压将多个时钟信号之一提供给输出节点；下拉晶体管，配置为根据第二节点的电压将栅关闭电压提供给输出节点；节点控制器，配置为根据栅开启信号控制第一节点和第二节点的电压；和连接至与输出节点相邻的至少两条栅线的开关单元，配置为通过使用时钟信号将具有不同脉冲宽度的栅开启电压脉冲顺序地提供给所述至少两条相邻栅线。
【专利说明】移位寄存器和包含移位寄存器的平板显示设备
[0001]相关申请的交叉引用
[0002]本申请要求于2012年12月5日提交的韩国专利申请10-2012-0140430的优先权，在此将其引入如同在此全文阐述。
【技术领域】
[0003]本发明涉及移位寄存器和包含移位寄存器的平板显示设备。
【背景技术】
[0004]近年来，随着多媒体的发展，显示设备的重要性在不断地增加。因此，诸如液晶显示(IXD)设备、等离子显示面板(PDP)、有机发光显示设备等等平板显示(FPD)设备正在被商品化。在此类FH)设备之中，LCD设备和有机发光显示设备具有诸如纤薄、重量轻、低功耗等优良特性，因而，被广泛地用作笔记本计算机、电视机、平板计算机、监视器、智能电话、便携式显示设备、便携式信息设备等的显示设备。
[0005]IXD设备和有机发光显示设备包括显示面板，该显示面板包括:多个像素，该像素包括与数据线和栅线连接的薄膜晶体管(TFT);数据驱动器，该数据驱动器将相应数据电压提供给多条数据线；和栅驱动器，该栅驱动器配置有移位寄存器，该移位寄存器用于将栅信号顺序地提供给多条栅线。
[0006]通常，数据驱动器和栅驱动器的每一个都是以集成电路(IC)方式实现的。这样的数据驱动IC和栅驱动IC被安装在诸如载带封装(TCP)或片上薄膜(COF)等柔性电路薄膜上，并被贴附于显示面板上。
[0007]最近正在研发具有板内栅极(GIP)结构的显示设备以降低电路元件数量、制造成本和边框宽度，在所述板内栅极(GIP)结构中，当执行制造各个像素的TFT的工艺时，将构成栅驱动器的移位寄存器内置于显示面板中。
[0008]图1是描述在具有GIP结构的显示设备的显示面板中所内置的现有技术的移位寄存器的图表。
[0009]参见图1，现有技术的移位寄存器包括η级STl至STn，所述η级STl至STn被选择性连接至分别提供第一时钟信号CLKl和第二时钟信号CLK2的第一时钟信号供应线和第二时钟信号供应线，并且根据栅启动信号Vst而级联地驱动所述η级STl至STn。
[0010]栅开启信号Vst被提供给第一级STl。而且，第二至第η级ST2至STn的每一级接收先前一级(例如级STl至STn-1之一)的输出信号，来作为栅开启信号Vst。
[0011]η级STl至STn的每一级包括:上拉晶体管，该上拉晶体管根据第一节点的电压而导通，并且仅接收第一时钟信号CLKl和第二时钟信号CLK2之一，以将所接收的时钟信号作为栅开启电压脉冲而提供给相应的栅线GL;下拉晶体管，该下拉晶体管根据第二节点的电压而导通，并将栅关闭电压Voff提供给栅线GL ;和节点控制器，该节点控制器配置有多个节点控制晶体管，并控制第一节点和第二节点中的每个节点的电压。η级STl至STn中的每一级，经由使用由节点控制器根据栅开启信号Vst控制的第一节点的电压而开启的上拉晶体管，将与第一时钟信号CLKl或第二时钟信号CLK2对应的栅开启电压的栅开启电压脉冲提供给相应的栅线GL，随后经由使用由节点控制器控制的第二节点的电压而开启的下拉晶体管，将栅关闭电压Voff提供给相应的栅线GL。
[0012]在上述移位寄存器中，上拉晶体管被构造为具有比其它晶体管相对更大的面积，用于将栅开启电压脉冲稳定地提供给与其对应的栅线。因此，增大了每一级的面积。
[0013]此外，在包括配置有移位寄存器的内置栅驱动器的显示设备中，因为需要一级来驱动一条栅线，因此增大了由栅驱动器占用的面积，导致边框宽度增加。

【发明内容】

[0014]因此，本发明涉及提供一种移位寄存器和包括移位寄存器的平板显示设备，基本上避免了由于现有技术的限制和缺点导致的一个或多个问题。
[0015]本发明的一个方面涉及提供具有减小面积的移位寄存器和包括这种移位寄存器的平板显示设备。
[0016]本发明的另一方面涉及提供通过使用具有减小面积的移位寄存器而具有减小边框宽度的平板显示设备。
[0017]本发明的其它优点和特征将在随后的说明书中被部分地阐述，对于研究了下文的本领域普通技术人员来说将部分地变成显而易见的，或者可以通过实施本发明来领会。通过在说明书及其权利要求书以及附图中具体阐述的结构可以实现和获得本发明的目的和其它优点。
[0018]为了实现这些和其它优点和根据本发明的目的，如所实施和在此概述的，提供一种移位寄存器，包括配置为将栅开启电压脉冲提供给在显示面板内形成的多条栅线的多个级，所述多个级中的每一级包括:上拉晶体管，配置为根据第一节点的电压将多个时钟信号之一提供给输出节点；下拉晶体管，配置为根据第二节点的电压将栅关闭电压提供给输出节点；节点控制器，配置为根据栅开启信号控制第一节点和第二节点的电压；和连接至与输出节点相邻的至少两条栅线的开关单元，配置为通过使用提供给输出节点的时钟信号将具有不同脉冲宽度的栅开启电压脉冲分别地顺序提供给所述至少两条相邻栅线。
[0019]在本发明的另一方面，提供一种平板显示设备，包括:显示面板，配置为包括有效区域和在所述有效区域附近限定的非有效区域，所述有效区域包括在由多条栅线和多条数据线之间的交叉点限定的多个像素区域内分别形成的多个像素；多个数据驱动器，配置为将输入像素数据转换成数据信号，和将该数据信号分别地提供给所述多条数据线；栅驱动器，设置在显示面板的非有效区域内、并与多条栅线连接，并配置为根据栅开启信号和多个时钟信号而生成栅开启电压脉冲，以将所述栅开启电压脉冲提供给素数多条栅线；和时序控制器，配置为将输入视频数据转换成像素数据，将所述像素数据提供给多个数据驱动器，和将包括所述栅开启信号和所述多个时钟信号的栅控制信号提供给栅驱动器，其中所述栅驱动器包括上述移位寄存器。
[0020]将理解本发明的上文的概述和下文的详细描述是示例性和解释性的，并将提供如所要求保护的本发明的进一步解释。
【专利附图】

【附图说明】[0021]将提供本发明的进一步理解和并入且构成本申请一部分的附图图示本发明的实施例，并与说明书一起用于解释本发明的原理。在附图中:
[0022]图1是描述在具有GIP结构的显示设备的显示面板内所内置的现有技术的移位寄存器的图表；
[0023]图2是描述根据本发明实施例的移位寄存器的图表；
[0024]图3是图示图2的垂直相邻的第i_l级和第i级中的每一级的结构的电路图；
[0025]图4是图示图3的第i级的驱动波形的波形图；
[0026]图5是图3的第i级的操作仿真波形图；
[0027]图6是图示用于描述根据本发明实施例的移位寄存器的第一改进例子的每一级的结构的图表；
[0028]图7是图示用于描述根据本发明实施例的移位寄存器的第二改进例子的每一级的结构的图表；
[0029]图8是图示根据图7所示的第二改进例子的移位寄存器内两个相邻级的共享结构的图表；
[0030]图9是图示根据本发明另一实施例的移位寄存器内第i级的开关单元图表；
[0031]图10是图9的第i级的输入/输出波形图；和
[0032]图11是示意地图示根据本发明实施例的平板显示设备的平面图。
【具体实施方式】
[0033]在说明书中，在为每幅图中单元添加参考标记时，应当理解只要可能，都将为各元件使用已在其它附图中用于表示类似单元的类似参考标记。
[0034]在说明书中描述的术语应当被理解如下。
[0035]如在本文中使用的，单数形式“一”和“该”也包括复数形式，除非上下文中清楚地描述。术语“第一”和“第二”用于区别一个单元与另一个单元，这些单元应当不受这些术语的限制。
[0036]应进一步理解，当在本文中使用时，术语“包括”、“包含”和/或“具有”规定了所述特征、整体、步骤、操作、单元和/或组件的存在，但是并不排除一个或多个其它特征、整体、步骤、操作、单元、组件和/或其群组的存在或添加。
[0037]术语“至少一个”应当被理解为包括一个或多个相关所列项目的任意和全部组合。例如，“第一项、第二项和第三项中的至少之一”的含义表示由第一项、第二项和第三项中的两项或多项构成的所有项的组合，以及第一项、第二项或第三项。
[0038]在下文中，将参考附图详细地描述根据本发明的移位寄存器和包括移位寄存器的显示设备的实施例。
[0039]图2图示根据本发明实施例的移位寄存器。
[0040]参见图2，根据本发明实施例的移位寄存器10包括虚拟级STO和第一至第m级STl至STm，所述虚拟级STO和第一至第m级STl至STm被选择性地连接至用于分别提供第一时钟信号CLKl和第二时钟信号CLK2的第一时钟信号供应线和第二时钟信号供应线，并且所述虚拟级STO和第一至第m级STl至STm是根据栅开启信号Vst而被级联地驱动的。具有这样一种结构的移位寄存器10被内置在显示设备的显示面板(未图示)中，并将栅开启电压脉冲提供给在显示面板内构成的η条(其中η是2m)栅线。
[0041]栅开启信号Vst是表示在驱动显示面板时的一帧的开始的信号，并具有栅开启电压电平和栅关闭电压电平。在此，具有栅开启电压电平的栅开启信号Vst具有与显示面板的两个水平周期对应的脉冲宽度。
[0042]栅开启信号Vst被提供给虚拟级ST0，而虚拟级STO的输出信号被提供作为第一级STl的栅开启信号Vst。第二至第m级ST2至STm中的每一级接收其前一级(例如级STl至STm-1之一)的输出信号，以作为栅开启信号Vst。
[0043]第一时钟信号CLKl被提供给第一时钟信号CLKl线，在所述第一时钟信号CLKl中，具有与显示面板的两个水平周期对应的脉冲宽度的栅开启电压Von电平和栅关闭电压Voff电平相互交替。第二时钟信号CLK2被提供给第二时钟信号CLK2线，所述第二时钟信号CLK2具有将第一时钟信号CLKl的相位反转而成的相位。
[0044]虚拟级STO包括:上拉晶体管(未图示)，该上拉晶体管基于栅开启信号Vst并根据第一节点的电压而导通，并将第一时钟信号CLkl提供给输出节点；下拉晶体管(未图示)，该下拉晶体管基于栅开启信号Vst并根据第二节点的电压而导通，并将栅关闭电压Voff提供给输出节点；和节点控制器(未图示)，该节点控制器配置有多个节点控制晶体管，并控制第一节点和第二节点中的每个节点的电压。提供给虚拟级STO的输出节点的第一时钟信号CLkl作为栅开启信号Vst，被提供给第一级STl。
[0045]根据作为其前一级(例如级STl至STm-1之一)的输出信号的栅开启信号Vst、以及第一节点和第二节点中的每个节点的电压，通过使用第一时钟信号CLKl和第二时钟信号CLK2之一，第一至第m级STl至STm中的每一级将具有不同脉冲宽度的栅开启电压脉冲顺序地提供给两条相邻栅线。此时，具有比时钟信号更窄的脉冲宽度的栅开启电压脉冲，被提供给与第一至第m级STl至STm中的每一级相连接的两条栅线中的奇数编号栅线，并且，具有与时钟信号相同脉冲宽度的栅开启电压脉冲，被提供给所述两条栅线中的偶数编号栅线。
[0046]图3是图示图2的垂直相邻的第i_l级和第i级中的每一级的结构的电路图。
[0047]将以图3的第i级STi作为例子，描述第一至第m级STl至STm中的每一级的结构。
[0048]通过使用第一时钟信号CLK1，第i级STi将不同的栅开启电压脉冲顺序地分别提供给第21-l栅线GL21-l和第2i栅线GL2i。在下文中，将提供给第2i_l栅线GL2i_l的栅开启电压脉冲称作第21-l栅开启电压脉冲，将提供给第2i栅线GL2i的栅开启电压脉冲称作第2i栅开启电压脉冲。
[0049]第i级STi包括上拉晶体管Tu、下拉晶体管Td、节点控制器12和开关单元14。
[0050]上拉晶体管Tu包括与第一节点Q相连接的栅极、与第一时钟信号CLKl线相连接的第一端子、和与输出节点No相连接的第二端子。上拉晶体管Tu根据与栅极相连接的第一节点Q的电压而导通，并将经由第一时钟信号CLKl线提供的第一时钟信号CLKl提供给输出节点No。
[0051]下拉晶体管Td包括与第二节点QB相连接的栅极、与输出节点No相连接的第一端子、和与栅关闭电压Voff线相连接的第二端子。下拉晶体管Td根据与栅极相连接的第二节点QB的电压而导通，并将经由栅关闭电压Voff线提供的栅关闭电压Voff提供给输出节点No ο
[0052]节点控制器12包括多个节点控制晶体管，所述节点控制晶体管用于根据作为第1-ι级ST1-1的输出信号的栅开启信号Vst来控制第一节点Q和第二节点QB中的每个节点的电压。
[0053]当从第1-Ι级ST1-1提供了具有栅开启电压电平的栅开启信号Vst时，节点控制器12根据多个节点控制晶体管中的每个节点控制晶体管的导通，使用栅开启信号Vst的栅开启电压给第一节点Q充电，以使上拉晶体管Tu导通，同时将第二节点QB的电压放电至栅关闭电压Voff，以使下拉晶体管Td截止。
[0054]此外，还经由导通的上拉晶体管Tu，将具有栅开启电压电平的第一时钟信号CLKl提供给输出节点No，随后当接收到下一级STi+Ι的输出信号时，节点控制器12将第一节点Q的电压放电至栅关闭电压Voff，以使上拉晶体管Tu截止，同时将驱动电压提供给第二节点QB以使下拉晶体管Td导通，从而允许经由导通的下拉晶体管Td将栅关闭电压Voff提供给输出节点No。
[0055]第i级STi的节点控制器12根据前一级ST1-1的输出信号和下一级STi+Ι的输出信号控制第一节点Q的电压，并执行控制以使得两个相邻级ST1-1和STi的第一节点Q的电压在一个水平周期内彼此重叠。
[0056]开关单元14被连接至与输出节点No相邻的第2i_l栅线GL2i_l和第2i栅线GL2i，并根据第1-Ι级ST1-1的第一节点Q和第二节点QB的电压而导通，从而通过使用提供给输出节点No的第一时钟信号CLK1，将具有不同脉冲宽度的第21-l栅开启电压脉冲GP21-l和第2i栅开启电压脉冲GP2i分别提供给第2i_l栅线GL2i_l和第2i栅线GL2i。也就是说，开关单元14根据第1-Ι级ST1-1的第一节点Q和第二节点QB的电压而导通，并调整第一时钟信号CLKl的下降时间，以将第21-l栅开启电压脉冲GP21-l提供给第2i_l栅线GL21-l，同时将第一时钟信号CLKl作为第2i栅开启电压脉冲GP2i，旁路至第2i栅线GL2i。为此，开关单元14包括配置有旁路线BPL以及第一开关晶体管SWl和第二开关晶体管SW2的开关电路。
[0057]旁路线BPL连接至输出节点No，并连接至第2i栅线GL2i。旁路线BPL将经由导通的上拉晶体管Tu和输出节点No提供的具有栅开启电压电平的第一时钟信号CLKl作为第2i栅开启电压脉冲GP2i，旁路至第2i栅线GL2i。因此，第2i栅开启电压脉冲GP2i具有与第一时钟信号CLKl相同的第一脉冲宽度。例如，第2i栅开启电压脉冲GP2i可以具有与显示面板的两个水平周期对应的第一脉冲宽度。
[0058]而且，旁路线BPL将经由导通的下拉晶体管Td和输出节点No提供的栅关闭电压Voff旁路至第2i栅线GL2i，因而，在提供第2i栅开启电压脉冲GP2i之后，将第2i栅线GL2i维持在栅关闭电压Voff电平上。
[0059]第一开关晶体管SWl包括与第1-Ι级ST1-1的第一节点Q相连接的栅极、与输出节点No相连接的第一端子、和与第21-l栅线GP21-l相连接的第二端子。第一开关晶体管Sffl在其中将栅开启电压或更高电压充入第i_l级ST1-1的第一节点Q的时间段内导通，并将经由导通的上拉晶体管Tu和输出节点No提供的具有栅开启电压电平的第一时钟信号CLKl作为第21-l栅开启电压脉冲GP21-l，提供给第2i_l栅线GP2i_l。另一方面，第一开关晶体管SWl在其中将第1-Ι级ST1-1的第一节点Q的电压维持在栅关闭电压Voff电平的时间段内截止，并防止将第21-l栅开启电压脉冲GP21-l从输出节点No提供给第21-l栅线GP21-l。因而，第21-l栅开启电压脉冲GP21-l具有比第一时钟信号CLKl更窄的第二脉冲宽度。例如，第21-l栅开启电压脉冲GP21-l可以具有与显示面板的一个水平周期的一半(1H/2)对应的第二脉冲宽度。
[0060]第二开关晶体管SW2包括与第1-Ι级ST1-1的第二节点QB相连接的栅极、与栅关闭电压Voff线相连接的第一端子、以及与第一开关晶体管SWl的第二端子和第21-l栅线GP21-l共同连接的第二端子。第二开关晶体管SW2和第一开关晶体管SWl在其中将驱动电压充入第i_l级ST1-1的第二节点QB的时间段内同时导通，并将经由栅关闭电压Voff线提供的栅关闭电压Voff提供给第21-l栅线GP21-l。另一方面，通过使用在其中第i_l级ST1-1的第二节点QB的电压被维持在栅关闭电压Voff电平的时间段内导通的第一开关晶体管SW1，使第二开关晶体管SW2同时截止，并防止线将栅关闭电压Voff从栅关闭电压Voff提供至第21-l栅线GP21-l。
[0061]开关单元14将经由导通的上拉晶体管Tu和输出节点No提供的第一时钟信号CLKl作为第2i栅开启电压脉冲GP2i来旁路，以将第一时钟信号CLKl提供给第2i栅线GL2i，同时根据第1-Ι级ST1-1的第一节点Q和第二节点QB的电压，将第一时钟信号CLKl的一部分作为第21-l栅开启电压脉冲GP21-l提供给第21-l栅线GL21-l。因而，具有第二脉冲宽度的第21-l栅开启电压脉冲GP21-l被提供给与第i级STi连接的第21-l栅线GL21-l和第2i栅线GL2i之中的第2i_l栅线GL2i_l，并同时将具有第一脉冲宽度、且与第2?-1栅开启电压脉冲GP21-l重叠的第2i栅开启电压脉冲GP2i，提供给第2i栅线GL2i。
[0062]上拉晶体管Tu、下拉晶体管Td、节点控制器12的节点控制晶体管、以及开关单元14的第一开关晶体管SWl和第二开关晶体管SW2中的每一个都可以是当执行显示面板的TFT的制造工艺时形成的非晶硅TFT、多晶硅TFT、氧化物TFT或有机TFT。
[0063]在第一至第m级ST l至STm的每一级的开关单元14中，如上所述，第二开关晶体管SW2的栅极被连接至前一级(例如级STO至STm-1之一)的第二节点QB，但也可以被连接至当前级的第二节点QB，并不限制于此。也就是说，开关单元14的第一开关晶体管SWl根据先前级(级STO至STm-1之一)的第一节点Q的电压而导通，但是第二开关晶体管SW2也可以根据相应级(级STl至STm之一)的第二节点QB的电压而导通。在这种情况下，开关单兀14与上述描述同样地操作。
[0064]图4是图示图3的第i级的驱动波形的波形图。将参考图3和图4描述第i级STi的操作。
[0065]首先，在tO周期内，通过节点控制器12基于作为第i_2级ST1-2的输出信号的栅开启信号Vst、和具有栅开启电压电平的第二时钟信号CLK2而进行的控制，第1-Ι级ST1-1使用第一节点Q和第二节点QB的电压以及第i_2级ST1-2的第一节点Q和第二节点QB的电压，将第21-3栅开启电压脉冲GP21-3和第21-2栅开启电压脉冲GP2i_2顺序地提供给第2?-3栅线GL21-3和第2?-2栅线GL2i_2。此时，在第1-Ι级ST1-Ι，通过节点控制器12基于作为从第i_l级ST1-1提供至第21-2栅线GL21-2的第2i_2栅开启电压脉冲GP2i_2的栅开启信号Vst而进行的控制，第一节点Q的电压VQ_STi被充电至栅开启电压电平Von，第二节点QB的电压VQB_STi被充电至栅关闭电压电平Vo--。
[0066]接着，在tl周期期间，将具有栅开启电压电平的第一时钟信号CLKl提供给第i级STi的上拉晶体管Tl!。因而，通过基于具有栅开启电压电平的第一时钟信号CLKl和上拉晶体管Tu的寄生电容而进行自举(Bootstrap),在tO周期内使用第i_l级ST1-1的输出信号所充入的第i级STi的第一节点Q的电压VQ_Sti增加至更高的电压电平，因而，上拉晶体管Tu完全导通，由此具有栅开启电压电平的第一时钟信号CLKl被快速地提供给输出节点No,而没有损失。同时地，第i级STi的开关单元14将经由旁路线BPL而从输出节点No提供的具有栅开启电压电平的第一时钟信号CLKl作为第2i栅开启电压脉冲GP2i，旁路至第2i栅线GL2i，并同时根据从第1-Ι级ST1-1的第一节点Q提供的第一节点电压VQ_ST1-l来导通第一开关晶体管SW1，以将从输出节点No提供的具有栅开启电压电平的第一时钟信号CLKl作为第21-l栅开启电压脉冲GP21-l，提供给第2i_l栅线GL2i_l。
[0067]在tl周期期间，第1-Ι级ST1-1的节点控制器12接收第i级STi的第2i_l栅开启电压脉冲GP21-l，以将第一节点电压VQ_ST1-l改变成栅开启电压Von，并将第二节点电压VQB_ST1-l改变成驱动电压VdcL
[0068]因此，在tl周期期间，具有栅开启电压电平的相互重叠的第2i_l栅开启电压脉冲GP21-l和第2i栅开启电压脉冲GP2i，被同时地提供给第2i_l栅线GL2i_l和第2i栅线GL2i。
[0069]接着，在t2周期期间，在第1-Ι级ST1-1中，充入第一节点Q内的电压VQ_STi_l被维持在栅关闭电压Voff电平，同时，第二节点QB的电压被维持在驱动电压Vdd电平。同时地，提供给第i级STi的第一时钟信号CLKl被维持在栅开启电压电平。因此，类似于tl周期，具有栅开启电压电平的第一时钟信号CLKl经由导通的上拉晶体管Tu而被连续地提供给第i级STi的输出节点No。因而，第i级STi的开关单元14将经由旁路线BPL而从输出节点No提供的具有栅开启电压电平的第二时钟信号CLK2，连续地旁路至第2i栅线GL2i。同时地，第i级STi的开关单元14根据从第1-Ι级ST1-1的第一节点Q提供的第一节点电压VQ_ST1-l，使第一开关晶体管SWl截止，以防止将具有栅开启电压电平的第二时钟信号CLK2从输出节点No提供给 第21-l栅线GL21-l，同时地，第i级STi的开关单元14还根据从第i_l级ST1-1的第二节点QB提供的第二节点电压VQB_ST1-l，使第二开关晶体管SW2导通，以将经由栅关闭电压Voff线提供的栅关闭电压Voff提供给第21-l栅线GL21-l。因而，在t2周期期间，栅关闭电压Voff被提供给第21-l栅线GL21-l，而具有栅开启电压电平的第2i栅开启电压脉冲GP2i被连续地提供给第2i栅线GL2i。
[0070]接着，在t3周期周期，第i级STi的第一节点Q电压VQ_Sti被改变成栅开启电压Von电平，第i级STi的第二节点QB被维持在栅关闭电压Voff电平，而提供给第i级STi的上拉晶体管Tu的第一时钟信号CLKl被改变成栅关闭电压Voff电平。因此，经由导通的上拉晶体管Tu，具有栅关闭电压电平的第一时钟信号CLKl被重新提供给第i级STi的输出节点No，因而，经由开关单元14的旁路线BPL，具有栅关闭电压电平的第一时钟信号CLKl被提供给第2i栅线GL2i。
[0071]接着，在t3周期之后的t4周期期间，在第i级STi中，充入第一节点Q内的电压VQ_STi被放电至栅关闭电压Voff，同时地，驱动电压Vdd被提供给第二节点QB。因此，在第i级STi中，通过第一节点Q的放电而使上拉晶体管Tu截止，同时地，通过使用提供给第二节点QB的驱动电压Vdd而使下拉晶体管Td导通，由此将栅关闭电压Voff从栅关闭电压Voff线提供给输出节点No，并经由开关单元14的旁路线BPL，将栅关闭电压Voff提供给第2i栅线GL2i。同时地，开关单元14的第二开关晶体管SW2通过使用提供给第i_l级ST1-1的第二节点QB的驱动电压Vdd而维持导通状态，且栅关闭电压Voff被连续地提供给第 2?-1 栅线 GL21-l。
[0072]如上所述，根据本发明实施例的移位寄存器10通过使用一级而将栅开启电压提供给至少两条相邻栅线，因而减小了每一级的面积。也就是说，在根据本发明实施例的移位寄存器10中，在现有技术的两级面积内提供一级，因而减小了每一级的宽度和面积。
[0073]图5是图3的第i级的操作仿真波形图，并相对于时间示出了第i_l级和第i级的第一节点电压VQ_ST1-l和VQ_ST1、以及第21-l栅开启电压脉冲GP2i_l和第2i栅开启电压脉冲GP2i。
[0074]如图5所示,可以看出第i级STi与第i_l级的第一节点电压VQ_STi同步地,顺序生成具有不同脉冲宽度的第21-l栅开启电压脉冲GP21-l和第2i栅开启电压脉冲GP2i。
[0075]图6是图示用于说明根据本发明实施例的移位寄存器的第一改进例子的每一级的结构的图表，并图示出:两个相邻级的第二节点QB被共享。在下文中，将仅描述第二节点QB的共享结构。
[0076]两个相邻级ST1-1和STi经由与两个相邻级ST1-1和STi对应形成的共享线SL，来共享第二节点QB。因此，两个相邻级ST1-1和STi中的一个级的节点控制器14配置有用于控制第二节点QB的电压的多个节点控制晶体管，而两个相邻级ST1-1和STi中的另一级的节点控制器14并不包括用于控制第二节点QB的电压的多个节点控制晶体管。
[0077]因此，在根据第一改进例子的移位寄存器内，两个相邻级ST1-1和STi共享第二节点QB，因此，两个相邻级ST1-1和STi中的一个级在面积上减小了，因而减小了总面积。
[0078]图7是图示用于说明根据本发明实施例的移位寄存器的第二改进例子的每一级的结构的图表，并图示出:下拉晶体管和开关单元中的每一个的结构被改变，以防止由于下拉晶体管的连续导通而导致的劣化。在下文中，将仅描述不同的单元。
[0079]第一至第m级STl至STm中的每一级的下拉晶体管配置有第一下拉晶体管Td_o和第二下拉晶体管Td_e。
[0080]第一下拉晶体管Td_o包括与奇数编号第二节点QB_o连接的栅极、与输出节点No连接的第一端子、和与栅关闭电压Voff线连接的第二端子。第一下拉晶体管Td_o在其中根据节点控制器12的控制而将驱动电压提供给奇数编号第二节点QB_o的显示面板奇数编号帧期间内导通，以将栅关闭电压Voff提供给输出节点No，并在其中根据节点控制器12的控制而将栅关闭电压Voff提供给奇数编号第二节点QB_o的显示面板偶数编号帧期间内维持导通状态。
[0081]第二下拉晶体管Td_e包括与偶数编号第二节点QB_e连接的栅极、与输出节点No连接的第一端子、和与栅关闭电压Voff线连接的第二端子。第二下拉晶体管Td_e在其中根据节点控制器12的控制而将驱动电压提供给偶数编号的第二节点QB_e的显示面板奇数编号帧期间导通内，以将栅关闭电压Voff提供给输出节点No，并在其中根据节点控制器12的控制而将栅关闭电压Voff提供给偶数编号第二节点QB_e的显示面板奇数编号帧期间内维持导通状态。
[0082]通过使用由节点控制器12控制的奇数编号第二节点QB_o和偶数编号第二节点QB_e的电压，以帧为单位，使第一下拉晶体管Td_o和第二下拉晶体管Td_e交替导通，以将栅关闭电压Voff提供给输出节点No。
[0083]开关单元14包括第一至第三开关晶体管SWl至SW3。除了增加第三开关晶体管SW3、并改变第二开关晶体管SW2的连接结构之外，图7的开关单元14与图3相同，因而，不对其进行详细描述。
[0084]首先，通过使用前一级ST1-1或当前级STi的奇数编号第二节点QB_o的电压，使第二开关晶体管SW2导通，以将栅关闭电压Voff提供给第21-l栅线GL21-l。
[0085]通过使用前一级ST1-1或当前级STi的偶数编号第二节点QB_e的电压，使第三开关晶体管SW3导通，以将栅关闭电压Voff提供给第21-l栅线GL21-l。
[0086]通过使用前一级ST1-1或当前级STi的奇数编号第二节点QB_0和偶数编号第二节点QB_e的电压，使第二开关晶体管SW2和第三开关晶体管SW3交替地导通，因而，如图3所示，具有第二脉冲宽度的栅开启电压脉冲GP21-l被提供给第21-l栅线GL21-l，随后第二开关晶体管SW2和第三开关晶体管SW3将栅关闭电压Voff交替地提供给第21-l栅线GL21-l。
[0087]根据第二改进例子的上述移位寄存器提供与图3相同的效果，并且可以将下拉晶体管Td_o和Td_e的劣化最小化。
[0088]图8是用于描述根据图7所示的第二改进例子的在移位寄存器中的两个相邻级的共享结构的图表，并且图示出:两个相邻级的奇数编号第二节点QB_o和偶数编号第二节点QB_e被共享。在下文中，将仅描述第二节点QB的共享结构。
[0089]两个相邻级ST1-1和STi经由与两个相邻级ST1-1和STi对应形成的相应第一共享线SLl和第二共享线SL2，来共享奇数编号第二节点QB_o和偶数编号第二节点QB_e。因此，两个相邻级ST1-1和STi中的一个级的节点控制器14包括用于控制奇数编号第二节点QB_o和偶数编号第二节点QB_e的电压的多个节点控制晶体管，而两个相邻级ST1-1和STi的另一级的节点控制器14并不包括用于控制奇数编号第二节点QB_o和偶数编号第二节点QB_e的电压的多个节点控制晶体管。
[0090]因此，在根据第二改进例子的移位寄存器中，两个相邻级ST1-1和STi共享奇数编号第二节点QB_o和偶数编号第二节点QB_e，因此，两个相邻级ST1-1和STi中的一个级在面积上减小，从而减小了总面积。
[0091]图9是图示根据本发明另一实施例的移位寄存器中的第i级的开关单元的图表，而图10是图9的第i级的输入/输出波形图。在该实施例中，具有不同脉冲宽度的栅开启电压脉冲被分别地顺序提供给三条栅线。在下文中，将仅参考图9和图10描述不同的单元。
[0092]第i级STi的开关单元14包括旁路线BPL，以及第一开关电路14a和第二开关电路 14b ο
[0093]旁路线BPL被连接在输出节点No和第3i栅线GL3i之间，因而，当上拉晶体管Tu和下拉晶体管Td (Td_o, Td_e)导通时，旁路线BPL将提供给输出节点No的具有栅开启电压电平的第一时钟信号CLKl作为第3i栅开启电压脉冲GP3i，旁路至第3i栅线GL3i。在此，具有栅开启电压电平的第一时钟信号CLKl具有与显示面板的三个水平周期对应的脉冲宽度。
[0094]如上所述，第一开关电路14a配置有第一开关晶体管SWl和第二开关晶体管SW2，并根据前一级的先前级ST1-2的第一节点Q和第二节点QB的电压，将从输出节点No提供的具有栅开启电压电平的第一时钟信号CLKl的一部分作为第31-2栅开启电压脉冲GP31-2，提供给第31-2栅线GL31-2。在此，第31-2栅开启电压脉冲GP3i_2具有与一个水平周期对应的脉冲宽度。
[0095]如上所述，第二开关电路14b配置有第一开关晶体管SWl和第二开关晶体管SW2，并根据前一级ST1-1的第一节点Q和第二节点QB的电压，将从输出节点No提供的具有栅开启电压电平的第一时钟信号CLKl的一部分作为第31-l栅开启电压脉冲GP31-l，提供给第31-l栅线GL31-l。在此，第31-l栅开启电压脉冲GP31-l具有与两个水平周期对应的脉冲宽度。
[0096]当通过使用前一级ST1-1和再前一级ST1-2中的每一级的第一节点Q和第二节点QB的电压而使开关单元14导通时，根据本发明另一实施例的所述移位寄存器的第i级STi对从输出节点No提供的第一时钟信号CLKl的下降时间进行调整，以将具有不同脉冲宽度的三个栅开启电压脉冲顺序地提供给三条相邻栅线GL31-2、GL31-l和GL3i。因为根据本发明另一实施例的所述移位寄存器通过使用一个级而将栅开启电压脉冲顺序地提供给三条相邻栅线，因此由每一级占据的面积减小。也就是说，在根据本发明另一实施例的所述移位寄存器中，在现有技术的三个级的面积内提供一个级，因而更大地减小了每一级的宽度和面积。
[0097]在图2至图10的描述中，已经如上描述了通过使用一个级而将栅开启电压脉冲顺序地提供给两条或三条相邻栅线，但是本发明并不限制于此。举另外一个例子，通过改变开关单元的数量，可通过使用一个级而将栅开启电压脉冲顺序地提供给至少四条相邻栅线。
[0098]此外，上述移位寄存器被描述为使用第一时钟信号CLKl和第二时钟信号CLK2，但是上述移位寄存器也可以使用至少四个或更多的时钟信号，而并不限制于此。在此，当上述移位寄存器使用四个时钟信号以便通过使用一个级而将栅开启电压脉冲顺序地提供给两条相邻栅线时，可以从上述移位寄存器中去除两条时钟信号线，从而减小面积。
[0099]图11是示意地图示根据本发明实施例的平板显示设备的平面图。
[0100]参见图11，根据本发明实施例的平板显示设备包括显示面板100、多个数据驱动器200、栅驱动器300、印刷电路板(PCB) 400和时序控制器500。
[0101]显示面板100包括彼此相对耦接的第一基板和第二基板。
[0102]第一基板包括:有效区域AA，包括在由多条栅线GL和多条数据线DL之间的交叉点限定的多个像素区域内分别形成的多个像素P ;和在有效区域AA附近设置的非有效区域IA0
[0103]多个像素P中的每个像素包括像素单元，该像素单元用于根据经由相邻栅线GL提供的栅开启电压脉冲和经由相邻数据线DL提供的数据电压来显示图像。在此，该像素单元包括至少一个TFT和至少一个电容，并可以是根据数据电压而调整液晶的透光率以显示图像的液晶单元，或者是与基于数据电压的电流成比例地发光以显示图像的发光单元。
[0104]第二基板覆盖除了非有效区域IA的一部分之外的第一基板。在这种情况下，当每个像素P配置有液晶单元时，第二基板可以包括在像素P之间重叠的滤色层。
[0105]多个数据驱动器200被贴附于显示面板100的第一基板，并将数据电压提供给多条数据线DL。为此，多个数据驱动器200中的每个数据驱动器包括数据柔性电路膜210和数据驱动IC220。[0106]数据柔性电路膜210被贴附于数据焊盘部分，该数据焊盘部分被设置在第一基板的上部非有效区域内并与相应数据线DL相连接。数据柔性电路膜210可以以载带封装(TCP)或芯片上柔性板(C0F，芯片上膜)的方式形成，并通过带式自动焊接(TAB)工艺而被贴附于数据焊盘部分。
[0107]数据驱动IC220被安装在数据柔性电路膜210上。数据驱动IC220通过使用经由数据柔性电路膜210而从外部PCB400输入的像素数据、数据控制信号和多个伽玛电压，将像素数据转换成模拟数据电压，并经由数据柔性电路膜210和数据焊盘部分而将转换后的数据电压提供给相应的数据线DL。
[0108]当执行各个像素的TFT制造工艺时，栅驱动器300被设置在第一基板的左侧和右侧非有效区域中的每一个内，并将栅开启电压脉冲提供给多条栅线的两侧中的每一侧。此时，栅开启电压脉冲可以被同时地提供给每条栅线GL的两侧。栅驱动器300可以配置有移位寄存器100，移位寄存器100包括在图2和图6至图9之一中图示的多个级STl至STm。因而，不再描述栅驱动器300。
[0109]PCB400被共同贴附于相应数据驱动器200的数据柔性电路膜210。在PCB400上，安装有时序控制器500、用户连接器(未图示)、生成基准伽玛电压、公共电压和各种源电压的电源生成器(未图示)。
[0110]时序控制器500与显示面板100的驱动相对应地，对经由用户连接器输入的视频数据进行校准以生成像素数据，并根据通过用户连接器(未图示)输入的时序同步信号生成数据控制信号。所述像素数据和数据控制信号经由PCB400和数据柔性电路膜210而被提供给数据驱动IC220。
[0111]而且，如图4所示，时序控制器500根据时序同步信号生成包括栅开启信号Vst和至少两个时钟信号的栅控制信号。栅控制信号经由PCB400、第一和最后一个数据柔性电路膜220、以及第一基板的两个上边角，而被提供给栅驱动器300。
[0112]时序控制器500可以不安装在PCB400上，而可以安装在与PCB400相连接的分立控制板(未图示)上。此外，栅驱动器300也可以仅设置在左侧和右侧非有效区域之一内。
[0113]根据本发明实施例的上述平板显示设备包括在显示面板100的非有效区域中所内置的移位寄存器，因而，如上所述，经由移位寄存器的每一级而将栅开启电压脉冲顺序地提供给两条或三条相邻栅线。因此，由于移位寄存器的面积减小，因而根据本发明实施例的平板显示设备可以具有减小的边框宽度。
[0114]如上所述，根据本发明的移位寄存器通过使用一个级而将栅开启电压脉冲提供给至少两条相邻栅线，因此，减小了每一级的面积，从而降低了总面积。
[0115]而且，根据本发明的包括移位寄存器的平板显示设备可以具有减小的边框宽度，因为在该显示面板的非有效区域中所内置的移位寄存器的面积被减小。
[0116]在不脱离本发明的精神或范围的情况下，在本发明中可以进行各种修改和变化对于本领域的技术人员来说将是显而易见的。因而，本发明将涵盖本发明的修改和变化，只要它们落入在权利要求书的保护范围及其等同范围之内。
【权利要求】
1.一种移位寄存器，包括多个级，所述级配置为将栅开启电压脉冲提供给在显示面板内形成的多条栅线，所述多个级中的每一级包括: 上拉晶体管，配置为根据第一节点的电压，将多个时钟信号之一提供给输出节点； 下拉晶体管，配置为根据第二节点的电压，将栅关闭电压提供给输出节点； 节点控制器，配置为根据栅开启信号，控制所述第一节点和第二节点的电压；和开关单元，所述开关单元被连接至与所述输出节点相邻的至少两条栅线，并配置为通过使用提供给所述输出节点的时钟信号，将具有不同脉冲宽度的栅开启电压脉冲分别地顺序提供给所述至少两条相邻栅线。
2.根据权利要求1所述的移位寄存器，其中所述开关单元根据前一级的第一节点和第二节点的电压而导通，并对所述时钟信号的下降时间进行调整，以将第一栅开启电压脉冲提供给所述两条相邻栅线中的第一栅线，并同时将所述时钟信号旁路至所述两条相邻栅线中的第二栅线。
3.根据权利要求2所述的移位寄存器，其中， 第一栅开启电压脉冲具有比所述时钟信号更窄的脉冲宽度，和第二栅开启电压脉冲具有与所述时钟信号相同的脉冲宽度，与所述第一栅开启电压脉冲重叠。
4.根据权利要求2所述的移位寄存器，其中所述开关单元包括: 第一开关晶体管，配置为根据所述前一级的第一节点的电压开启，以将从所述输出节点提供的所述时钟信号提供给所述第一栅线； 第二开关晶 体管，配置为根据所述前一级的第二节点的电压开启，以将所述栅关闭电压提供给所述第一栅线；和 与所述输出节点和所述第二栅线相连接的旁路线，配置为将从输出节点提供的所述时钟信号旁路至所述第二栅线。
5.根据权利要求4所述的移位寄存器，其中根据第一开关晶体管和第二开关晶体管的导通，所述第一栅开启电压脉冲具有比所述时钟信号更窄的脉冲宽度。
6.根据权利要求2所述的移位寄存器，进一步包括与两个相邻级对应形成的共享线，并配置为使得所述两个相邻级中的每一级的第二节点能够被共享。
7.根据权利要求2所述的移位寄存器，其中， 所述第二节点包括奇数编号第二节点和偶数编号第二节点， 下拉晶体管，包括:第一下拉晶体管，配置为根据所述奇数编号第二节点的电压，将所述栅关闭电压提供给输出节点；和第二下拉晶体管，配置为根据所述偶数编号第二节点的电压，将所述栅关闭电压提供给输出节点，和 所述节点控制器交替地控制所述奇数编号第二节点的电压和所述偶数编号第二节点的电压，以使得所述第一下拉晶体管和第二下拉晶体管被交替地导通。
8.根据权利要求7所述的移位寄存器，其中所述开关单元包括: 第一开关晶体管，配置为根据所述前一级的第一节点的电压而导通，以将从所述输出节点提供的所述时钟信号提供给所述第一栅线； 第二开关晶体管，配置为根据所述前一级的奇数编号第二节点的电压而导通，以将所述栅关闭电压提供给所述第一栅线；第三开关晶体管，配置为根据所述前一级的偶数编号第二节点的电压而导通，以将所述栅关闭电压提供给所述第一栅线；和 与所述输出节点和所述第二栅线相连接的旁路线，配置为将从所述输出节点提供的所述时钟信号旁路至所述第二栅线。
9.根据权利要求7所述的移位寄存器，进一步包括与两个相邻级对应形成的第一共享线和第二共享线，并配置为使得所述两个相邻级中的每一级的奇数编号第二节点和偶数编号第二节点能够被共享。
10.一种平板显示设备，包括: 显示面板，配置为包括有效区域、和在所述有效区域附近限定的非有效区域，所述有效区域包括在由多条栅线和多条数据线之间的交叉点限定的多个像素区域内分别形成的多个像素； 多个数据驱动器，配置为将输入像素数据转换成数据信号，并将所述数据信号分别地提供给所述多条数据线； 栅驱动器，所述栅驱动器设置在所述显示面板的所述非有效区域内、并与所述多条栅线相连接，并配置为根据栅开启信号和多个时钟信号而生成栅开启电压脉冲，以将所述栅开启电压脉冲提供给所述多条栅线；和 时序控制器，配置为将输入视频数据转换成像素数据，将所述像素数据提供给所述多个数据驱动器，并将包括所述栅开启信号和所述多个时钟信号的栅控制信号提供给所述栅驱动器， 其中所述栅驱动器包括根据·权利要求1至9中的一项权利要求所述的移位寄存器。
【文档编号】G09G3/32GK103854585SQ201310404018
【公开日】2014年6月11日 申请日期:2013年9月6日 优先权日:2012年12月5日
【发明者】苏炳成, 许胜皓, 崔贞美 申请人:乐金显示有限公司