具阵列式显示复用算法的数码管显示及按键控制芯片的制作方法
【专利摘要】本发明涉及一种具阵列式显示复用算法的LED数码管显示及按键控制芯片。所述的芯片内设有二线式串行接口模块、命令译码器模块；阵列显示复用控制模块、输出锁存器模块；辉度调节模块；键扫时序控制模块、移位寄存模块；按键输入判决模块、键扫存贮模块以及输出驱动模块；同时内置有振荡电路模块、复位电路模块；本发明的具阵列式显示复用算法的LED数码管显示及按键控制专用芯片，完成在16个引脚的封装片内实现12位8段数码管显示驱动及4*8=32个按键控制功能。
【专利说明】具阵列式显示复用算法的数码管显示及按键控制芯片
【技术领域】
[0001]本发明涉及一种具阵列式显示复用算法的LED数码管显示及按键控制芯片。
[0002]【背景技术】
目前，LED(发光二极管)数码管显示驱动广泛应用于机顶盒、电磁炉、微炉、电子称、按摩器等小家电、仪器仪表、医疗器械各领域产品显示。此类的数码管的显示驱动大多采用数码管的段、位直接驱动技术，以本发明所能达到的，驱动显示12位数码管为例，则至少需要12个位引脚+8个段引脚，再加上电源与地及数据通信引脚，最少需24个引脚配合方能实现，太多的输出引脚、将使晶圆面积增大，同时封装成本也高。本发明的阵列式显示复用技术可对这些缺点进行改进。
【发明内容】
[0003]本发明的任务是对现有的LED数码管显示驱动与按键控制芯片结构进行改进，提供一种具阵列式显示复用算法的(LED)数码管显示及按键控制专用芯片，本发明的任务通过如下技术方案实现:所述的芯片内设有二线式串行接口模块、命令译码器模块；阵列显示复用控制模块、输出锁存器模块；辉度调节模块；键扫时序控制模块、移位寄存模块；按键输入判决模块、键扫存贮模块以及输出驱动模块；同时内置有振荡电路模块、复位电路模块等。芯片内各模块连接如下:二线式串行信号D10/CLK通过二线串行接口模块与命令译码器模块相连，模块间的通信为双向通信；命令译码器模块与辉度调节模块、阵列显示复用时序控制模块、键扫时序控制模块、键扫存贮模块相连；辉度调节模块在收到命令译码器相关指令后，输出辉度等级指令信息到输出锁存器进行锁存；阵列显示复用时序模块在收到命令译码器相关指令后，输出相应的显示控制指令信息到输出锁存器进行锁存；键扫时序控制模块的输出信号一路输出到输出锁存器模块，另一路输出移位寄存器；移位寄存器模块的输出端与输出驱动模块的一个输入端相连；输出驱动模块的信号输入取自输出锁存器模块和移位寄存器模块，并输出D1-D12共12路输出显示接口至芯片的物理引脚；同时D9-D12四路信号输出到按键输入判决电路；按键输入判决电路的输出端连接到键扫存贮器模块；键扫存贮器模块的输出端与键扫时序控制电路、命令译码器相连；芯片内置复位电路及振荡电路，为整个系统各|吴块提供时序参考。
[0004]与现有技术比较，本发明的具阵列式显示复用算法的LED数码管显示及按键控制专用芯片，完成在16个引脚的封装片内实现12位8段数码管显示驱动及4*8=32个按键控制功能。本发明具有如下优点:
1.本发明采用阵列式显示复用算法，可通过12个输出驱动接口，实现12位*8段的驱动显示，优化接口引脚数量。
[0005]2.本发明内置8级辉度调节电路，适用不同尺寸数码管显示应用，灵活性高
3.本发明采用接口按键复用技术，在不增加任何引脚接口的情况下，时分复用显示驱动接口进行按键扫描，实现按键控制功能。
[0006]4.本发明内置上拉电阻，同时内置振荡电路、上电复位电路、无需外围元件，进一步优化系统成本。
[0007]5.本发明采用二线串行接口(D10\CLK)方式，加上必备的电源引脚VDD、地引脚GND，共只需16个芯片引脚。
[0008]6.本发明的二线串行接口内置电平转换电路，可实现与3.0~5V内不同上位机接口电平兼容通信。
[0009]7.本发明优化外围引脚排序，可实现PCB布局布线灵活排序,提闻整机广品PCB设计的易用性。
【专利附图】
【附图说明】
[0010]图1为本发明的一种实施实例的芯片结构方框图；
图2为本发明的一种实施实例的芯片接口分配示意图；
图3为本发明的一种实施实例的芯片管脚定义及封装排序示意图。
【具体实施方式】
[0011]以下结合附图的具体实施例对本发明进一步说明。(但不是对本发明的限制)。
[0012]如图1所示，是本发明的一种实施例的芯片结构方框图，本发明的 芯片内设有二线式串行接 口模块、命令译码器模块；阵列显示复用控制模块、输出锁存器模块；辉度调节模块；键扫时序控制模块、移位寄存模块；按键输入判决模块、键扫存贮模块以及输出驱动模块；同时内置有振荡电路模块、复位电路模块等；二线式串行信号D10/CLK通过二线串行接口模块与命令译码器模块相连，模块间的通信为双向通信；命令译码器模块与辉度调节模块、阵列显示复用时序控制模块、键扫时序控制模块、键扫存贮模块相连；辉度调节模块在收到命令译码器相关指令后，输出辉度等级指令信息到输出锁存器进行锁存；阵列显示复用时序模块在收到命令译码器相关指令后，输出相应的显示控制指令信息到输出锁存器进行锁存；键扫时序控制模块的输出信号一路输出到输出锁存器模块，另一路输出移位寄存器；移位寄存器模块的输出端与输出驱动模块的一个输入端相连；输出驱动模块的信号输入取自输出锁存器模块和移位寄存器模块，并输出D1-D12共12路输出显示接口至芯片的物理引脚；同时D9-D12四路信号输出到按键输入判决电路；按键输入判决电路的输出端连接到键扫存贮器模块；键扫存贮器模块的输出端与键扫时序控制电路、命令译码器相连；芯片内置复位电路及振荡电路，为整个系统各模块提供时序参考。
[0013]所述的具阵列式显示复用算法的(LED)数码管驱动及按键控制芯片，采用阵列式显示复用算法，将12路显示驱动接口分成三组，分别为:D1\D2\D3\D4; D5\D6\D7\D8; D9\D10\D11\D12，并通过接口配置，将每组分别配置为位驱动模式，其它余下两组共8个接口则相应配置成段驱动模式，如此循环复用，则可实现3组*4=12位8段显示驱动；在位驱动模式中，相对应接口为输入状态，段驱动模式中，相应的接口为输出状态；通过对标准库中的PAD进行修改，加大驱动管的长宽比，增大驱动能力，使接口驱动电流IOL ^ 360mA,满足多位显示复用驱动时大电流需求。
[0014]所述的具阵列式显示复用算法的(LED)数码管驱动及按键控制芯片，增加3个显示寄存器状态位，以配置驱动显示输出电压波形的占空比，分别为:1/16、2/16、4/16、6/16、8/16、10/16、12/16、14/16共八级占空比输出，实现8级亮度调节。[0015]所述的具阵列式显示复用算法的(LED)数码管驱动及按键控制芯片，其特征在于采用时分复用技术，通过键扫时序控制模块，定时插入按键扫描信号，并于D1-D8各接口间分时输出，按键扫描期间，D9-D12配置为按键的输入端，并通过按键输入判决模块，判断有效的按键动作；通过该技术，可实现4*8=32个按键控制。
[0016]所述的具阵列式显示复用算法的(LED)数码管驱动及按键控制芯片，其特征在于采用二线式串行接口，并在通信接口内置上拉电阻，上拉电阻采用CMOS阱电阻工艺，以提高电阻精度同时，减少与上位机不同接口电平通信时的相互干扰，加强接口电平兼容性。同时该芯片内置复位电路及振荡电路，进一步优化整机应用成本。
[0017]用于本发明的阵列式显示复用算法:
传统的LED数码管驱动显示，每个接口均为一对一驱动，同时段与位的驱动是独立的，因此需要较多的接口引脚。
[0018]本发明采用创新的驱动思路，采用阵列式显示复用控制逻辑算法，使每个接口同时兼具段、位两种驱动模式；通过严谨的驱动算法时序，采用时分动态扫描模式，并提高扫描时钟速率，提高接口驱动电流，完成对输出接口的阵列式显示及复用，如下:
如图2接口分配示意图:
1.将12路显示驱动接口分成三组，分别为:D1\D2\D3\D4; D5\D6\D7\D8; D9\D10\D11\D12。
[0019]2.通过接口配置，将每组分别配置为位驱动模式，其它余下两组共8个接口则相应配置成段驱动模式，如此循环复用，则可实现3组*4=12位8段显示驱动。
[0020]3.位驱动模式中，`相对应接口为输入状态；段驱动模式中，相应的接口为输出状态。
[0021]4.通过对标准库中的PAD进行修改，加大驱动管的长宽比，增大驱动能力，使接口驱动电流IOL ^ 360mA，满足多位显示复用驱动时大电流需求。
[0022]用于本发明的8级辉度调节:
本发明通过增加3个显示寄存器状态位，以配置驱动显示输出电压波形的占空比，分别为:1/16、2/16、4/16、6/16、8/16、10/16、12/16、14/16共八级占空比输出，实现8级亮度调节。
[0023]本发明的接口按键复用技术
本发明采用时分复用技术，通过键扫时序控制模块，定时插入按键扫描信号，并于D1-D8各接口间分时输出，按键扫描期间，D9-D12配置为按键的输入端，并通过按键输入判决模块，判断有效的按键动作。通过该技术，可实现4*8=32个按键控制。
[0024]通信接口及成本优化:
传统的LED数码管驱动及按键控制专用芯片通常采用三线式串行通信或二线式串行通信模式，且为了提高接口的驱动能力及与不同电平上位机间接口兼容性，需外挂上拉电阻或电平转换电路，成本高。
[0025]本发明采用二线式串行接口，并根据实际应用经验，在通信接口内置上拉电阻，上拉电阻采用CMOS阱电阻工艺，以提高电阻精度同时，减少与上位机不同接口电平通信时的相互干扰，加强接口电平兼容性。同时本发明内置复位电路及振荡电路，进一步优化整机应用成本封装布局
所述的具阵列式显示复用算法的LED数码管驱动及按键控制芯片，其特征在于该芯片高度集成于S0P16或DIP16的16引脚封装片内，并根据实际应用中PCB的布局布线需要，以及大多数显示面板PCB单面敷铜板选材需求，优化本发明的输出引脚布局，将信号引脚及电源引脚靠边排列，以提高关键信号的PCB布局通畅，同时D1-D12按顺序排列，方便PCB线路的布通性，以减少单面PCB布线中跳线元件的用量，进一步优化成本。
[0026]如图3.芯片管脚定义及封装排序示意图，本发明的芯片高度集成于S0P16或DIP16的16引脚封装片内，并根据实际应用中PCB的布局布线需要，以及大多数显示面板PCB单面敷铜板选材需求，优化本发明的输出引脚布局，将信号引脚及电源引脚靠边排列，以提高关键信号的PCB布局通畅，同时D1-D12按顺序排列，方便PCB线路的布通性，以减少单面PCB布线中跳线元件的用量，进一步优化成本。
[0027]所述芯片的管脚定义如下表:
【权利要求】
1.具阵列式显示复用算法的数码管显示及按键控制专用芯片，其特征在于，所述的芯片内设有二线式串行接口模块、命令译码器模块；阵列显示复用控制模块、输出锁存器模块；辉度调节模块；键扫时序控制模块、移位寄存模块；按键输入判决模块、键扫存贮模块以及输出驱动模块；同时内置有振荡电路模块、复位电路模块；二线式串行信号DIO/CLK通过二线串行接口模块与命令译码器模块相连，模块间的通信为双向通信；命令译码器模块与辉度调节模块、阵列显示复用时序控制模块、键扫时序控制模块、键扫存贮模块相连；辉度调节模块在收到命令译码器相关指令后，输出辉度等级指令信息到输出锁存器进行锁存；阵列显示复用时序模块在收到命令译码器相关指令后，输出相应的显示控制指令信息到输出锁存器进行锁存；键扫时序控制模块的输出信号一路输出到输出锁存器模块，另一路输出移位寄存器；移位寄存器模块的输出端与输出驱动模块的一个输入端相连；输出驱动模块的信号输入取自输出锁存器模块和移位寄存器模块，并输出D1-D12共12路输出显示接口至芯片的物理引脚；同时D9-D12四路信号输出到按键输入判决电路；按键输入判决电路的输出端连接到键扫存贮器模块；键扫存贮器模块的输出端与键扫时序控制电路、命令译码器相连；芯片内置复位电路及振荡电路，为整个系统各模块提供时序参考。
2.根据权利要求1所述的具阵列式显示复用算法的数码管驱动及按键控制芯片，其特征在于，所述的芯片采用阵列式显示复用算法，将12路显示驱动接口分成三组，分别为:D1\D2\D3\D4;D5\D6\D7\D8;D9\D10\D11\D12，并通过接口配置，将每组分别配置为位驱动模式，其它余下两组共8个接口则相应配置成段驱动模式，如此循环复用，则实现3组*4=12位8段显示驱动；在位驱动模式中，相对应接口为输入状态，段驱动模式中，相应的接口为输出状态；通过对标准库中的PAD进行修改，加大驱动管的长宽比，增大驱动能力，使接口驱动电流IOL ^ 360mA，满足多位显示复用驱动时大电流需求。
3.根据权利要求1所述的具阵列式显示复用算法的数码管驱动及按键控制芯片，其特征在于，所述的芯片增加3个显示寄存器状态位，以配置驱动显示输出电压波形的占空比，分别为:1/16、2/16、4/16、6/16、8/16、10/16、12/16、14/16共八级占空比输出，实现8级亮度调节。
4.根据权利要求1所述的具阵列式显示复用算法的数码管驱动及按键控制芯片，其特征在于，所述的芯片采用时 分复用技术，通过键扫时序控制模块，定时插入按键扫描信号，并于D1-D8各接口间分时输出，按键扫描期间，D9-D12配置为按键的输入端，并通过按键输入判决模块，判断有效的按键动作；通过该技术，实现4*8=32个按键控制。
5.根据权利要求1所述的具阵列式显示复用算法的数码管驱动及按键控制芯片，其特征在于，所述的芯片采用二线式串行接口，并在通信接口内置上拉电阻，上拉电阻采用CMOS阱电阻工艺，以提高电阻精度同时，减少与上位机不同接口电平通信时的相互干扰，加强接口电平兼容性；同时该芯片内置复位电路及振荡电路，进一步优化整机应用成本。
6.根据权利要求1所述的具阵列式显示复用算法的数码管驱动及按键控制芯片，其特征在于，所述的芯片高度集成于S0P16或DIP16的16引脚封装片内，并根据实际应用中PCB的布局布线需要，以及大多数显示面板PCB单面敷铜板选材需求，优化本发明的输出引脚布局，将信号引脚及电源引脚靠边排列，以提高关键信号的PCB布局通畅，同时D1-D12按顺序排列，方便PCB线路的布通性，以减少单面PCB布线中跳线元件的用量，进一步优化成本。
7.根据权利要求1所述的具阵列式显示复用算法的数码管驱动及按键控制芯片，其特征在于，所述的芯片的管脚Dl—D8为LED管脚驱动，接LED阳极或者阴极；管脚也用作键扫描输出；D9—D12为LED管脚驱动，接LED阳极或者阴极；也用作按键输入管脚复用，键扫信号在显示周期结束后被锁存；DIO为二线式串行数据接口，在时钟下降沿输出串行数据，从高位开始；在时钟上 升沿输入串行数据，从高位开始，在CLK低电平数据变化；CLK为二线式串行时钟接口，在上升沿读取串行数据，下降沿输出数据；VDD接系统电源3.0~5.0V, GND接系统地。
【文档编号】G09G3/32GK103761942SQ201410051204
【公开日】2014年4月30日 申请日期:2014年2月14日 优先权日:2014年2月14日
【发明者】刘伟城 申请人:福州福大海矽微电子有限公司