像素电路及其驱动方法
【专利摘要】本发明提供一种像素电路及其驱动方法，该像素电路包括第一开关、增压单元、储存电容以及像素电容。第一开关的第一端接收数据电压，第一开关的控制端接收驱动电压。增压单元接收第一栅极驱动信号、第二栅极驱动信号及栅极电压控制信号且提供驱动电压。储存电容电性连接于第一开关的第二端与第一共同电压之间。像素电容电性连接于第一开关的第二端与第二共同电压之间，其中第一共同电压不同于第二共同电压。
【专利说明】像素电路及其驱动方法
【技术领域】
[0001]本发明是有关于一种像素电路及其驱动方法，且特别是有关于一种可快速充电的像素电路及其驱动方法。
【背景技术】
[0002]随着显示科技的蓬勃发展，使用者对于显示器显像品质的要求越来越高。其中，为因应使用者对于显示器其反应时间(response time)的需求，显示器相关业者纷纷投入蓝相液晶(blue phase liquid crystal ；BPLC)显示器的开发。
[0003]蓝相液晶显示器优于传统液晶的反应速度，在改善液晶显示器的影像效果上具有极大潜力。然而，由于蓝相液晶必须使用较高的驱动电压，故在设计上会透过较大的等效液晶电容以降低其驱动电压。此较大的等效液晶电容可能影响液晶的充电速度，导致蓝相液晶无法快速充电至所需的灰阶电压值。
【发明内容】
[0004]本发明提供一种像素电路及其驱动方法，可使液晶像素快速充电至所需的灰阶电压值，提升像素电路的操作频率。
[0005]本发明提出的像素电路包括第一开关、增压单元、储存电容以及像素电容。第一开关具有一第一端、一第二端及一控制端，且第一开关的第一端接收数据电压，第一开关的控制端接收驱动电压。增压单元接收第一栅极驱动信号、第二栅极驱动信号及栅极电压控制信号且提供驱动电压。储存电容电性连接于第一开关的第二端与第一共同电压之间。像素电容电性连接于第一开关的第二端与第二共同电压之间，其中第一共同电压不同于第二共同电压。
[0006]在本发明的一实施例中，上述驱动电压的第一致能准位大于第一栅极驱动信号及第二栅极驱动信号的多个第二致能准位。
[0007]在本发明的一实施例中，上述增压单元包括第二开关以及增压电容。第二开关具有第一端、第二端及控制端，第二开关的第一端接收第一栅极驱动信号，第二开关的控制端接收栅极电压控制信号，且第二开关的第二端提供驱动电压。增压电容电性连接于第二开关的第二端与第二栅极驱动信号之间。
[0008]在本发明的一实施例中，上述第一致能准位为第二致能准位的总和。
[0009]在本发明的一实施例中，上述栅极电压控制信号具有多个第一驱动脉冲，第一栅极驱动信号具有第二驱动脉冲，第二栅极驱动信号具有第三驱动脉冲，各第三驱动脉冲位于相邻的两个第一驱动脉冲之间，且各第二驱动脉冲与上述两个第一驱动脉冲中较先者重迭。
[0010]在本发明的一实施例中，上述第一共同电压及第二共同电压的电压准位交换于各第三驱动脉冲的上升缘。
[0011]在本发明的一实施例中，上述第一共同电压相反于第二共同电压。[0012]本发明提出的像素电路的驱动方法包括下列步骤。在第一期间，透过第一栅极驱动信号提供第一致能准位至增压电容的第一端。在第二期间，透过第二栅极驱动信号提供第二致能准位至增压电容的第二端，且增压电容的第一端提供驱动电压以导通像素电路的开关。在第三期间，提供禁能准位至增压电容的第一端。
[0013]在本发明的一实施例中，上述驱动电压的致能准位等于第一致能准位与第二致能准位的总和。
[0014]在本发明的一实施例中，上述在第二期间，交换第一共同电压及第二共同电压的电压准位。
[0015]基于上述，本发明实施例所提出的像素电路及其驱动方法利用增压单元以提升驱动电压的电压准位，可使液晶像素快速充电至所需的灰阶电压值，并提升像素电路的操作频率。
[0016]为让本案的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
【专利附图】
【附图说明】
[0017]图1为依据本发明一实施例的像素电路的电路示意图。
[0018]图2为依据本发明一实施例的像素电路的详细电路图。
[0019]图3是依照本发明一实施例的像素电路的驱动波形示意图。
[0020]图4是依照本发明一实施例的像素电路的驱动波形示意图。
[0021]图5为依据本发明一实施例的像素电路的驱动方法的流程图。
[0022]其中，附图标记:
[0023]100、200:像素电路
[0024]110、210:增压单元
[0025]CC:增压电容
[0026]CLC:像素电容
[0027]CST:储存电容
[0028]Gl:第一栅极驱动信号
[0029]G2:第二栅极驱动信号
[0030]Pl:第一期间
[0031]P2:第二期间
[0032]P3:第三期间
[0033]PF:画面期间
[0034]Pffl:第一驱动脉冲
[0035]PW2:第二驱动脉冲
[0036]PW3:第三驱动脉冲
[0037]Tl:第一开关
[0038]T2:第二开关
[0039]VCOMl:第一共同电压
[0040]VC0M2:第二共同电压[0041]VDATA:数据电压
[0042]VG:驱动电压
[0043]VH:高电压
[0044]VL:低电压
[0045]S510、S520、S530:步骤
【具体实施方式】
[0046]图1为依据本发明一实施例的像素电路100的电路示意图。请参照图1，在本实施例中，像素电路100包括第一开关Tl、增压单元110、储存电容CST以及像素电容CLC。其中，第一开关Tl的第一端接收数据电压VDATA，且第一开关Tl的控制端接收驱动电压VG。增压单元110接收第一栅极驱动信号G1、第二栅极驱动信号G2及栅极电压控制信号GDS，且提供驱动电压VG。储存电容CST电性连接于第一开关Tl的第二端与第一共同电压VCOMl之间，而像素电容CLC电性则连接于第一开关Tl的第二端与第二共同电压VC0M2之间。在此实施例中，像素电容CLC可为蓝相液晶所形成，但不限于此。
[0047]需说明的是，本实施例的驱动电压VG的致能准位大于第一栅极驱动信号Gl的致能准位或第二栅极驱动信号G2的致能准位。详言之，在一实施例中，像素电路100可以是像素阵列中第N列的其中一个像素电路，且第N列的像素电路共同受控于第N级栅极驱动信号而开启。此实施例的像素电路100可以第N-1级栅极驱动信号作为第一栅极驱动信号G1，并以第N级栅极驱动信号作为第二栅极驱动信号G2。因此，增压单元110可先利用第一栅极驱动信号Gl的致能准位(例如高电压准位)对驱动电压VG进行预充电，以提升驱动电压VG的电压准位至第一栅极驱动信号Gl的致能准位。之后，再藉由第二栅极驱动信号G2的致能准位(例如高电压准位)而再一次地将驱动电压VG的电压准位提升，此时的驱动电压VG的电压准位例如是第一栅极驱动信号Gl与第二栅极驱动信号G2的致能准位的总和。如此一来，相应于上述具有较高电压准位的驱动电压VG，流经第一开关Tl的电流可相应增加，进而使数据电压VDATA可以较大电流对储存电容CST以及像素电容CLC进行充电。藉此，本实施例的像素电路100透过增压单元110提升驱动电压VG的电压准位，可加速对像素电容CLC的充电速率，而使液晶快速达到所需的灰阶电压值。
[0048]在其他实施例中，增压单元110可视设计需求而使用其他的前级栅极驱动信号以调整并将驱动电压VG的电压准位提升，本发明对此不设限。另外，本实施例的第一共同电压VCOMl可不同于第二共同电压VC0M2。而在其他实施例中，第一共同电压VCOMl也可与第二共同电压VC0M2相同，应用本实施例者可依其电路需求而适当配置第一共同电压VCOMl及第二共同电压VC0M2的电压准位。
[0049]接着对像素电路100的细部电路详加说明。图2为依据本发明一实施例的像素电路200的电路图。请参照图1及图2，像素电路200的电路结构大致相同于像素电路100，其不同之处在于增压单元210，其中相同或相似元件使用相同或相似标号。在此实施例中，增压单元210可包括第二开关T2以及增压电容CC。第二开关T2的第一端接收第一栅极驱动信号G1，第二开关T2的控制端接收栅极电压控制信号GDS，第二开关T2的第二端则提供驱动电压VG。增压电容CC电性连接于第二开关T2的第二端与第一栅极驱动信号Gl之间。第一开关Tl与第二开关T2例如是N型晶体管，并可分别在栅极电压控制信号GDS与驱动电压VG为高电压准位时为导通。
[0050]请参照图3的像素电路200的驱动波形示意图。在本实施例中，栅极电压控制信号⑶S在一画面期间PF中具有多个第一驱动脉冲PW1，第一栅极驱动信号Gl在一画面期间PF中具有一个第二驱动脉冲PW2，且第二栅极驱动信号G2在一画面期间PF中具有一个第三驱动脉冲PW3。其中，第三驱动脉冲PW3位于相邻的两个驱动脉冲PWl之间，且第二驱动脉冲PW2与上述两个第一驱动脉冲PWl中较先者重迭。上述第一驱动脉冲PWl、第二驱动脉冲PW2以及第三驱动脉冲PW3的高电压准位可设定为高电压VH，而低电压准位可设定为低电压VL。在其他实施例中，上述(如PWl?PW3)驱动脉冲分别对应的高电压准位与低电压准位可不需相同。另外，数据电压VDATA的电压准位(如VLl及VL2)会依据对应的影像数据设定为一特定电压值范围内的一任意电压，此可依据本领域通常知识者而定，本发明实施例不以此为限。
[0051]在本实施例中，像素电路200的画面期间PF可依序包括第一期间P1、第二期间P2及第三P3。其中，像素电路200在第一期间Pl中会对应第一驱动脉冲PWl利用第一栅极驱动信号Gl的第二驱动脉冲PW2的致能准位(在此以高电压VH为例)对驱动电压VG进行预充电并以初步提升驱动电压VG的电压准位，并且会利用数据电压VDATA对像素电容CLC及储存电容CST进行预充电。
[0052]在第二期间P2中，像素电路200进一步地以第三驱动脉冲PW3的致能准位(在此以高电压VH为例)再提升驱动电压VG的电压准位，使数据电压VDATA可以较大的充电速率对像素电容CLC进行充电。而第三期间P3则将第二驱动脉冲PW2的禁能准位(在此以低电压VL为例)传送至增压电容CC，以对增压电容CC进行放电。以下进一步说明像素电路200在上述期间Pl?P3中的详细作动模式。
[0053]在第一期间Pl中，栅极电压控制信号GDS会设定为高电压VH而形成一个第一驱动脉冲PW1，以致于第二开关T2相应地呈现导通。接着，像素电路200透过第一栅极驱动信号Gl的第二驱动脉冲PW2将高电压VH提供至增压电容CC的第一端，以提升驱动电压VG的电压准位，亦即增压电容CC的跨压等于高电压VH。此时，第一开关Tl受控于高电压VH而导通，以致于数据电压VDATA，会传送至像素电容CLC及储存电容CST，而像素电容CLC及储存电容CST会利用数据电压VDATA的电压准位VLl进行预充电。
[0054]在第二期间P2中，栅极电压控制信号⑶S为低电压VL，以致于第二开关T2相应地呈现关闭，然而，像素电路200透过第二栅极驱动信号G2的第三驱动脉冲PW3将高电压VH提供增压电容CC的第二端，以提升增压电容CC的第一端所提供驱动电压VG，进而提高像素电路200的第一开关Tl的导通程度。此时，驱动电压VG的电压准位会等于2倍的高电压VH,亦即驱动电压VG的电压准位大于第一栅极驱动信号Gl及第二栅极驱动信号G2各别的致能准位，并且等于第一栅极驱动信号Gl及第二栅极驱动信号G2的致能准位的总和。藉此，由于驱动电压VG的电压准位被大幅提高(即2倍的高电压VH)，因此流经第一开关Tl的电流会大幅增加，进而提升数据电压VDATA对于储存电容CST以及像素电容CLC的充电速率，以致于储存电容CST以及像素电容CLC的跨压可快速的达到数据电压VDATA的电压准位VL2。
[0055]而在第三期间P3中，第二开关T2会对应栅极电压控制信号⑶S的另一个第一驱动脉冲PWl而导通，以将第一栅极驱动信号Gl的禁能准位(例如低电压VL)提供至增压电容CC的第一端，此时的增压电容CC会透过第一栅极驱动信号Gl的低电压VL而将释放所储存的电荷，使驱动电压VG被重置(亦即被设置为低电压VL)，以关闭第一开关Tl。
[0056]依据上述，本实施例即是利用第一期间Pl对驱动电压VG进行预充电的方式，且更在第二期间P2时透过增压电容CC以进一步提高驱动电压VG的电压准位，藉以让驱动电压VG所控制的第一开关Tl可提供较快的充电速率以对储存电容CST进行充电。需说明的是，上述提升驱动电压VG的方式也可以利用其他升压电路或是倍压电路的形式来实现。
[0057]在部分实施例中，储存电容CST提供至像素电路200的第一共同电压VCOMl以及像素电容CLC提供至像素电路200的第二共同电压VC0M2可为不同。举例而言，图4为依据本发明一实施例的像素电路200的驱动波形示意图，其中第一共同电压VCOMl与共同电压第二 VC0M2不同，且在本实施例中第一共同电压VCOMl与第二共同电压VC0M2是设定为互为反相信号。本实施例的像素电路200的电路运作大致相同于前述实施例，不同之处在于，在第二期间P2中，第一共同电压VCOMl及第二共同电压VC0M2的电压准位会交换，亦即，第一共同电压VCOMl会从低电压VL(例如是O伏特)转换为高电位VH(例如是15伏特)，而第二共同电压VC0M2则从高电压VH转换为低电压VL。由于上述驱动脉冲PWl?PW3的边缘可能会引起共同电压VCOMl及VC0M2的突波，此时，利用第一共同电压VCOMl与第二共同电压VC0M2互为反相，则可抵消第一共同电压VCOMl与第二共同电压VC0M2上的突波。藉此，本实施例的像素电路200不仅可实现液晶像素的快速充电，亦能够改善因转态而在第一共同电压VCOMl与第二共同电压VC0M2上的突波问题。
[0058]图5为依据本发明一实施例的像素电路的驱动方法的流程图。请参照图5，本实施例适用于图1所示像素电路100，像素电路100的驱动方法包括下列步骤。在第一期间P1，透过第一栅极驱动信号Gl提供第一致能准位至增压电容CC的第一端(步骤S510)。在第二期间P2，透过第二栅极驱动信号G2提供第二致能准位至增压电容CC的第二端，且增压电容CC的第一端提供驱动电压VG以导通像素电路100的开关Tl (步骤S520)。在第三期间P3，提供禁能准位至增压电容CC的第一端(步骤S530)。其中，上述步骤的顺序为用以说明，本发明实施例不以此为限。并且，上述步骤的细节可参照图1至图4的实施例的说明，在此不再赘述。
[0059]综上所述，本发明实施例所提出的像素电路及其驱动方法利用增压单元以提升驱动电压的电压准位，可使液晶像素快速充电至所需的灰阶电压值，并提升像素电路的操作频率。此外，本发明实施例还可透过将储存电容与像素电容分别对应的共同电压设计为反相，藉以改善共同电压的突波问题。
[0060]虽然本发明已以实施例公开如上，但其并非用以限定本发明，任何所属【技术领域】的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与修改，故本发明的保护范围当视后附的权利要求书保护范围所界定者为准。
【权利要求】
1.一种像素电路，其特征在于，包括: 一第一开关，具有一第一端、一第二端及一控制端，该第一开关的该第一端接收一数据电压，该第一开关的该控制端接收一驱动电压； 一增压单元，接收一第一栅极驱动信号、一第二栅极驱动信号及一栅极电压控制信号且提供该驱动电压； 一储存电容，电性连接于该第一开关的该第二端与一第一共同电压之间；以及一像素电容，电性连接于该第一开关的该第二端与一第二共同电压之间，其中该第一共同电压不同于该第二共同电压。
2.如权利要求1所述的像素电路，其特征在于，该驱动电压的一第一致能准位大于该第一栅极驱动信号及该第二栅极驱动信号的多个第二致能准位。
3.如权利要求1或2所述的像素电路，其特征在于，该增压单元包括: 一第二开关，具有一第一端、一第二端及一控制端，该第二开关的该第一端接收该第一栅极驱动信号，该第二开关的该控制端接收该栅极电压控制信号，该第二开关的该第二端提供该驱动电压；以及 一增压电容，电性连接于该第二开关的该第二端与该第二栅极驱动信号之间。
4.如权利要求1所述的像素电路，其特征在于，该第一致能准位为该些第二致能准位的总和。
5.如权利要求1所述的像素电路，其特征在于，该栅极电压控制信号具有多个第一驱动脉冲，该第一栅极驱动信号具有一第二驱动脉冲，该第二栅极驱动信号具有一第三驱动脉冲，各该些第三驱动脉冲位于相邻的两个第一驱动脉冲之间，且各该些第二驱动脉冲与上述两个第一驱动脉冲中较先者重迭。
6.如权利要求5所述的像素电路，其特征在于，该第一共同电压及该第二共同电压的电压准位交换于各该些第三驱动脉冲的一上升缘。
7.如权利要求1所述的像素电路，其特征在于，该第一共同电压相反于该第二共同电压。
8.一种像素电路的驱动方法，其特征在于，包括: 在一第一期间，透过一第一栅极驱动信号提供一第一致能准位至一增压电容的一第一端; 在一第二期间，透过一第二栅极驱动信号提供一第二致能准位至该增压电容的一第二端，且该增压电容的该第一端提供一驱动电压以导通该像素电路的一开关；以及在一第三期间，提供一禁能准位至该增压电容的该第一端。
9.如权利要求8所述的像素电路的驱动方法，其特征在于，该驱动电压的一致能准位等于该第一致能准位与该第二致能准位的总和。
10.如权利要求9所述的像素电路的驱动方法，其特征在于，在该第二期间，交换该第一共同电压及该第二共同电压的电压准位。
【文档编号】G09G3/36GK103971654SQ201410196106
【公开日】2014年8月6日 申请日期:2014年5月9日 优先权日:2014年2月17日
【发明者】林志隆, 郑贸薰, 洪嘉泽, 曾柏翔, 林敬桓 申请人:友达光电股份有限公司