阵列基板栅极驱动单元、方法、电路和显示装置制造方法
【专利摘要】本发明提供了一种阵列基板栅极驱动单元、方法、电路和显示装置。所述阵列基板栅极驱动单元，包括输入端、开启模块、控制模块、输出模块和栅极驱动信号输出端，开启模块用于在开启时间段控制来自所述输入端的触发信号输入所述控制模块；所述控制模块在输出时间段向输出模块输出第二时钟信号；所述输出模块在开启时间段控制第一电平输出至所述栅极驱动信号输出端在输出时间段将第二时钟信号输出至栅极驱动信号输出端，在维持时间段控制第一电平输出至栅极驱动信号输出端；第一时钟信号和第二时钟信号反相。本发明可以实现窄边框。
【专利说明】阵列基板栅极驱动单元、方法、电路和显示装置
【技术领域】
[0001]本发明涉及显示【技术领域】，尤其涉及一种阵列基板栅极驱动单元、方法、电路和显示装置。
【背景技术】
[0002]GOA(Gate On Array,阵列基板栅极驱动电路)一般应用于LTPS(Low TemperaturePoly-si I icon，低温多晶硅)显示面板，目前大部分GOA的电路结构通常使用2个或3个时钟信号，以及两个直流电平(高电平VHG和低电平VGL)，在逐级扫描栅线时实现移位寄存器功能。
[0003]如图1所示，现有的一种应用于LTPS显示面板的阵列基板栅极驱动电路包括的第N级阵列基板栅极驱动单元包括输入端(图1中未示)、第一晶体管Tl、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第一电容Cl、第二电容C2和栅极驱动信号输出端GN，其中，
[0004]Tl、T2、T3、T4、T5、T6 和 T7 都为 p 型晶体管；
[0005]该输入端接入第N-1级阵列基板栅极驱动单元输出的第N-1级栅极驱动信号Gim以作为触发信号；
[0006]该栅极驱动信号输出端Gn输出第N级栅极驱动信号；
[0007]N为大于I的整数。
[0008]现有的阵列基板栅极驱动电路包括7个晶体管和2个存储电容，采用了两个时钟信号(第一时钟信号CLK和第二时钟信号CLKB)以及两个直流信号(高电平VGH和低电平VGL)。现有的7T2C的GOA电路使用较多的信号线和晶体管，实现Imm以下的窄边框显示器比较困难。
【发明内容】
[0009]本发明的主要目的在于提供一种阵列基板栅极驱动单元、方法、电路和显示装置，以实现窄边框。
[0010]为了达到上述目的，本发明提供了一种阵列基板栅极驱动单元，包括输入端、开启模块、控制模块、输出模块和栅极驱动信号输出端，其中，
[0011]所述开启模块，用于在每一显示周期的开启时间段，在第一时钟信号的控制下控制来自所述输入端的触发信号输入所述控制模块；
[0012]所述控制模块，用于在每一显示周期的输出时间段，在所述第一时钟信号、所述第一电平和所述触发信号的控制下，向所述输出模块输出第二时钟信号；
[0013]所述输出模块，用于在每一显示周期的开启时间段，在所述第一时钟信号的控制下控制第一电平输出至所述栅极驱动信号输出端，还用于在每一显示周期的输出时间段将所述第二时钟信号输出至所述栅极驱动信号输出端，还用于在每一显示周期的维持时间段在所述第一时钟信号的控制下控制所述第一电平输出至所述栅极驱动信号输出端；
[0014]所述第一时钟信号和所述第二时钟信号反相。
[0015]实施时,所述开启模块包括:
[0016]开启晶体管，栅极接入所述第一时钟信号，第一极接入来自所述输入端的触发信号，第二极与所述控制模块连接。
[0017]实施时，所述控制模块包括:
[0018]第一控制晶体管，栅极与所述开启模块连接，第一极接入所述第二时钟信号；
[0019]第二控制晶体管，栅极接入所述第一时钟信号，第一极接入所述第一电平，第二极分别与所述第一控制晶体管的第二极和所述输出模块连接；
[0020]以及，维持电容，连接于所述第一控制晶体管的栅极和所述第一控制晶体管的第二极之间。
[0021]实施时，所述输出模块包括:
[0022]第一输出晶体管，栅极接入所述第一时钟信号，第一极接入所述第一电平，第二极与所述栅极驱动信号输出端连接；
[0023]第二输出晶体管，栅极与所述第二控制晶体管的第二极连接，第一极与所述栅极驱动信号输出端连接，第二极接入所述第二时钟信号。
[0024]实施时，所述开启晶体管、所述第一控制晶体管、所述第二控制晶体管、所述第一输出晶体管和所述第二输出晶体管都为P型晶体管；
[0025]所述第一电平为高电平。
[0026]实施时，所述开启晶体管、所述第一控制晶体管、所述第二控制晶体管、所述第一输出晶体管和所述第二输出晶体管都为η型晶体管；
[0027]所述第一电平为低电平。
[0028]本发明还提供了一种阵列基板栅极驱动方法，应用于上述的阵列基板栅极驱动单元，包括:
[0029]在每一显示周期的开启时间段，开启模块在第一时钟信号的控制下控制来自输入端的触发信号输入控制模块，输出模块在所述第一时钟信号的控制下控制第一电平输出至栅极驱动信号输出端；
[0030]在每一显不周期的输出时间段,控制模块在所述第一时钟信号、第一电平和所述触发信号的控制下，向输出模块输出第二时钟信号，输出模块将第二时钟信号输出至所述栅极驱动信号输出端；
[0031]在每一显示周期的维持时间段，输出模块在所述第一时钟信号的控制下控制所述第一电平输出至所述栅极驱动信号输出端。
[0032]本发明还提供了一种阵列基板栅极驱动方法，应用于上述的阵列基板栅极驱动单元，包括:
[0033]在每一显不周期的开启时间段,第一时钟信号控制打开第一输出晶体管和开启晶体管，输出第一电平至栅极驱动信号输出端，输出触发信号至第一控制晶体管的栅极，以控制打开所述第一控制晶体管，使得输出第二时钟信号至第二输出晶体管的栅极，以控制关断所述第二输出晶体管；
[0034]在每一显示周期的输出时间段，所述第一时钟信号控制关断所述开启晶体管，所述第一时钟信号控制关断所述第二控制晶体管，使得第一电平不能输出到所述第二输出晶体管的栅极，所述第一时钟信号控制关断所述第一输出晶体管，使得第一电平不能输出到所述栅极驱动信号输出端；通过维持电容维持所述第一控制晶体管的栅极电位以控制所述第一控制晶体管维持打开状态，从而控制打开所述第二输出晶体管，输出第二时钟信号至所述栅极驱动信号输出端；
[0035]在每一显示周期的在维持时间段，在第一个时钟周期，所述第一时钟信号控制打开所述第一输出晶体管，同时所述第一时钟信号打开所述开启晶体管，使得所述第一控制晶体管的栅极接入所述触发信号，以关断所述第一控制晶体管，所述第一时钟信号控制打开所述第二控制晶体管，使得所述第二输出晶体管的栅极接入第一电平，控制关断所述第二输出晶体管，以保证输出第一电平至所述栅极驱动信号输出端；在下一个时钟周期，所述第一时钟信号控制关断所述第一输出晶体管，通过所述维持电容维持所述第二输出晶体管的栅极电位以控制关断所述第二输出晶体管，使得所述栅极驱动信号输出端的电位维持为第一电平。
[0036]本发明还提供了一种阵列基板栅极驱动电路，包括多级上述的阵列基板栅极驱动单元；
[0037]除了第一级阵列基板栅极驱动单元之外，每一级阵列基板栅极驱动单元的输入端与相邻上一级阵列基板栅极驱动单元的栅极驱动信号输出端连接。
[0038]本发明还提供了一种显示装置，包括上述的阵列基板栅极驱动电路。
[0039]与现有技术相比，本发明所述的阵列基板栅极驱动单元仅采用了五个晶体管和一个电容，并采用了三根信号线进行驱动，减少了 GOA电路面积，用于实现窄边框的显示器；并且在减少晶体管数目和输入信号线的同时，保证GOA电路的稳定性和信赖性；本发明可以使用现有技术的驱动时序和集成电路芯片，有利于降低成本。
【专利附图】
【附图说明】
[0040]图1是现有的阵列基板棚极驱动电路的电路图；
[0041]图2是本发明实施例所述的阵列基板栅极驱动电路的结构图；
[0042]图3是本发明一具体实施例所述的阵列基板栅极驱动电路的电路图；
[0043]图4是本发明该具体实施例所述的阵列基板栅极驱动电路的工作时序图。
【具体实施方式】
[0044]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0045]如图2所示，本发明实施例所述的阵列基板栅极驱动单元包括输入端(图3中未示)、开启模块31、控制模块32、输出模块33和栅极驱动信号输出端Gn(图3中未示)，其中，
[0046]所述开启模块31,用于在每一显不周期的开启时间段,在第一时钟信号CLK的控制下控制来自所述输入端的触发信号Gim输入所述控制模块32 ；
[0047]所述控制模块32，用于在每一显示周期的输出时间段，在所述第一时钟信号CLK、所述第一电平Vl和所述触发信号GN_i的控制下，向所述输出模块33输出第二时钟信号CLKB ；
[0048]所述输出模块33,用于在每一显不周期的开启时间段,在所述第一时钟信号CLK的控制下控制第一电平Vl输出至所述栅极驱动信号输出端Gn，还用于在每一显示周期的输出时间段将所述第二时钟信号输出至所述栅极驱动信号输出端Gn，还用于在每一显示周期的维持时间段在所述第一时钟信号CLK的控制下控制所述第一电平Vl输出至所述栅极驱动信号输出端Gn ；
[0049]所述第一时钟信号CLK和所述第二时钟信号CLKB反相。
[0050]在实际操作时，所述触发信号为相邻上一级阵列基板栅极驱动单元输出的栅极驱动信号Gim。
[0051]本发明实施例所述的阵列基板栅极驱动单元只采用了一个直流信号(第一电平VI)，相对于现有技术来说采用了更少的信号线，可以减少GOA电路面积，更利于实现窄边框的显示器。
[0052]本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除栅极之外的两极，其中第一极可以为源极或漏极，第二极可以为漏极或源极。此外，按照晶体管的特性区分可以将晶体管分为η型晶体管或P型晶体管。在本发明实施例提供的驱动电路中，所有晶体管均是以P型晶体管为例进行的说明，可以想到的是在采用η型晶体管实现时是本领域技术人员可在没有做出创造性劳动前提下轻易想到的，因此也是在本发明的实施例保护范围内的。
[0053]具体的，所述开启模块包括:
[0054]开启晶体管，栅极接入所述第一时钟信号，第一极接入来自所述输入端的触发信号，第二极与所述控制模块连接。
[0055]具体的，所述控制模块包括:
[0056]第一控制晶体管，栅极与所述开启模块连接，第一极接入所述第二时钟信号；
[0057]第二控制晶体管，栅极接入所述第一时钟信号，第一极接入所述第一电平，第二极分别与所述第一控制晶体管的第二极和所述输出模块连接；
[0058]以及，维持电容，连接于所述第一控制晶体管的栅极和所述第一控制晶体管的第二极之间。
[0059]具体的，所述输出模块包括:
[0060]第一输出晶体管，栅极接入所述第一时钟信号，第一极接入所述第一电平，第二极与所述栅极驱动信号输出端连接；
[0061]第二输出晶体管，栅极与所述第二控制晶体管的第二极连接，第一极与所述栅极驱动信号输出端连接，第二极接入所述第二时钟信号。
[0062]下面通过一具体实施例来说明本发明所述的阵列基板栅极驱动单元:
[0063]如图3所示，在本发明该具体实施例所述的阵列基板栅极驱动单元中，
[0064]所述开启模块31包括:
[0065]开启晶体管Tl，栅极接入所述第一时钟信号CLK，第一极接入来自所述输入端的触发信号；
[0066]所述控制模块32包括:
[0067]第一控制晶体管T2，栅极与所述开启晶体管Tl的第二极连接，第一极接入所述第二时钟信号CLKB ；
[0068]第二控制晶体管T3，栅极接入所述第一时钟信号CLK，第一极接入高电平VGH，第二极与所述第一控制晶体管T2的第二极连接；
[0069]以及，维持电容Cl，连接于所述第一控制晶体管T2的栅极和所述第一控制晶体管Tl的第二极之间；
[0070]所述输出模块33包括:
[0071]第一输出晶体管T4，栅极接入所述第一时钟信号CLK，第一极接入所述高电平VGH,第二极与所述栅极驱动信号输出端Gn连接；
[0072]第二输出晶体管T5，栅极与所述第二控制晶体管T3的第二极连接，第一极与所述栅极驱动信号输出端Gn连接，第二极接入所述第二时钟信号CLKB ；
[0073]11、了2、了3、了4和了5都是P型晶体管。
[0074]在实际操作时，Tl、T2、T3、T4和T5也可以部分或全部被替换为η型TFT，只需要相应更改上述晶体管的栅极的控制信号即可，即将触发信号、第一时钟信号和第二时钟信号转换成与采用P型TFT时反相的信号，并将第一电平由高电平转换为低电平即可，以上更改是本领域的常用技术手段，在此不再赘述。
[0075]在如图3的具体实施例所述的阵列基板栅极驱动单元中，仅采用了五个晶体管和一个电容，并采用了三根信号线进行驱动，减少了 GOA电路面积，用于实现窄边框的显示器。
[0076]本发明该具体实施例所述的阵列基板栅极驱动单元的工作时序与现有的阵列基板栅极驱动单元的工作时序相同，具体如图2所示。
[0077]如图4所示，如图3的具体实施例所述的阵列基板栅极驱动单元在工作时，在数据写入阶段:
[0078]在开启时间段Tl，CLK为低电平，CLK打开Τ4，输出高电平VGH至Gn ;CLK作为开启信号，打开Tl ；Gn_!作为触发信号，GN_i为低电平，则此时T2的栅极电位为低电平，T2被打开，CLKB为高电平，则此时T5的栅极电位为高电平，T5被关断；CLK为低电平，T3被打开，T5的栅极接入高电平VGH，保证关断T5 ;在开启时间段Tl输出VGH至Gn ；
[0079]在输出时间段T2，CLK为高电平，CLK关断TLGim为低电平，通过Cl使得T2的栅极电位维持为低电平，以使T2维持打开状态，此时CLKB变为低电平，此时T5的栅极电位为低电平，T5打开，Gn接入CLKB ；CLK关断晶体管T3，使VGH不能输出到T5的栅极，保证T5输出CLKB至Gn ;同时CLK关断T4，使得VGH不能输出到Gn ；
[0080]在数据维持阶段:
[0081]在维持时间段T3，在第一个时钟周期，CLK变为低电平，以打开T4，输出VGH至Gn ；同时CLK打开Tl，使得T2的栅极接入Gim，此时Gim为高电平，因此T2的栅极电位为高电平，T2关断；CLK打开T3，使得T5的栅极接入VGH，T5关断，保证VGH被输出至Gn ;在下一个时钟周期，CLK变为高电平，T4关断，晶体管T5的栅极电位通过Cl保持为高电平，以关断T5，使得输出端Gn的电位维持为高电平。
[0082]在下一帧画面的显示过程，重复上述数据写入阶段和数据维持阶段。
[0083]本发明该具体实施例所述的阵列基板栅极驱动单元在工作时，在显示一帧数据的部分时间内，由CLK控制T4的栅极，保持动态电路的悬浮节点(该悬浮节点为与T4的栅极连接的节点)的电压，保证与现有技术相同的悬浮节点电压维持水平，在减少晶体管数目和输入信号线的同时，保证GOA电路的稳定性和信赖性。
[0084]并且，本发明实施例所述的GOA电路可以使用现有技术的驱动时序和集成电路芯片，有利于降低成本。
[0085]本发明实施例所述的阵列基板栅极驱动方法，应用于上述的阵列基板栅极驱动单元，包括:
[0086]在每一显示周期的开启时间段，开启模块在第一时钟信号的控制下控制来自输入端的触发信号输入控制模块，输出模块在所述第一时钟信号的控制下控制第一电平输出至栅极驱动信号输出端；
[0087]在每一显不周期的输出时间段,控制模块在所述第一时钟信号、第一电平和所述触发信号的控制下，向输出模块输出第二时钟信号，输出模块将第二时钟信号输出至所述栅极驱动信号输出端；
[0088]在每一显示周期的维持时间段，输出模块在所述第一时钟信号的控制下控制所述第一电平输出至所述栅极驱动信号输出端。
[0089]本发明另一实施例所述的阵列基板栅极驱动方法，应用于上述的阵列基板栅极驱动单元，包括:
[0090]在每一显不周期的开启时间段,第一时钟信号控制打开第一输出晶体管和开启晶体管，输出第一电平至栅极驱动信号输出端，输出触发信号至第一控制晶体管的栅极，以控制打开所述第一控制晶体管，使得输出第二时钟信号至第二输出晶体管的栅极，以控制关断所述第二输出晶体管；
[0091]在每一显示周期的输出时间段，所述第一时钟信号控制关断所述开启晶体管，所述第一时钟信号控制关断所述第二控制晶体管，使得第一电平不能输出到所述第二输出晶体管的栅极，所述第一时钟信号控制关断所述第一输出晶体管，使得第一电平不能输出到所述栅极驱动信号输出端；通过维持电容维持所述第一控制晶体管的栅极电位以控制所述第一控制晶体管维持打开状态，从而控制打开所述第二输出晶体管，输出第二时钟信号至所述栅极驱动信号输出端；
[0092]在每一显示周期的在维持时间段，在第一个时钟周期，所述第一时钟信号控制打开所述第一输出晶体管，同时所述第一时钟信号打开所述开启晶体管，使得所述第一控制晶体管的栅极接入所述触发信号，以关断所述第一控制晶体管，所述第一时钟信号控制打开所述第二控制晶体管，使得所述第二输出晶体管的栅极接入第一电平，控制关断所述第二输出晶体管，以保证输出第一电平至所述栅极驱动信号输出端；在下一个时钟周期，所述第一时钟信号控制关断所述第一输出晶体管，通过所述维持电容维持所述第二输出晶体管的栅极电位以控制关断所述第二输出晶体管，使得所述栅极驱动信号输出端的电位维持为第一电平。
[0093]本发明所述的阵列基板栅极驱动电路，包括多级上述的阵列基板栅极驱动单元；
[0094]除了第一级阵列基板栅极驱动单元之外，每一级阵列基板栅极驱动单元的输入端与相邻上一级阵列基板栅极驱动单元的栅极驱动信号输出端连接；
[0095]第一极阵列基板栅极驱动单元的输入端接入起始信号。
[0096]本发明实施例所述的阵列基板栅极驱动电路可以应用于LTPS(Low TemperaturePoly-silicon,低温多晶娃技术)显示装置中。
[0097]本发明还提供了一种显示装置，包括上述的阵列基板栅极驱动电路。
[0098]所述显示装置可以为LTPS显示装置。
[0099]以上所述是本发明的优选实施方式，应当指出，对于本【技术领域】的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【权利要求】
1.一种阵列基板栅极驱动单元，其特征在于，包括输入端、开启模块、控制模块、输出模块和栅极驱动信号输出端，其中， 所述开启模块，用于在每一显示周期的开启时间段，在第一时钟信号的控制下控制来自所述输入端的触发信号输入所述控制模块； 所述控制模块，用于在每一显示周期的输出时间段，在所述第一时钟信号、所述第一电平和所述触发信号的控制下，向所述输出模块输出第二时钟信号； 所述输出模块，用于在每一显示周期的开启时间段，在所述第一时钟信号的控制下控制第一电平输出至所述栅极驱动信号输出端，还用于在每一显示周期的输出时间段将所述第二时钟信号输出至所述栅极驱动信号输出端，还用于在每一显示周期的维持时间段在所述第一时钟信号的控制下控制所述第一电平输出至所述栅极驱动信号输出端； 所述第一时钟信号和所述第二时钟信号反相。
2.如权利要求1所述的阵列基板栅极驱动单元，其特征在于，所述开启模块包括: 开启晶体管，栅极接入所述第一时钟信号，第一极接入来自所述输入端的触发信号，第二极与所述控制模块连接。
3.如权利要求2所述的阵列基板栅极驱动单元，其特征在于，所述控制模块包括: 第一控制晶体管，栅极与所述开启模块连接，第一极接入所述第二时钟信号； 第二控制晶体管，栅极接入所述第一时钟信号，第一极接入所述第一电平，第二极分别与所述第一控制晶体管的第二极和所述输出模块连接； 以及，维持电容，连接于所述第一控制晶体管的栅极和所述第一控制晶体管的第二极之间。
4.如权利要求3所述的阵列基板栅极驱动单元，其特征在于，所述输出模块包括: 第一输出晶体管，栅极接入所述第一时钟信号，第一极接入所述第一电平，第二极与所述栅极驱动信号输出端连接； 第二输出晶体管，栅极与所述第二控制晶体管的第二极连接，第一极与所述栅极驱动信号输出端连接，第二极接入所述第二时钟信号。
5.如权利要求4所述的阵列基板栅极驱动单元，其特征在于，所述开启晶体管、所述第一控制晶体管、所述第二控制晶体管、所述第一输出晶体管和所述第二输出晶体管都为P型晶体管； 所述第一电平为高电平。
6.如权利要求4所述的阵列基板栅极驱动单元，其特征在于，所述开启晶体管、所述第一控制晶体管、所述第二控制晶体管、所述第一输出晶体管和所述第二输出晶体管都为η型晶体管； 所述第一电平为低电平。
7.—种阵列基板栅极驱动方法，应用于如权利要求1至6中任一权利要求所述的阵列基板栅极驱动单元，其特征在于，包括: 在每一显示周期的开启时间段，开启模块在第一时钟信号的控制下控制来自输入端的触发信号输入控制模块，输出模块在所述第一时钟信号的控制下控制第一电平输出至栅极驱动信号输出端； 在每一显示周期的输出时间段，控制模块在所述第一时钟信号、第一电平和所述触发信号的控制下，向输出模块输出第二时钟信号，输出模块将第二时钟信号输出至所述栅极驱动信号输出端； 在每一显示周期的维持时间段，输出模块在所述第一时钟信号的控制下控制所述第一电平输出至所述栅极驱动信号输出端。
8.—种阵列基板栅极驱动方法，应用于如权利要求4至6中任一权利要求所述的阵列基板栅极驱动单元，其特征在于，包括: 在每一显示周期的开启时间段，第一时钟信号控制打开第一输出晶体管和开启晶体管，输出第一电平至栅极驱动信号输出端，输出触发信号至第一控制晶体管的栅极，以控制打开所述第一控制晶体管，使得输出第二时钟信号至第二输出晶体管的栅极，以控制关断所述第二输出晶体管； 在每一显示周期的输出时间段，所述第一时钟信号控制关断所述开启晶体管，所述第一时钟信号控制关断所述第二控制晶体管，使得第一电平不能输出到所述第二输出晶体管的栅极，所述第一时钟信号控制关断所述第一输出晶体管，使得第一电平不能输出到所述栅极驱动信号输出端；通过维持电容维持所述第一控制晶体管的栅极电位以控制所述第一控制晶体管维持打开状态，从而控制打开所述第二输出晶体管，输出第二时钟信号至所述栅极驱动信号输出端； 在每一显示周期的在维持时间段，在第一个时钟周期，所述第一时钟信号控制打开所述第一输出晶体管，同时所述第一时钟信号打开所述开启晶体管，使得所述第一控制晶体管的栅极接入所述触发信号，以关断所述第一控制晶体管，所述第一时钟信号控制打开所述第二控制晶体管，使得所述第二输出晶体管的栅极接入第一电平，控制关断所述第二输出晶体管，以保证输出第一电平至所述栅极驱动信号输出端；在下一个时钟周期，所述第一时钟信号控制关断所述第一输出晶体管，通过所述维持电容维持所述第二输出晶体管的栅极电位以控制关断所述第二输出晶体管，使得所述栅极驱动信号输出端的电位维持为第一电平。
9.一种阵列基板栅极驱动电路，其特征在于，包括多级如权利要求1至6中任一权利要求所述的阵列基板栅极驱动单元； 除了第一级阵列基板栅极驱动单元之外，每一级阵列基板栅极驱动单元的输入端与相邻上一级阵列基板栅极驱动单元的栅极驱动信号输出端连接。
10.一种显示装置，其特征在于，包括如权利要求9所述的阵列基板栅极驱动电路。
【文档编号】G09G3/20GK104318888SQ201410643535
【公开日】2015年1月28日 申请日期:2014年11月6日 优先权日:2014年11月6日
【发明者】龙春平, 王颖 申请人:京东方科技集团股份有限公司