一种驱动电路、显示器及其驱动方法
【专利摘要】本发明公开了一种驱动电路、显示器及其驱动方法，该驱动电路包括：现场可编程门阵列(FPGA)控制器、与所述FPGA控制器相耦接的伽马矫正电路、视频接口电路、电源电路以及时基电路；所述伽马矫正电路，被配置成将二进制数字图像信号转换成灰度电平以发送给所述FPGA控制器；所述视频接口电路，被配置成将输入视频信号进行转化再发送给所述FPGA控制器；所述电源电路，被配置成给所述FPGA控制器提供电源；所述时基电路，被配置成给所述FPGA控制器提供工作时钟信号。该驱动电路可以提高机载显示器的可靠性、安全性、实用性和灵活性。
【专利说明】
—种驱动电路、显示器及其驱动方法
【技术领域】
[0001]本发明涉及电子领域，具体地，涉及一种驱动电路、显示器及其驱动方法。
【背景技术】
[0002]薄膜晶体管液晶显示器(TFT-1XD)具有重量轻、平板化、低功耗、无辐射、显示品质优良等特点，其应用领域正在逐步扩大，已经从音像制品、笔记本电脑等显示器发展到台式计算机、工程工作站(EWS)用监视器，以及更深入的渗透在军事领域。并且，对液晶显示器的要求也正在向高分辨率、高彩色化方面发展。
[0003]近几年，随着航空电子技术的快速发展，高亮度、高分辨率设计，完全渗透在军事领域的设计平台中。并且伴随着航空、航天领域对TFT-LCD驱动系统的可靠性、安全性、成熟性、实用性以及灵活性等方面的要求提高，对于传统的设计已经不能够满足使用要求。
[0004]目前，现有的机载显示器分辨率能达到1280X1024，并且采用商用液晶屏，通过加固、光学绑定等关键技术研制而成。其中，在该种显示器中的TFT-LCD驱动电路，均是通过ASIC专用芯片来设计完成的，由于ASIC专用芯片的局限性，原TFT-1XD驱动电路存在着可靠性低、环境适应性差、功能不齐全等问题。
【发明内容】
[0005]本发明的目的是克服现有技术中的驱动电路可靠性低、环境适应性差、功能不齐全的问题，提供一种驱动电路、显示器及其驱动方法，该驱动电路可以提高机载显示器的可靠性、安全性、实用性和灵活性。
[0006]为了实现上述目的，本发明提供了一种驱动电路，该驱动电路包括:现场可编程门阵列(FPGA)控制器、与所述FPGA控制器相耦接的伽马矫正电路、视频接口电路、电源电路以及时基电路；
[0007]所述伽马矫正电路，被配置成将二进制数字图像信号转换成灰度电平以发送给所述FPGA控制器；
[0008]所述视频接口电路，被配置成将输入视频信号进行转化再发送给所述FPGA控制器；
[0009]所述电源电路，被配置成给所述FPGA控制器提供电源；
[0010]所述时基电路，被配置成给所述FPGA控制器提供工作时钟信号。
[0011 ] 优选地，该驱动电路还包括:程序存储电路和数据存储电路，所述程序存储电路存储FPGA逻辑代码，所述数据存储电路存储LCD显示参数。
[0012]优选地，该驱动电路还包括:检测电路以及与所述检测电路相连接的比较电路，所述检测电路被配置成连接于所述电源电路以检测所述电源电路的输出信号，所述比较电路被配置成连接于所述FPGA控制器以比较所述输出信号与预设值的大小得到所述电源电路的状态信号并将所述状态信号发送给所述FPGA控制器。
[0013]优选地，所述时基电路通过石英晶体振荡器给所述FPGA控制器提供工作时钟信号。
[0014]优选地，所述驱动电路还包括:通讯接口电路，所述通讯接口电路被配置成连接于所述FPGA控制器以接收所述FPGA控制器的所述图像信号、输入视频信号和状态信号。
[0015]优选地，所述通讯接口电路为RS232电平转换芯片。
[0016]优选地，所述电源电路通过低压差线性稳压器分成多种工作电压。
[0017]优选地，所述低压差线性稳压器的输入端上连接有输入电容，所述低压差线性稳压器的输出端上连接有输出电容。
[0018]本发明还提供一种显示器，所述显示器包括:根据上述的驱动电路以及设置于所述显示器上的Source 1C电路和Gate 1C电路，所述驱动电路被配置成通过Mini_LVDS接口方式连接于所述显示屏Source 1C电路和Gate 1C电路。
[0019]本发明还提供一种显示器的驱动方法，上述的显示器，所述方法包括:
[0020]准备步骤，将所述电源电路的电压分成多种工作电压并将所述工作电压发送给所述FPGA控制器；所述时基电路通过石英晶体振荡器给所述FPGA控制器提供工作时钟信号;
[0021]工作步骤，S101，通过所述FPGA控制器判断是否有输入视频信号；
[0022]S102,当没有输入视频信号时，所述FPGA控制器给所述显示器发送预设置信号；当有输入视频信号时，将所述输入视频信号的格式进行转换得到视频信号并发送给所述FPGA控制器并通过Min1-LVDS接口方式将所述视频信号发送给所述Source 1C电路和Gate1C电路。
[0023]通过上述实施方式，本发明的驱动电路极大地提高了军事领域中机载显示器高分辨TFT-LCD驱动电路的可靠性、环境适应性以及使用寿命，降低了高分辨TFT-LCD驱动电路研制周期和开发成本，在不更改TFT-LCD驱动电路硬件的情况下，只需修改FPGA逻辑代码中液晶屏的几个相关时序参数，就可以应用其它高分辨TFT-LCD产品中，并且具有可靠性高、通用性好、灵活性强等特点，为军事领域机载显示器高分率TFT-LCD驱动电路研制提供了低成本的解决方案。
[0024]本发明的其他特征和优点将在随后的【具体实施方式】部分予以详细说明。
【专利附图】
【附图说明】
[0025]附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的【具体实施方式】一起用于解释本发明，但并不构成对本发明的限制。在附图中:
[0026]图1是说明本发明的一种【具体实施方式】的显示器的连接示意图。
【具体实施方式】
[0027]以下结合附图对本发明的【具体实施方式】进行详细说明。应当理解的是，此处所描述的【具体实施方式】仅用于说明和解释本发明，并不用于限制本发明。
[0028]在本发明的一种驱动电路的【具体实施方式】中，该驱动电路包括:现场可编程门阵列(FPGA)控制器、与所述FPGA控制器相耦接的伽马矫正电路、视频接口电路、电源电路以及时基电路；所述伽马矫正电路，被配置成将二进制数字图像信号转换成灰度电平以发送给所述FPGA控制器；所述视频接口电路，被配置成将输入视频信号进行转化再发送给所述FPGA控制器；所述电源电路，被配置成给所述FPGA控制器提供电源；所述时基电路，被配置成给所述FPGA控制器提供工作时钟信号。
[0029]通过上述的实施方式，本发明的驱动电路提高了机载显示器的可靠性、安全性、实用性和灵活性，通过与伽马矫正电路、视频接口电路、电源电路以及时基电路的连接，提高了本显示器的功能，伽马矫正电路不仅仅可以改善显示的品质，扩展输入数据的位数，也通过对输入的数据进行伽马矫正，降低了驱动电路的成本，简化了 1C和PCB的设计；视频接口电路通过专用的集成芯片将DVI格式信号转换为TTL-RGB信号，送入FPGA控制器，所述视频接口电路主要负责对输入视频的格式进行转化或缓冲。
[0030]以下结合附图1对本发明进行进一步的说明，在本发明中，为了实现驱动电路的使用，我们将其连接于显示屏上，构成一个显示器，完成驱动电路的功能。
[0031 ] 在该种实施方式中，为了将驱动电路中的数据进行存储，方便传输，该驱动电路还可以包括:程序存储电路和数据存储电路，所述程序存储电路存储FPGA逻辑代码，所述数据存储电路存储LCD显示参数，程序存储电路主要存储FPGA控制器的逻辑代码，当FPGA控制器上电运行时，首先从程序存储电路里将逻辑代码加载到FPGA内部的RAM里运行，数据存储电路主要存储IXD显示参数，能够根据实际需要进行参数配置，如实现6bit和8bit显示切换，奇偶像素切换等，设置参数掉电不会丢失，这样能够既不改变电路状态，仅仅设置参数就能满足TFT-LCD驱动的不同应用环境。
[0032]在该种实施方式中，该驱动电路还可以包括:检测电路以及与所述检测电路相连接的比较电路，所述检测电路被配置成连接于所述电源电路以检测所述电源电路的输出信号，所述比较电路被配置成连接于所述FPGA控制器以比较所述输出信号与预设值的大小得到所述电源电路的状态信号并将所述状态信号发送给所述FPGA控制器，该种检测电路与比较电路的使用其实是一种电源的自检，电源自检通过与设定的参考电源的数值进行比较，送出逻辑信号，进行检测，从而减少了 AD转换器件以及减少了 FPGA内部逻辑资源。
[0033]在该种实施方式中，实际上，FPGA控制器的工作是需要有工作时钟信号的，那么在本发明中，所述时基电路通过石英晶体振荡器给所述FPGA控制器提供工作时钟信号，石英晶体振荡器具有频率稳定度高、功耗低、体积小、重量轻、工作温度范围宽的特点。
[0034]在该种实施方式中，所述驱动电路还包括:通讯接口电路，所述通讯接口电路被配置成连接于所述FPGA控制器以接收所述FPGA控制器的所述图像信号、输入视频信号和状态信号。
[0035]在该种实施方式中，所述通讯接口电路为RS232电平转换芯片，其中，该电平转换芯片通讯输入端的2根线发送线、接收线与FPGA直接连接，输出端的2根线发送线、接收线与外部接口相连接，实现了 RS232间的电平转换。另外，通讯协议可以根据要求灵活定义，其通讯逻辑完全采用FPGA硬件实现，增加通讯的可靠性。
[0036]在该种实施方式中，所述电源电路通过低压差线性稳压器分成多种工作电压，利用经系统接口输入的电压生成6种不同的工作电压。1，各种逻辑1C电路的工作电压Vdd，约3.3V。此电压转化采用低压差线性稳压器(LD0)生成，在低压差线性稳压器输入端和输出端均接电容，输入端接电容主要防止和减少噪声注入，输出端接电容用于滤波，使其产生的电压信号纹波较小。2，数据线上像素电压用的主伽马电压AVDD，约5-8V左右，并且采用升压芯片生成。3，扫描线上用于打开TFT的最大开态电压VGH，约20V左右，采用专用的TFT-1XD专用芯片生成。4，扫描线上用于关断TFT的最低关态电压VGL，约-7V左右，采用专用的TFT-1XD专用芯片生成。5，TFT基板或CF基板上的公共电压VCOM，约5V左右，采用专用的电源芯片生成，此电压芯片必须输出电流大。6，控制器所需的电压VCCO，VCCINT, VCCAUX，分别约为3.3V、1.2V和2.5V，尽管采用的是具有上电顺序ASIC电源转换芯片，但却保证FPGA控制器的可靠性工作。
[0037]在该种实施方式中，所述低压差线性稳压器的输入端上连接有输入电容，所述低压差线性稳压器的输出端上连接有输出电容，输入端接电容主要防止和减少噪声注入，输出端接电容用于滤波，使其产生的电压信号纹波较小。
[0038]本发明还提供一种显示器，所述显示器包括:根据上述的驱动电路以及设置于所述显示器上的Source 1C电路和Gate 1C电路，所述驱动电路被配置成通过Min1-LVDS接口方式连接于所述显示屏Source 1C电路和Gate 1C电路。本发明的显示屏采用IPS显示模式、对角线为25.6英寸TFT-LCD液晶屏，分辨率为3200 X 1200 ;具有视角特性好、动态清晰度高、色彩还原效果好的特点；该液晶屏每个像素由红、绿、蓝三个子像素构成，像素点距为0.1905X0.1905mm，并且具有256级灰阶信号，液晶屏接口为LVDS接口，在硬件接口相同的情况下，该高分辨率TFT-LCD驱动电路，只需修改几个液晶屏的关键时序参数，就可以实现其它分辨率产品的应用，具有灵活强、开发周期短、研发成本低、可靠高的特点。
[0039]本发明还提供一种显示器的驱动方法，根据上述的显示器，所述方法包括:准备步骤，将所述电源电路的电压分成多种工作电压并将所述工作电压发送给所述FPGA控制器；所述时基电路通过石英晶体振荡器给所述FPGA控制器提供工作时钟信号；
[0040]工作步骤，S101，通过所述FPGA控制器判断是否有输入视频信号；
[0041]S102,当没有输入视频信号时，所述FPGA控制器给所述显示器发送预设置信号；当有输入视频信号时，将所述输入视频信号的格式进行转换得到视频信号并发送给所述FPGA控制器并通过Min1-LVDS接口方式将所述视频信号发送给所述Source 1C电路和Gate1C电路。
[0042]通过上述实施方式，在该种驱动方法中FPGA控制器如果在无外部信号的情况下，可以自产生内部测试画面，便于信号检测，并输出显示画面的状态，画面可以是“无信号”等等提示，方便维修人员知道那个地方发生错误了。
[0043]以上结合附图详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。
[0044]另外需要说明的是，在上述【具体实施方式】中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。
[0045]此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明的思想，其同样应当视为本发明所公开的内容。
【权利要求】
1.一种驱动电路，其特征在于，该驱动电路包括:现场可编程门阵列(FPGA)控制器、与所述FPGA控制器相耦接的伽马矫正电路、视频接口电路、电源电路以及时基电路； 所述伽马矫正电路，被配置成将二进制数字图像信号转换成灰度电平以发送给所述FPGA控制器； 所述视频接口电路，被配置成将输入视频信号进行转化再发送给所述FPGA控制器； 所述电源电路，被配置成给所述FPGA控制器提供电源； 所述时基电路，被配置成给所述FPGA控制器提供工作时钟信号。
2.根据权利要求1所述的驱动电路，其特征在于，该驱动电路还包括:程序存储电路和数据存储电路，所述程序存储电路存储FPGA逻辑代码，所述数据存储电路存储LCD显示参数。
3.根据权利要求1所述的驱动电路，其特征在于，该驱动电路还包括:检测电路以及与所述检测电路相连接的比较电路，所述检测电路被配置成连接于所述电源电路以检测所述电源电路的输出信号，所述比较电路被配置成连接于所述FPGA控制器以比较所述输出信号与预设值的大小得到所述电源电路的状态信号并将所述状态信号发送给所述FPGA控制器。
4.根据权利要求1所述的驱动电路，其特征在于，所述时基电路通过石英晶体振荡器给所述FPGA控制器提供工作时钟信号。
5.根据权利要求3所述的驱动电路，其特征在于，所述驱动电路还包括:通讯接口电路，所述通讯接口电路被配置成连接于所述FPGA控制器以接收所述FPGA控制器的所述图像信号、输入视频信号和状态信号。
6.根据权利要求5所述的驱动电路，其特征在于，所述通讯接口电路为RS232电平转换-H-* I I心/T O
7.根据权利要求1所述的驱动电路，其特征在于，所述电源电路通过低压差线性稳压器分成多种工作电压。
8.根据权利要求7所述的驱动电路，其特征在于，所述低压差线性稳压器的输入端上连接有输入电容，所述低压差线性稳压器的输出端上连接有输出电容。
9.一种显示器，其特征在于，所述显示器包括:根据1-9中任意一项权利要求所述的驱动电路以及设置于所述显示器上的Source IC电路和Gate IC电路，所述驱动电路被配置成通过Min1-LVDS接口方式连接于所述显示屏Source IC电路和Gate IC电路。
10.一种显示器的驱动方法，其特征在于，根据权利要求9所述的显示器，所述方法包括: 准备步骤，将所述电源电路的电压分成多种工作电压并将所述工作电压发送给所述FPGA控制器；所述时基电路通过石英晶体振荡器给所述FPGA控制器提供工作时钟信号；工作步骤，S101，通过所述FPGA控制器判断是否有输入视频信号； S102,当没有输入视频信号时，所述FPGA控制器给所述显示器发送预设置信号；当有输入视频信号时，将所述输入视频信号的格式进行转换得到视频信号并发送给所述FPGA控制器并通过Min1-LVDS接口方式将所述视频信号发送给所述Source IC电路和Gate IC电路。
【文档编号】G09G3/36GK104409059SQ201410676105
【公开日】2015年3月11日 申请日期:2014年11月21日 优先权日:2014年11月21日
【发明者】赵小珍, 江文娟, 刘波, 章小兵, 沈健, 陈文明, 李培华 申请人:中航华东光电有限公司