液晶面板时序控制模块的制作方法
【专利摘要】本实用新型涉及一种控制模块，特别是一种用于驱动液晶时序控制的液晶面板时序控制模块；其输入接口、电源电路、FPGA芯片和N个FPC连接器组成；本实用新型采用FPGA作为主控芯片的设计方案，灵活性很高，能够很灵活的兼容不同厂家，不同工艺，不同尺寸的液晶面板，具有非常好的通用性，且研发周期短，投入小，生产可控性好，风险低等优势。可以替代市面上大部分的液晶时序控制模块驱动液晶面板正常工作。
【专利说明】液晶面板时序控制模块
【技术领域】
[0001]本实用新型涉及一种控制模块，特别是一种用于驱动液晶时序控制的液晶面板时序控制模块。
【背景技术】
[0002]传统的液晶时序控制模块常采用ASIC作为主控芯片，是针对一种液晶面板设计的，灵活性差，很难在不同厂家，不同工艺，不同尺寸的液晶面板上通用，而如果进行针对性设计时，又存在研发周期长，投入大，风险高的问题。同时，液晶屏接口协议众多，扫描方式也各不相同，采用ASIC很难灵活的兼容众多的接口协议。
实用新型内容
[0003]本实用新型所要解决的技术问题是提供一种研发周期短、投入小、兼容性好的液晶面板时序控制模块。
[0004]为解决上述技术问题，本实用新型是按如下的方式来实现的:本实用新型所述的液晶面板时序控制模块由由输入接口、电源电路、FPGA芯片、和N个FPC连接器组成；所述输入接口与FPGA芯片构成数据电连接；FPGA芯片与电源电路构成电连接；输入接口与电源电路构成电连接；N个FPC连接器上设有的输出接口分别与电源电路和FPGA芯片构成数据电连接
[0005]所述FPGA芯片上还连接有DRAM存储器，并与DRAM存储器构成数据电连接；FPGA芯片设有TDO、TD1、TMS、TCK引脚用作JTAG接口。
[0006]所述输入接口一方面为液晶面板时序控制模块供电，另一方面为液晶面板时序控制模块输入LVDS视频数据。
[0007]所述电源电路为液晶面板的数字电路部分提供电压值为3.3V或2.5V中的一种；为液晶面板薄膜场效应管(TFT)栅极提供开启电压值为20V?38V ;为液晶面板TFT栅极提供关闭电压值为-4V?-9V ;为液晶面板的模拟电路部分提供电压值为13V?20V ;为液晶面板提供8?16个GAMMA电压，电压值在O伏至模拟电路部分电压值之间以GAMMA曲线的形式分布；为液晶面板提供VCOM电压，电压值为液晶面板模拟电路部分电压值的0.25?0.75倍；为液晶面板提供辅助电压。
[0008]所述电源电路为FPGA芯片提供FPGA单端1电压，电压值为3.3V或2.5V ; SFPGA芯片提供FPGA差分1电压，电压值为0.9V?3.3V ;为FPGA芯片提供内核电压值为1.2V。
[0009]所述FPGA 芯片为 Altera 公司的 EP2C5T144、EP4CE6F17、EP2C8Q208、EP3C5F256、EP3C10F256 或 Xilinx 公司的 XC6SLX4、XC6SLX9、XC3S200A、XC3S400A 中的一种。
[0010]所述DRAM 存储器为 SDR SDRAM、DDR SDRAM 或 DDR2SDRAM。
[0011]所述FPC连接器将液晶面板时序控制模块的各个输出信号通过FPC扁平软排线连接至液晶面板，FPC连接器输出信号包括差分数据信号、行场扫描信号、液晶面板数字电压、液晶面板模拟电压、液晶面板VGH电压、液晶面板GAMMA电压、液晶面板VGL电压、液晶面板VCOM电压以及辅助电压。
[0012]所述FPGA芯片由LVDS解码模块、扫描顺序控制模块、扫描及数据输出模块、DRAM控制器模块组成；LVDS解码模块与扫描顺序控制模块、扫描及数据输出模块分别构成数据电连接；扫描顺序控制模块与扫描及数据输出模块构成数据电连接；扫描顺序控制模块与DRAM控制器模块构成数据电连接；LVDS解码模块上设有LVDS输入信号引脚；扫描及数据输出模块上设有差分数据信号输出引脚及行场扫描信号输出引脚；DRAM控制器模块上设有DRAM控制引脚。
[0013]本实用新型的积极效果在于:本实用新型采用FPGA作为主控芯片的设计方案，灵活性很高，能够很灵活的兼容不同厂家，不同工艺，不同尺寸的液晶面板，具有非常好的通用性，且研发周期短，投入小，生产可控性好，风险低等优势。可以替代市面上大部分的液晶时序控制模块驱动液晶面板正常工作。
【专利附图】
【附图说明】
[0014]为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造劳动性的前提下，还可以根据这些附图获得其他的附图。
[0015]图1是本实用新型结构示意图
[0016]图2是本实用新型应用结构示意图
[0017]图3是本实用新型应用结构示意图
[0018]图4是本实用新型FPGA芯片结构示意图
[0019]图中I输入接口2电源电路3FPGA芯片
[0020]4输出信号接口OTRAM存储器 6FPC连接器
[0021]31LVDS解码模块32扫描顺序控制模块
[0022]33扫描及数据输出模块34DRAM控制器模块
【具体实施方式】
[0023]为了使本实用新型的目的、技术方案和优点更加清楚明白，下面结合【具体实施方式】和附图，对本实用新型做进一步详细说明。在此，本实用新型的示意性实施方式及其说明用于解释本实用新型，但并不作为对本实用新型的限定。
[0024]本实用新型所述的液晶面板时序控制模块由输入接口 1、电源电路2、FPGA芯片3、和N个FPC连接器6组成；所述输入接口 I与FPGA芯片3构成数据电连接；FPGA芯片3与电源电路2构成电连接；输入接口 I与电源电路2构成电连接；n AFPC连接器6上的输出信号接口分别与电源电路2和FPGA芯片3构成数据电连接
[0025]所述FPGA芯片3上还连接有DRAM存储器5，并与DRAM存储器5构成数据电连接；FPGA芯片3设有TDO、TD1、TMS、TCK引脚用作JTAG接口。
[0026]所述输入接口 I 一方面为液晶面板时序控制模块供电，另一方面为液晶面板时序控制模块输入LVDS视频数据。
[0027]所述电源电路2为液晶面板的数字电路部分提供电压值为3.3V或2.5V中的一种；为液晶面板薄膜场效应管(TFT)栅极提供开启电压值为20V?38V ;为液晶面板TFT栅极提供关闭电压值为-4V?-9V ;为液晶面板的模拟电路部分提供电压值为13V?20V ；为液晶面板提供8?16个GAMMA电压，电压值在O伏至模拟电路部分电压值之间以GAMMA曲线的形式分布；为液晶面板提供VCOM电压，电压值为液晶面板模拟电路部分电压值的
0.25?0.75倍；为液晶面板提供辅助电压。
[0028]所述电源电路2为FPGA芯片3提供FPGA单端1电压，电压值为3.3V或2.5V ;为FPGA芯片3提供FPGA差分1电压，电压值为0.9V?3.3V ;为FPGA芯片提供内核电压值为1.2V。
[0029]所述FPGA 芯片 3 为 Altera 公司的 EP2C5T144、EP4CE6F17、EP2C8Q208、EP3C5F256、EP3C10F256 或 Xilinx 公司的 XC6SLX4、XC6SLX9、XC3S200A、XC3S400A 中的一种。
[0030]所述DRAM 存储器 5 为 SDR SDRAM、DDR SDRAM 或 DDR2SDRAM。
[0031]所述FPC连接器6将液晶面板时序控制模块的各个输出信号通过FPC连接器6扁平软排线连接至液晶面板，FPC连接器输出信号包括差分数据信号、行场扫描信号、液晶面板数字电压、液晶面板模拟电压、液晶面板VGH电压、液晶面板GAMMA电压、液晶面板VGL电压、液晶面板VCOM电压以及辅助电压。
[0032]所述FPGA芯片3由LVDS解码模块31、扫描顺序控制模块32、扫描及数据输出模块33、DRAM控制器模块34组成；LVDS解码模块31与扫描顺序控制模块32、扫描及数据输出模块33分别构成数据电连接；扫描顺序控制模块32与扫描及数据输出模块33构成数据电连接；扫描顺序控制模块32与DRAM控制器模块34构成数据电连接；LVDS解码模块31上设有LVDS输入信号引脚；扫描及数据输出模块33上设有差分数据信号输出引脚及行场扫描信号输出引脚；DRAM控制器模块34上设有DRAM控制引脚。
[0033]实施例一:
[0034]如图2所示，FPGA芯片3采用Altera公司的EP2C5T144C8，输入接口 I输入信号为两组LVDS信号，分别为Ε0+Ε0-?E3+E3-和00+00-?03+03-，前者用于输入液晶面板的奇数点，后者用于输入液晶面板的偶数点，EC+EC-和0C+0C-分别为两组LVDS信号的时钟信号。输入接口 I处的TDO、TD1、TMS、TCK是FPGA芯片3的JTAG接口，用于调试和下载程序。本实例中输出信号接口 4处输出信号有AB两组差分数据信号和CTRLO?CTRL4五个面板扫描信号。每组差分信号为6对，即Α0+Α0-?A5+A5-和Β0+Β0-?B5+B5-，AC+AC-和BC+BC-分别为两组差分信号的时钟信号。差分数据信号、面板扫描信号和液晶面板各路工作电压通过一个80P的FPC连接器6与液晶面板相连。
[0035]实例2
[0036]如图3所示，FPGA芯片3采用Altera公司的EP4CE6F17C8，输入信号同样也为两组LVDS信号，分别为Ε0+Ε0-?E3+E3-和00+00-?03+03-，前者用于输入液晶面板的奇数点，后者用于输入液晶面板的偶数点，EC+EC-和0C+0C-分别为两组LVDS信号的时钟信号。输入接口 I处的TD0、TD1、TMS、TCK是FPGA芯片的JTAG接口，用于调试和下载程序。本实例输出接口 4输出信号有AB⑶四组差分数据信号和CTRLO?CTRL4五个面板扫描信号。每组差分信号为 6 对，即 Α0+Α0-?A5+A5-、B0+B0-?B5+B5-、C0+C0_ ?C5+C5-和 D0+D0-?D5+D5-，AC+AC-、BC+BC-、CC+CC-和DC+DC-分别为两组差分信号的时钟信号。差分数据信号、面板扫描信号和液晶面板各路工作电压通过两个80P的FPC连接器6与液晶面板相连。本实例中还包含两片2MX32bit的DRAM存储器5，型号为MT48LC2M32B2P。DRAM存储器5的作用是将一场图像数据全部缓存下来，然后再按照液晶面板的扫描顺序发送。
[0037]除实例I和实例2所描述的实现形式外，本方案还有很多种其他的实现方式。
[0038]输入接口 I部分，对于低分辨率的液晶面板，只需要一组LVDS信号即可，而对于更高分辨率或更高刷新率的液晶面板，则需要四组LVDS信号。若输入数据为18位色，则一组LVDS信号为三对信号线，若输入数据为24位色,则一组LVDS信号为四对信号线，若输入数据为30位色,则一组LVDS信号为五对信号线。
[0039]FPGA芯片3部分，除实例I中用到的EP2C5T144C8和实例2中用到的EP4CE6F17C8夕卜，还有很多同类型的芯片可以完成相同的功能，如Altera公司的EP2C8Q208C8、EP3C5F256C8、EP3C10F256C8，Xilinx 公司的 XC6SLX4、XC6SLX9、XC3S200A、XC3S400A 等。除Altera公司和Xilinx公司外，还有一些公司生产FPGA芯片如Lattic公司和Actel公司，他们生产的FPGA芯片也可完成本方案所描述的功能。
[0040]FPC连接器6部分，由于液晶面板的尺寸和结构不同，FPC连接器6的信号也有很大不同。对于一些低分辨率的液晶面板，一组差分数据信号只需要3个,对于一些带有时钟恢复电路的液晶面板，不需要提供时钟信号，有些分辨超高的液晶面板，则需要多达8组差分数据信号。
[0041]DRAM存储器5部分，很多时候，本方案中的DRAM存储器5是可以省略的，如实例I所示。实例2中用到的DRAM为SDR SDRAM，速度更快，成本更低的DDR SDRAM和DDR2 SDRAM均可完成相同的功能。
【权利要求】
1.一种液晶面板时序控制模块，其特征在于:由输入接口(1)、电源电路(2)、FPGA芯片(3)、和N个FPC连接器(6)组成；所述输入接口⑴与FPGA芯片(3)构成数据电连接；FPGA芯片(3)与电源电路⑵构成电连接；输入接口⑴与电源电路⑵构成电连接小个FPC连接器(6)上的输出信号接口分别与电源电路⑵和FPGA芯片(3)构成数据电连接。
2.根据权利要求1所述一种液晶面板时序控制模块，其特征在于:所述FPGA芯片(3)上还连接有DRAM存储器(5)，并与DRAM存储器(5)构成数据电连接；FPGA芯片(3)设有TDO、TD1、TMS、TCK 引脚用作 JTAG 接口。
3.根据权利要求1所述一种液晶面板时序控制模块，其特征在于:所述输入接口(1)一方面为液晶面板时序控制模块供电，另一方面为液晶面板时序控制模块输入LVDS视频数据。
4.根据权利要求1所述一种液晶面板时序控制模块，其特征在于:所述电源电路(2)为液晶面板的数字电路部分提供电压值为3.3V或2.5V中的一种；为液晶面板薄膜场效应管(TFT)栅极提供开启电压值为20V?38V ;为液晶面板TFT栅极提供关闭电压值为-4V?-9V ;为液晶面板的模拟电路部分提供电压值为13V?20V ;为液晶面板提供8?16个GAMMA电压，电压值在0伏至模拟电路部分电压值之间以GAMMA曲线的形式分布；为液晶面板提供VCOM电压，电压值为液晶面板模拟电路部分电压值的0.25?0.75倍；为液晶面板提供辅助电压。
5.根据权利要求1所述一种液晶面板时序控制模块，其特征在于:所述电源电路(2)为FPGA芯片(3)提供FPGA单端10电压，电压值为3.3V或2.5V ;为FPGA芯片(3)提供FPGA差分10电压，电压值为0.9V?3.3V ;为FPGA芯片提供内核电压值为1.2V。
6.根据权利要求1所述一种液晶面板时序控制模块，其特征在于:所述FPGA芯片(3)为 Altera 公司的 EP2C5T144、EP4CE6F17、EP2C8Q208、EP3C5F256、EP3C10F256 或 Xilinx 公司的 XC6SLX4、XC6SLX9、XC3S200A、XC3S400A 中的一种。
7.根据权利要求2所述一种液晶面板时序控制模块，其特征在于:所述DRAM存储器(5)为 SDR SDRAM、DDR SDRAM 或 DDR2 SDRAM。
8.根据权利要求1所述一种液晶面板时序控制模块，其特征在于:所述FPC连接器(6)将液晶面板时序控制模块的各个输出信号通过FPC连接器(6)扁平软排线连接至液晶面板，FPC连接器输出信号包括差分数据信号、行场扫描信号、液晶面板数字电压、液晶面板模拟电压、液晶面板VGH电压、液晶面板GAMMA电压、液晶面板VGL电压、液晶面板VC0M电压以及辅助电压。
9.根据权利要求1所述一种液晶面板时序控制模块，其特征在于:所述FPGA芯片(3)由LVDS解码模块(31)、扫描顺序控制模块(32)、扫描及数据输出模块(33)、DRAM控制器模块(34)组成；LVDS解码模块(31)与扫描顺序控制模块(32)、扫描及数据输出模块(33)分别构成数据电连接；扫描顺序控制模块(32)与扫描及数据输出模块(33)构成数据电连接；扫描顺序控制模块(32)与DRAM控制器模块(34)构成数据电连接；LVDS解码模块(31)上设有LVDS输入信号引脚；扫描及数据输出模块(33)上设有差分数据信号输出引脚及行场扫描信号输出引脚；DRAM控制器模块(34)上设有DRAM控制引脚。
【文档编号】G09G3/36GK204166875SQ201420652025
【公开日】2015年2月18日 申请日期:2014年11月4日 优先权日:2014年2月27日
【发明者】刘兴宾 申请人:刘兴宾