一种移位寄存器、其驱动方法、栅极驱动电路及显示装置与流程

文档序号:14686121发布日期:2018-06-14 23:20

本发明涉及显示技术领域,特别涉及一种移位寄存器、其驱动方法、栅极驱动电路及显示装置。



背景技术:

随着显示技术的飞速发展,显示面板越来越向着高集成度和低成本的方向发展。其中,阵列基板行驱动(GateDriveronArray,GOA)技术将薄膜晶体管(ThinFilmTransistor,TFT)栅极开关电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动,从而可以省去栅极集成电路(IntegratedCircuit,IC)的绑定(Bonding)区域以及扇出(Fan-out)区域的布线空间,不仅可以在材料成本和制备工艺两方面降低产品成本,而且可以使显示面板做到两边对称和窄边框的美观设计;并且,这种集成工艺还可以省去栅极扫描线方向的Bonding工艺,从而提高产能和良率。

一般的栅极驱动电路均是由多个级联的移位寄存器组成,通过各级移位寄存器实现依次向显示面板上的各行栅线输入扫描信号。目前,虽然可以通过输入较多的不同功能的控制信号来实现扫描信号的输出,但是这样导致栅极驱动电路中组成各级移位寄存器的开关晶体管的个数较多,以及各开关晶体管之间连接的具体结构也比较复杂,导致工艺难度加大,生产成本增加,甚至由于需要使用较多的信号线将多种不同功能的控制信号输入各级移位寄存器,从而造成显示面板的开口率降低,使得该显示面板不具备竞争力。



技术实现要素:

本发明实施例提供一种移位寄存器、其驱动方法、栅极驱动电路及显示装置,不仅结构简单,而且需要连接的用于实现扫描信号输出的不同功能的信号线较少,从而简化工艺复杂度,降低生产成本。

因此,本发明实施例提供了一种移位寄存器,包括:输入模块、节点控制模块、第一复位模块、第一输出模块以及第二输出模块;其中,

所述输入模块的第一端与输入信号端相连,第二端与第一节点相连;所述输入模块用于在所述输入信号端的控制下将所述输入信号端的信号提供给所述第一节点;

所述节点控制模块的第一端与时钟信号端相连,第二端与所述输入信号端相连,第三端与所述第一节点相连;所述节点控制模块用于在所述时钟信号端的控制下将所述输入信号端的信号提供给所述第一节点;

所述第一复位模块的第一端与复位信号端相连,第二端与参考信号端相连,第三端与所述第一节点相连;所述第一复位模块用于在所述复位信号端的控制下将所述参考信号端的信号提供给所述第一节点;

所述第一输出模块的第一端与所述第一节点相连,第二端与所述时钟信号端相连,第三端与所述移位寄存器的驱动信号输出端相连;所述第一输出模块用于在所述第一节点的控制下将所述时钟信号端的信号提供给所述驱动信号输出端,以及在所述第一节点处于浮接状态时,保持所述第一节点和所述驱动信号输出端之间的电压差稳定;

所述第二输出模块的第一端与所述第一节点相连,第二端与所述参考信号端相连,第三端与所述驱动信号输出端相连;所述第二输出模块用于在所述第一节点的控制下将所述参考信号端的信号提供给所述驱动信号输出端。

在一种可能的实施方式中,在本发明实施例提供的上述移位寄存器中,还包括:第二复位模块;其中,

所述第二复位模块的第一端与所述复位信号端相连,第二端与所述参考信号端相连,第三端与所述驱动信号输出端相连;所述第二复位模块用于在所述复位信号端的控制下将所述参考信号端的信号提供给所述驱动信号输出端。

在一种可能的实施方式中,在本发明实施例提供的上述移位寄存器中,所述输入模块包括:第一开关晶体管;其中,

所述第一开关晶体管的栅极和源极均与所述输入信号端相连,漏极与所述第一节点相连。

在一种可能的实施方式中,在本发明实施例提供的上述移位寄存器中,所述节点控制模块包括:第二开关晶体管;其中,

所述第二开关晶体管的栅极与所述时钟信号端相连,源极与所述输入信号端相连,漏极与所述第一节点相连。

在一种可能的实施方式中,在本发明实施例提供的上述移位寄存器中,所述第一复位模块包括:第三开关晶体管;其中,

所述第三开关晶体管的栅极与所述复位信号端相连,源极与所述参考信号端相连,漏极与所述第一节点相连。

在一种可能的实施方式中,在本发明实施例提供的上述移位寄存器中,所述第一输出模块包括:第四开关晶体管和电容;其中,

所述第四开关晶体管的栅极与所述第一节点相连,源极与所述时钟信号端相连,漏极与所述驱动信号输出端相连;

所述电容的第一端与所述第一节点相连,第二端与所述驱动信号输出端相连。

在一种可能的实施方式中,在本发明实施例提供的上述移位寄存器中,所述第二输出模块包括:第五开关晶体管;其中,

所述第五开关晶体管的栅极与所述第一节点相连,源极与所述参考信号端相连,漏极与所述驱动信号输出端相连。

在一种可能的实施方式中,在本发明实施例提供的上述移位寄存器中,所述第二复位模块包括:第六开关晶体管;其中,

所述第六开关晶体管的栅极与所述复位信号端相连,源极与所述参考信号端相连,漏极与所述驱动信号输出端相连。

在一种可能的实施方式中,在本发明实施例提供的上述移位寄存器中,所述输入模块包括:第一开关晶体管,所述节点控制模块包括:第二开关晶体管,所述第一复位模块包括:第三开关晶体管,所述第一输出模块包括:第四开关晶体管和电容,所述第二输出模块包括:第五开关晶体管,所述第二复位模块包括:第六开关晶体管;其中,

所述第一开关晶体管的栅极和源极均与所述输入信号端相连,所述第一开关晶体管的漏极与所述第一节点相连;所述第二开关晶体管的栅极与所述时钟信号端相连,所述第二开关晶体管的源极与所述输入信号端相连,所述第二开关晶体管的漏极与所述第一节点相连;所述第三开关晶体管的栅极与所述复位信号端相连,所述第三开关晶体管的源极与所述参考信号端相连,所述第三开关晶体管的漏极与所述第一节点相连;所述第四开关晶体管的栅极与所述第一节点相连,所述第四开关晶体管的源极与所述时钟信号端相连,所述第四开关晶体管的漏极与所述驱动信号输出端相连;所述电容的第一端与所述第一节点相连,所述电容的第二端与所述驱动信号输出端相连;所述第五开关晶体管的栅极与所述第一节点相连,所述第五开关晶体管的源极与所述参考信号端相连,所述第五开关晶体管的漏极与所述驱动信号输出端相连;所述第六开关晶体管的栅极与所述复位信号端相连,所述第六开关晶体管的源极与所述参考信号端相连,所述第六开关晶体管的漏极与所述驱动信号输出端相连;

当所述输入信号端的有效脉冲信号为高电位时,所述第一开关晶体管、所述第三开关晶体管、所述第四开关晶体管以及所述第六开关晶体管均为N型开关晶体管,所述第二开关晶体管和所述第五开关晶体管均为P型开关晶体管;或者,当所述输入信号端的有效脉冲信号为低电位时,所述第一开关晶体管、所述第三开关晶体管、所述第四开关晶体管以及所述第六开关晶体管均为P型开关晶体管,所述第二开关晶体管和所述第五开关晶体管均为N型开关晶体管。

相应地,本发明实施例还提供了一种本发明实施例提供的上述任一种移位寄存器的驱动方法,包括:第一阶段、第二阶段、第三阶段、第四阶段和第五阶段;其中,

在所述第一阶段,所述输入模块在所述输入信号端的控制下将所述输入信号端的信号提供给所述第一节点;所述节点控制模块在所述时钟信号端的控制下将所述输入信号端的信号提供给所述第一节点;所述第一输出模块在所述第一节点的控制下将所述时钟信号端的信号提供给所述驱动信号输出端;

在所述第二阶段,所述第一输出模块在所述第一节点的控制下将所述时钟信号端的信号提供给所述驱动信号输出端,以及在所述第一节点处于浮接状态时,保持所述第一节点和所述驱动信号输出端之间的电压差稳定;

在所述第三阶段,所述第一复位模块在所述复位信号端的控制下将所述参考信号端的信号提供给所述第一节点;所述节点控制模块在所述时钟信号端的控制下将所述输入信号端的信号提供给所述第一节点;所述第二输出模块在所述第一节点的控制下将所述参考信号端的信号提供给所述驱动信号输出端;

在所述第四阶段,所述第二输出模块在所述第一节点的控制下将所述参考信号端的信号提供给所述驱动信号输出端;

在所述第五阶段,所述节点控制模块在所述时钟信号端的控制下将所述输入信号端的信号提供给所述第一节点;所述第二输出模块在所述第一节点的控制下将所述参考信号端的信号提供给所述驱动信号输出端。

在一种可能的实施方式中,在本发明实施例提供的上述驱动方法中,还包括:

在所述第三阶段,所述第二复位模块在所述复位信号端的控制下将所述参考信号端的信号提供给所述驱动信号输出端。

相应地,本发明实施例还提供了一种栅极驱动电路,包括级联的多个本发明实施例提供的上述任一种移位寄存器;其中,

第一级移位寄存器的输入信号端与帧触发信号端相连;

除第一级移位寄存器之外,其余各级移位寄存器的输入信号端分别与上一级移位寄存器的驱动信号输出端相连;

除最后一级移位寄存器之外,其余各级移位寄存器的复位信号端分别与下一级移位寄存器的驱动信号输出端相连。

相应地,本发明实施例还提供了一种显示装置,包括本发明实施例提供的上述栅极驱动电路。

本发明实施例提供的移位寄存器,其驱动方法、栅极驱动电路及显示装置,包括:输入模块、节点控制模块、第一复位模块、第一输出模块以及第二输出模块;其中,输入模块用于在输入信号端的控制下将输入信号端的信号提供给第一节点;节点控制模块用于在时钟信号端的控制下将输入信号端的信号提供给第一节点;第一复位模块用于在复位信号端的控制下将参考信号端的信号提供给第一节点;第一输出模块用于在第一节点的控制下将时钟信号端的信号提供给驱动信号输出端,以及在第一节点处于浮接状态时,保持第一节点和驱动信号输出端之间的电压差稳定;第二输出模块用于在第一节点的控制下将参考信号端的信号提供给驱动信号输出端。本发明实施例提供的移位寄存器,其驱动方法、栅极驱动电路及显示装置,能够通过简单的结构以及较少的信号线来实现驱动信号输出端的输出,从而简化制备工艺,降低生产成本。

附图说明

图1为本发明实施例提供的移位寄存器的结构示意图之一;

图2为本发明实施例提供的移位寄存器的结构示意图之二;

图3a为图1所示的移位寄存器的具体结构示意图之一;

图3b为图1所示的移位寄存器的具体结构示意图之二;

图4a为图2所示的移位寄存器的具体结构示意图之一;

图4b为图2所示的移位寄存器的具体结构示意图之二;

图5a为图3a和图4a所示的移位寄存器的电路时序图;

图5b为图3b和图4b所示的移位寄存器的电路时序图;

图6为本发明实施例提供的移位寄存器的驱动方法的流程图;

图7为本发明实施例提供的栅极驱动电路的结构示意图。

具体实施方式

为了使本发明的目的,技术方案和优点更加清楚,下面结合附图,对本发明实施例提供的移位寄存器、其驱动方法、栅极驱动电路及显示装置的具体实施方式进行详细地说明。

本发明实施例提供了一种移位寄存器,如图1所示,包括:输入模块1、节点控制模块2、第一复位模块3、第一输出模块4以及第二输出模块5;其中,

输入模块1的第一端与输入信号端Input相连,第二端与第一节点A相连;输入模块1用于在输入信号端Input的控制下将输入信号端Input的信号提供给第一节点A;

节点控制模块2的第一端与时钟信号端CK相连,第二端与输入信号端Input相连,第三端与第一节点A相连;节点控制模块2用于在时钟信号端CK的控制下将输入信号端Input的信号提供给第一节点A;

第一复位模块3的第一端与复位信号端Reset相连,第二端与参考信号端Vref相连,第三端与第一节点A相连;第一复位模块3用于在复位信号端Reset的控制下将参考信号端Vref的信号提供给第一节点A;

第一输出模块4的第一端与第一节点A相连,第二端与时钟信号端CK相连,第三端与移位寄存器的驱动信号输出端Output相连;第一输出模块4用于在第一节点A的控制下将时钟信号端CK的信号提供给驱动信号输出端Output,以及在第一节点A处于浮接状态时,保持第一节点A和驱动信号输出端Output之间的电压差稳定;

第二输出模块5的第一端与第一节点A相连,第二端与参考信号端Vref相连,第三端与驱动信号输出端Output相连;第二输出模块5用于在第一节点A的控制下将参考信号端Vref的信号提供给驱动信号输出端Output。

本发明实施例提供的上述移位寄存器,包括:输入模块、节点控制模块、第一复位模块、第一输出模块以及第二输出模块;其中,输入模块用于在输入信号端的控制下将输入信号端的信号提供给第一节点;节点控制模块用于在时钟信号端的控制下将输入信号端的信号提供给第一节点;第一复位模块用于在复位信号端的控制下将参考信号端的信号提供给第一节点;第一输出模块用于在第一节点的控制下将时钟信号端的信号提供给驱动信号输出端,以及在第一节点处于浮接状态时,保持第一节点和驱动信号输出端之间的电压差稳定;第二输出模块用于在第一节点的控制下将参考信号端的信号提供给驱动信号输出端。本发明实施例提供的移位寄存器通过上述五个模块的相互配合,能够通过简单的结构以及较少的信号线来实现驱动信号输出端的输出,从而简化制备工艺,降低生产成本。

进一步地,当驱动信号输出端Output输出完成后,为了进一步保证驱动信号输出端Output的电位能够及时的与输入信号端Input的有效脉冲信号电位相反,因此在具体实施时,在本发明实施例提供的上述移位寄存器中,如图2所示,还包括:第二复位模块6;其中,

第二复位模块6的第一端与复位信号端Reset相连,第二端与参考信号端Vref相连,第三端与驱动信号输出端Output相连;第二复位模块6用于在复位信号端Reset的控制下将参考信号端Vref的信号提供给驱动信号输出端Output。

下面结合具体实施例,对本发明提供的移位寄存器进行详细说明。需要说明的是,本实施例是为了更好的解释本发明,但不限制本发明。

具体地,在具体实施时,在本发明实施例提供的上述移位寄存器中,如图3a至图4b所示,输入模块1具体可以包括:第一开关晶体管M1;其中,

第一开关晶体管M1的栅极和源极均与输入信号端Input相连,漏极与第一节点A相连。

具体地,在具体实施时,在本发明实施例提供的上述移位寄存器中,当输入信号端Input的有效脉冲信号为高电位时,如图3a和图4a所示,第一开关晶体管M1可以为N型开关晶体管;或当输入信号端Input的有效脉冲信号为低电位时,如图3b和图4b所示,第一开关晶体管M1也可以为P型开关晶体管,在此不作限定。

具体地,在具体实施时,在本发明实施例提供的上述移位寄存器中,第一开关晶体管在输入信号端的控制下处于导通状态,并将输入信号端的信号提供给第一节点。

以上仅是举例说明移位寄存器中输入模块的具体结构,在具体实施时,输入模块的具体结构不限于本发明实施例提供的上述结构,还可以是本领域技术人员可知的其他结构,在此不做限定。

具体地,在具体实施时,在本发明实施例提供的上述移位寄存器中,如图3a至图4b所示,节点控制模块2具体可以包括:第二开关晶体管M2;其中,

第二开关晶体管M2的栅极与时钟信号端CK相连,源极与输入信号端Input相连,漏极与第一节点A相连。

具体地,在具体实施时,在本发明实施例提供的上述移位寄存器中,当输入信号端Input的有效脉冲信号为高电位时,如图3a和图4a所示,第二开关晶体管M2可以为P型开关晶体管;或当输入信号端Input的有效脉冲信号为低电位时,如图3b和图4b所示,第二开关晶体管M2也可以为N型开关晶体管,在此不作限定。

具体地,在具体实施时,在本发明实施例提供的上述移位寄存器中,第二开关晶体管在时钟信号端的控制下处于导通状态,并将输入信号端的信号提供给第一节点。

以上仅是举例说明移位寄存器中节点控制模块的具体结构,在具体实施时,节点控制模块的具体结构不限于本发明实施例提供的上述结构,还可以是本领域技术人员可知的其他结构,在此不做限定。

具体地,在具体实施时,在本发明实施例提供的上述移位寄存器中,如图3a至图4b所示,第一复位模块3具体可以包括:第三开关晶体管M3;其中,

第三开关晶体管M3的栅极与复位信号端Reset相连,源极与参考信号端Vref相连,漏极与第一节点A相连。

具体地,在具体实施时,在本发明实施例提供的上述移位寄存器中,当复位信号端Reset的有效脉冲信号为高电位时,如图3a和图4a所示,第三开关晶体管M3可以为N型开关晶体管;或当复位信号端Reset的有效脉冲信号为低电位时,如图3b和图4b所示,第三开关晶体管M3也可以为P型开关晶体管,在此不作限定。

进一步地,在具体实施时,在本发明实施例提供的上述移位寄存器中,当复位信号端Reset的有效脉冲信号和输入信号端Input的有效脉冲信号均为高电位时,如图3a和图4a所示,第三开关晶体管M3可以为N型开关晶体管;或当复位信号端Reset的有效脉冲信号和输入信号端Input的有效脉冲信号均为低电位时,如图3b和图4b所示,第三开关晶体管M3也可以为P型开关晶体管,在此不作限定。

具体地,在具体实施时,在本发明实施例提供的上述移位寄存器中,第三开关晶体管在复位信号端的控制下处于导通状态,并将参考信号端的信号提供给第一节点。

以上仅是举例说明移位寄存器中第一复位模块的具体结构,在具体实施时,第一复位模块的具体结构不限于本发明实施例提供的上述结构,还可以是本领域技术人员可知的其他结构,在此不做限定。

具体地,在具体实施时,在本发明实施例提供的上述移位寄存器中,如图3a至图4b所示,第一输出模块4具体可以包括:第四开关晶体管M4和电容C;其中,

第四开关晶体管M4的栅极与第一节点A相连,源极与时钟信号端CK相连,漏极与驱动信号输出端Output相连;

电容C的第一端与第一节点A相连,第二端与驱动信号输出端Output相连。

具体地,在具体实施时,在本发明实施例提供的上述移位寄存器中,当输入信号端Input的有效脉冲信号为高电位时,如图3a和图4a所示,第四开关晶体管M4可以为N型开关晶体管;或当输入信号端Input的有效脉冲信号为低电位时,如图3b和图4b所示,第四开关晶体管M4也可以为P型开关晶体管,在此不作限定。

具体地,在具体实施时,在本发明实施例提供的上述移位寄存器中,第四开关晶体管在第一节点的控制下处于导通状态时,将时钟信号端的信号提供给驱动信号输出端,以及在第一节点处于浮接状态时,由于电容的自举作用可以保持其两端的电压差稳定,即保持第一节点和驱动信号输出端之间的电压差稳定。

以上仅是举例说明移位寄存器中第一输出模块的具体结构,在具体实施时,第一输出模块的具体结构不限于本发明实施例提供的上述结构,还可以是本领域技术人员可知的其他结构,在此不做限定。

具体地,在具体实施时,在本发明实施例提供的上述移位寄存器中,如图3a至图4b所示,第二输出模块5具体可以包括:第五开关晶体管M5;其中,

第五开关晶体管M5的栅极与第一节点A相连,源极与参考信号端Vref相连,漏极与驱动信号输出端Output相连。

具体地,在具体实施时,在本发明实施例提供的上述移位寄存器中,当输入信号端Input的有效脉冲信号为高电位时,如图3a和图4a所示,第五开关晶体管M5可以为P型开关晶体管;或当输入信号端Input的有效脉冲信号为低电位时,如图3b和图4b所示,第五开关晶体管M5也可以为N型开关晶体管,在此不作限定。

具体地,在具体实施时,在本发明实施例提供的上述移位寄存器中,第五开关晶体管在第一节点的控制下处于导通状态时,将参考信号端的信号提供给驱动信号输出端。

以上仅是举例说明移位寄存器中第二输出模块的具体结构,在具体实施时,第二输出模块的具体结构不限于本发明实施例提供的上述结构,还可以是本领域技术人员可知的其他结构,在此不做限定。

具体地,在具体实施时,在本发明实施例提供的上述移位寄存器中,如图4a和图4b所示,第二复位模块6具体可以包括:第六开关晶体管M6;其中,

第六开关晶体管M6的栅极与复位信号端Reset相连,源极与参考信号端Vref相连,漏极与驱动信号输出端Output相连。

具体地,在具体实施时,在本发明实施例提供的上述移位寄存器中,当复位信号端Reset的有效脉冲信号为高电位时,如图4a所示,第六开关晶体管M6可以为N型开关晶体管;或当复位信号端Reset的有效脉冲信号为低电位时,如图4b所示,第六开关晶体管M6也可以为P型开关晶体管,在此不作限定。

进一步地,在具体实施时,在本发明实施例提供的上述移位寄存器中,当复位信号端Reset的有效脉冲信号和输入信号端Input的有效脉冲信号均为高电位时,如图4a所示,第六开关晶体管M6可以为N型开关晶体管;或当复位信号端Reset的有效脉冲信号和输入信号端Input的有效脉冲信号均为低电位时,如图4b所示,第六开关晶体管M6也可以为P型开关晶体管,在此不作限定。

具体地,在具体实施时,在本发明实施例提供的上述移位寄存器中,第六开关晶体管在复位信号端的控制下处于导通状态,并将参考信号端的信号提供给驱动信号输出端。

以上仅是举例说明移位寄存器中第二复位模块的具体结构,在具体实施时,第二复位模块的具体结构不限于本发明实施例提供的上述结构,还可以是本领域技术人员可知的其他结构,在此不做限定。

在具体实施时,在本发明实施例提供的上述移位寄存器中,当输入信号端Input的有效脉冲信号为高电位时,如图4a所示,第一开关晶体管M1、第三开关晶体管M3、第四开关晶体管M4和第六开关晶体管M6均为N型开关晶体管,第二开关晶体管M2和第五开关晶体管M5均为P型开关晶体管。

或者,当输入信号端Input的有效脉冲信号为低电位时,如图4b所示,第一开关晶体管M1、第三开关晶体管M3、第四开关晶体管M4和第六开关晶体管M6均为P型开关晶体管,第二开关晶体管M2和第五开关晶体管M5均为N型开关晶体管。

进一步的,在具体实施时,N型开关晶体管在高电位作用下导通,在低电位作用下截止;P型开关晶体管在高电位作用下截止,在低电位作用下导通。

需要说明的是,本发明上述实施例中提到的开关晶体管可以是薄膜晶体管(TFT,ThinFilmTransistor),也可以是金属氧化物半导体场效应管(MOS,MetalOxideScmiconductor),在此不作限定。在具体实施中,这些开关晶体管的源极和漏极根据开关晶体管类型以及信号端的信号的不同,其功能可以互换,在此不做具体区分。

下面结合电路时序图对本发明实施例提供的上述移位寄存器的工作过程作以描述。下述描述中以1表示高电位信号,0表示低电位信号,其中,1和0代表其逻辑电位,仅是为了更好的解释本发明实施例提供的上述移位寄存器的工作过程,而不是在具体实施时施加在各开关晶体管的栅极上的电位。

实施例一、

以图3a所示的移位寄存器的结构为例对其工作过程作以描述,其中,在图3a所示的移位寄存器中,除第二开关晶体管M2和第五开关晶体管M5为P型开关晶体管之外,其余所有开关晶体管均为N型开关晶体管;参考信号端Vref的电位为高电位,对应的输入输出时序图如图5a所示,具体地,选取如图5a所示的输入输出时序图中的T1、T2、T3、T4和T5五个阶段。

在T1阶段,Input=1,CK=0,Reset=0。

由于Reset=0,因此第三开关晶体管M3截止;由于Input=1,因此第一开关晶体管M1导通,并将输入信号端Input的高电位的信号提供给第一节点A,因此第一节点A的电位为高电位,电容C开始充电;由于CK=0,因此第二开关晶体管M2导通,并将输入信号端Input的高电位的信号提供给第一节点A,因此进一步保证第一节点A的电位为高电位;由于第一节点A的电位为高电位,因此第四开关晶体管M4导通、第五开关晶体管M5截止;由于第四开关晶体管M4导通,并将时钟信号端CK的低电位的信号提供给驱动信号输出端Output,因此驱动信号输出端Output为低电位。

在T2阶段,Input=0,CK=1,Reset=0。

由于Input=0,因此第一开关晶体管M1截止;由于CK=1,因此第二开关晶体管M2截止;由于Reset=0,因此第三开关晶体管M3截止;因此,第一节点A处于浮接状态;由于第一节点A处于浮接状态,由于电容C的自举作用,可以保持电容C两端的电压差稳定,因此可以保持第一节点A的电位为高电位;由于第一节点A的电位为高电位,因此第四开关晶体管M4导通、第五开关晶体管M5截止;由于第四开关晶体管M4导通,并将时钟信号端CK的高电位的信号提供给驱动信号输出端Output,因此驱动信号输出端Output为高电位;由于电容C可以保持其两端的电压差稳定,因此第一节点的电位被进一步拉高,因此可以使第四开关晶体管M4完全导通、第五开关晶体管M5完全截止;从而使驱动信号输出端Output为高电位。

在T3阶段,Input=0,CK=0,Reset=1。

由于Input=0,因此第一开关晶体管M1截止;由于Reset=1,因此第三开关晶体管M3导通;由于第三开关晶体管M3导通,并将参考信号端Vref的低电位的信号提供给第一节点A,因此第一节点A的电位为低电位;由于CK=0,因此第二开关晶体管M2导通;由于第二开关晶体管M2导通,并将输入信号端Input的低电位的信号提供给第一节点A,因此可以进一步地使第一节点A的电位为低电位,并可以有效的释放电容C中的电量;由于第一节点A的电位为低电位,因此第四开关晶体管M4截止、第五开关晶体管M5导通;由于第五开关晶体管M5导通,并将参考信号端Vref的低电位的信号提供给驱动信号输出端Output,因此驱动信号输出端Output为低电位。

在T4阶段,Input=0,CK=1,Reset=0。

由于Input=0,因此第一开关晶体管M1截止;由于CK=1,因此第二开关晶体管M2截止;由于Reset=0,因此第三开关晶体管M3截止;因此第一节点A处于浮接状态,由于第一节点A未被充电,因此第一节点A的电位为低电位;由于第一节点A的电位为低电位,因此第四开关晶体管M4截止、第五开关晶体管M5导通;由于第五开关晶体管M5导通,并将参考信号端Vref的低电位的信号提供给驱动信号输出端Output,因此驱动信号输出端Output为低电位。

在T5阶段,Input=0,CK=0,Reset=0。

由于Input=0,因此第一开关晶体管M1截止;由于Reset=0,因此第三开关晶体管M3截止;由于CK=0,因此第二开关晶体管M2导通;由于第二开关晶体管M2导通,并将输入信号端Input的低电位的信号提供给第一节点A,因此第一节点A的电位为低电位;由于第一节点A的电位为低电位,因此第四开关晶体管M4截止、第五开关晶体管M5导通;由于第五开关晶体管M5导通,并将参考信号端Vref的低电位的信号提供给驱动信号输出端Output,因此驱动信号输出端Output为低电位。

本发明实施例提供的上述移位寄存器,在T5阶段之后,一直重复执行T4阶段和T5阶段的过程,直至输入信号端的电位再次变为高电位。

实施例一提供的上述移位寄存器,由于仅包括5个开关晶体管和1个电容以及仅具有输入信号端、复位信号端、时钟信号端与参考信号端共四个用于输入不同信号的信号端,因此结构简单,并且可以通过较少的用于输入不同信号的信号线来实现扫描信号的输出,从而简化制备工艺,降低生产成本。并且由于在T3阶段中,第三开关晶体管在复位信号端的控制下将低电位的参考信号端的信号提供给第一节点,且第二开关晶体管在时钟信号端的控制下将低电位的输入信端的信号也提供给第一节点,从而可以及时的使第一节点由高电位变为低电位,有效的释放了第一节点和电容残留的电荷。

实施例二、

以图4a所示的移位寄存器的结构为例对其工作过程作以描述,其中,在图4a所示的移位寄存器中,除第二开关晶体管M2和第五开关晶体管M5为P型开关晶体管之外,其余所有开关晶体管均为N型开关晶体管;参考信号端Vref的电位为高电位,对应的输入输出时序图如图5a所示,具体地,选取如图5a所示的输入输出时序图中的T1、T2、T3、T4和T5五个阶段。

在T1阶段,Input=1,CK=0,Reset=0。

由于Reset=0,因此第三开关晶体管M3和第六开关晶体管M6均截止;由于Input=1,因此第一开关晶体管M1导通,并将输入信号端Input的高电位的信号提供给第一节点A,因此第一节点A的电位为高电位,电容C开始充电;由于CK=0,因此第二开关晶体管M2导通,并将输入信号端Input的高电位的信号提供给第一节点A,因此进一步保证第一节点A的电位为高电位;由于第一节点A的电位为高电位,因此第四开关晶体管M4导通、第五开关晶体管M5截止;由于第四开关晶体管M4导通,并将时钟信号端CK的低电位的信号提供给驱动信号输出端Output,因此驱动信号输出端Output为低电位。

在T2阶段,Input=0,CK=1,Reset=0。

由于Input=0,因此第一开关晶体管M1截止;由于CK=1,因此第二开关晶体管M2截止;由于Reset=0,因此第三开关晶体管M3和第六开关晶体管M6均截止;因此,第一节点A处于浮接状态;由于第一节点A处于浮接状态,由于电容C的自举作用,可以保持电容C两端的电压差稳定,因此可以保持第一节点A的电位为高电位;由于第一节点A的电位为高电位,因此第四开关晶体管M4导通、第五开关晶体管M5截止;由于第四开关晶体管M4导通,并将时钟信号端CK的高电位的信号提供给驱动信号输出端Output,因此驱动信号输出端Output为高电位;由于电容C可以保持其两端的电压差稳定,因此第一节点的电位被进一步拉高,因此可以使第四开关晶体管M4完全导通、第五开关晶体管M5完全截止;从而使驱动信号输出端Output为高电位。

在T3阶段,Input=0,CK=0,Reset=1。

由于Input=0,因此第一开关晶体管M1截止;由于Reset=1,因此第三开关晶体管M3和第六开关晶体管M6均导通;由于第三开关晶体管M3导通,并将参考信号端Vref的低电位的信号提供给第一节点A,因此第一节点A的电位为低电位;由于CK=0,因此第二开关晶体管M2导通;由于第二开关晶体管M2导通,并将输入信号端Input的低电位的信号提供给第一节点A,因此可以进一步地使第一节点A的电位为低电位,并可以有效的释放电容C中的电量;由于第一节点A的电位为低电位,因此第四开关晶体管M4截止、第五开关晶体管M5导通;由于第五开关晶体管M5导通,并将参考信号端Vref的低电位的信号提供给驱动信号输出端Output,因此驱动信号输出端Output为低电位;由于第六开关晶体管M6导通并将参考信号端Vref的低电位的信号提供给驱动信号输出端Output,因此可以进一步及时保证驱动信号输出端Output为低电位。

在T4阶段,Input=0,CK=1,Reset=0。

由于Input=0,因此第一开关晶体管M1截止;由于CK=1,因此第二开关晶体管M2截止;由于Reset=0,因此第三开关晶体管M3和第六开关晶体管M6均截止;因此第一节点A处于浮接状态,由于第一节点A未被充电,因此第一节点A的电位为低电位;由于第一节点A的电位为低电位,因此第四开关晶体管M4截止、第五开关晶体管M5导通;由于第五开关晶体管M5导通,并将参考信号端Vref的低电位的信号提供给驱动信号输出端Output,因此驱动信号输出端Output为低电位。

在T5阶段,Input=0,CK=0,Reset=0。

由于Input=0,因此第一开关晶体管M1截止;由于Reset=0,因此第三开关晶体管M3和第六开关晶体管M6均截止;由于CK=0,因此第二开关晶体管M2导通;由于第二开关晶体管M2导通,并将输入信号端Input的低电位的信号提供给第一节点A,因此第一节点A的电位为低电位;由于第一节点A的电位为低电位,因此第四开关晶体管M4截止、第五开关晶体管M5导通;由于第五开关晶体管M5导通,并将参考信号端Vref的低电位的信号提供给驱动信号输出端Output,因此驱动信号输出端Output为低电位。

本发明实施例提供的上述移位寄存器,在T5阶段之后,一直重复执行T4阶段和T5阶段的过程,直至输入信号端的电位再次变为高电位。

实施例二提供的上述移位寄存器,通过在实施例一的移位寄存器的结构基础上增加第六开关晶体管,可以在T3阶段将参考信号端的低电位的信号提供给驱动信号输出端,从而使驱动信号输出端进一步处于低电位的稳定状态。

实施例三、

以图3b所示的移位寄存器的结构为例对其工作过程作以描述,其中,在图3b所示的移位寄存器中,除第二开关晶体管M2和第五开关晶体管M5为N型开关晶体管之外,其余所有开关晶体管均为P型开关晶体管;参考信号端Vref的电位为低电位,对应的输入输出时序图如图5b所示,具体地,选取如图5b所示的输入输出时序图中的T1、T2、T3、T4和T5五个阶段。

在T1阶段,Input=0,CK=1,Reset=1。

由于Reset=1,因此第三开关晶体管M3截止;由于Input=0,因此第一开关晶体管M1导通,并将输入信号端Input的低电位的信号提供给第一节点A,因此第一节点A的电位为低电位,电容C开始充电;由于CK=1,因此第二开关晶体管M2导通,并将输入信号端Input的低电位的信号提供给第一节点A,因此进一步保证第一节点A的电位为低电位;由于第一节点A的电位为低电位,因此第四开关晶体管M4导通、第五开关晶体管M5截止;由于第四开关晶体管M4导通,并将时钟信号端CK的高电位的信号提供给驱动信号输出端Output,因此驱动信号输出端Output为高电位。

在T2阶段,Input=1,CK=0,Reset=1。

由于Input=1,因此第一开关晶体管M1截止;由于CK=0,因此第二开关晶体管M2截止;由于Reset=1,因此第三开关晶体管M3截止;因此,第一节点A处于浮接状态;由于第一节点A处于浮接状态,由于电容C的自举作用,可以保持电容C两端的电压差稳定,因此可以保持第一节点A的电位为低电位;由于第一节点A的电位为低电位,因此第四开关晶体管M4导通、第五开关晶体管M5截止;由于第四开关晶体管M4导通,并将时钟信号端CK的低电位的信号提供给驱动信号输出端Output,因此驱动信号输出端Output为低电位;由于电容C可以保持其两端的电压差稳定,因此第一节点的电位被进一步拉低,因此可以使第四开关晶体管M4完全导通、第五开关晶体管M5完全截止;从而使驱动信号输出端Output为低电位。

在T3阶段,Input=1,CK=1,Reset=0。

由于Input=1,因此第一开关晶体管M1截止;由于Reset=0,因此第三开关晶体管M3导通;由于第三开关晶体管M3导通,并将参考信号端Vref的高电位的信号提供给第一节点A,因此第一节点A的电位为高电位;由于CK=1,因此第二开关晶体管M2导通;由于第二开关晶体管M2导通,并将输入信号端Input的高电位的信号提供给第一节点A,因此可以进一步地使第一节点A的电位为高电位,并可以有效的释放电容C中的电量;由于第一节点A的电位为高电位,因此第四开关晶体管M4截止、第五开关晶体管M5导通;由于第五开关晶体管M5导通,并将参考信号端Vref的高电位的信号提供给驱动信号输出端Output,因此驱动信号输出端Output为高电位。

在T4阶段,Input=1,CK=0,Reset=1。

由于Input=1,因此第一开关晶体管M1截止;由于CK=0,因此第二开关晶体管M2截止;由于Reset=1,因此第三开关晶体管M3截止;因此第一节点A处于浮接状态,由于第一节点A未被充电,因此第一节点A的电位为高电位;由于第一节点A的电位为高电位,因此第四开关晶体管M4截止、第五开关晶体管M5导通;由于第五开关晶体管M5导通,并将参考信号端Vref的高电位的信号提供给驱动信号输出端Output,因此驱动信号输出端Output为高电位。

在T5阶段,Input=1,CK=1,Reset=1。

由于Input=1,因此第一开关晶体管M1截止;由于Reset=1,因此第三开关晶体管M3截止;由于CK=1,因此第二开关晶体管M2导通;由于第二开关晶体管M2导通,并将输入信号端Input的高电位的信号提供给第一节点A,因此第一节点A的电位为高电位;由于第一节点A的电位为高电位,因此第四开关晶体管M4截止、第五开关晶体管M5导通;由于第五开关晶体管M5导通,并将参考信号端Vref的高电位的信号提供给驱动信号输出端Output,因此驱动信号输出端Output为高电位。

本发明实施例提供的上述移位寄存器,在T5阶段之后,一直重复执行T4阶段和T5阶段的过程,直至输入信号端的电位再次变为低电位。

本发明实施例提供的上述移位寄存器,由于仅包括5个开关晶体管和1个电容以及仅具有输入信号端、复位信号端、时钟信号端与参考信号端共四个用于输入不同信号的信号端,因此结构简单,并且可以通过较少的用于输入不同信号的信号线来实现扫描信号的输出,从而简化制备工艺,降低生产成本。并且由于在T3阶段中,第三开关晶体管在复位信号端的控制下将高电位的参考信号端的信号提供给第一节点,且第二开关晶体管在时钟信号端的控制下将高电位的输入信端的信号也提供给第一节点,从而可以及时的使第一节点由低电位变为高电位,有效的释放了第一节点和电容残留的电荷。

实施例四、

以图4b所示的移位寄存器的结构为例对其工作过程作以描述,其中,在图4b所示的移位寄存器中,除第二开关晶体管M2和第五开关晶体管M5为N型开关晶体管之外,其余所有开关晶体管均为P型开关晶体管;参考信号端Vref的电位为低电位,对应的输入输出时序图如图5b所示,具体地,选取如图5b所示的输入输出时序图中的T1、T2、T3、T4和T5五个阶段。

在T1阶段,Input=0,CK=1,Reset=1。

由于Reset=1,因此第三开关晶体管M3和第六开关晶体管M6均截止;由于Input=0,因此第一开关晶体管M1导通,并将输入信号端Input的低电位的信号提供给第一节点A,因此第一节点A的电位为低电位,电容C开始充电;由于CK=1,因此第二开关晶体管M2导通,并将输入信号端Input的低电位的信号提供给第一节点A,因此进一步保证第一节点A的电位为低电位;由于第一节点A的电位为低电位,因此第四开关晶体管M4导通、第五开关晶体管M5截止;由于第四开关晶体管M4导通,并将时钟信号端CK的高电位的信号提供给驱动信号输出端Output,因此驱动信号输出端Output为高电位。

在T2阶段,Input=1,CK=0,Reset=1。

由于Input=1,因此第一开关晶体管M1截止;由于CK=0,因此第二开关晶体管M2截止;由于Reset=1,因此第三开关晶体管M3和第六开关晶体管M6均截止;因此,第一节点A处于浮接状态;由于第一节点A处于浮接状态,由于电容C的自举作用,可以保持电容C两端的电压差稳定,因此可以保持第一节点A的电位为低电位;由于第一节点A的电位为低电位,因此第四开关晶体管M4导通、第五开关晶体管M5截止;由于第四开关晶体管M4导通,并将时钟信号端CK的低电位的信号提供给驱动信号输出端Output,因此驱动信号输出端Output为低电位;由于电容C可以保持其两端的电压差稳定,因此第一节点的电位被进一步拉低,因此可以使第四开关晶体管M4完全导通、第五开关晶体管M5完全截止;从而使驱动信号输出端Output为低电位。

在T3阶段,Input=1,CK=1,Reset=0。

由于Input=1,因此第一开关晶体管M1截止;由于Reset=0,因此第三开关晶体管M3和第六开关晶体管M6均导通;由于第三开关晶体管M3导通,并将参考信号端Vref的高电位的信号提供给第一节点A,因此第一节点A的电位为高电位;由于CK=1,因此第二开关晶体管M2导通;由于第二开关晶体管M2导通,并将输入信号端Input的高电位的信号提供给第一节点A,因此可以进一步地使第一节点A的电位为高电位,并可以有效的释放电容C中的电量;由于第一节点A的电位为高电位,因此第四开关晶体管M4截止、第五开关晶体管M5导通;由于第五开关晶体管M5导通,并将参考信号端Vref的高电位的信号提供给驱动信号输出端Output,因此驱动信号输出端Output为高电位;由于第六开关晶体管M6导通并将参考信号端Vref的高电位的信号提供给驱动信号输出端Output,因此可以进一步及时保证驱动信号输出端Output为高电位。

在T4阶段,Input=1,CK=0,Reset=1。

由于Input=1,因此第一开关晶体管M1截止;由于CK=0,因此第二开关晶体管M2截止;由于Reset=1,因此第三开关晶体管M3和第六开关晶体管M6均截止;因此第一节点A处于浮接状态,由于第一节点A未被充电,因此第一节点A的电位为高电位;由于第一节点A的电位为高电位,因此第四开关晶体管M4截止、第五开关晶体管M5导通;由于第五开关晶体管M5导通,并将参考信号端Vref的高电位的信号提供给驱动信号输出端Output,因此驱动信号输出端Output为高电位。

在T5阶段,Input=1,CK=1,Reset=1。

由于Input=1,因此第一开关晶体管M1截止;由于Reset=1,因此第三开关晶体管M3和第六开关晶体管M6均截止;由于CK=1,因此第二开关晶体管M2导通;由于第二开关晶体管M2导通,并将输入信号端Input的高电位的信号提供给第一节点A,因此第一节点A的电位为高电位;由于第一节点A的电位为高电位,因此第四开关晶体管M4截止、第五开关晶体管M5导通;由于第五开关晶体管M5导通,并将参考信号端Vref的高电位的信号提供给驱动信号输出端Output,因此驱动信号输出端Output为高电位。

本发明实施例提供的上述移位寄存器,在T5阶段之后,一直重复执行T4阶段和T5阶段的过程,直至输入信号端的电位再次变为低电位。

实施例四提供的上述移位寄存器,通过在实施例三的移位寄存器的结构基础上增加第六开关晶体管,可以在T3阶段将参考信号端的高电位的信号提供给驱动信号输出端,从而使驱动信号输出端进一步处于高电位的稳定状态。

基于同一发明构思,本发明实施例还提供了一种上述任一种移位寄存器的驱动方法,如图6所示,包括:第一阶段、第二阶段、第三阶段、第四阶段和第五阶段;其中,

S601、在第一阶段,输入模块在输入信号端的控制下将输入信号端的信号提供给第一节点;节点控制模块在时钟信号端的控制下将输入信号端的信号提供给第一节点;第一输出模块在第一节点的控制下将时钟信号端的信号提供给驱动信号输出端;

S602、在第二阶段,第一输出模块在第一节点的控制下将时钟信号端的信号提供给驱动信号输出端,以及在第一节点处于浮接状态时,保持第一节点和驱动信号输出端之间的电压差稳定;

S603、在第三阶段,第一复位模块在复位信号端的控制下将参考信号端的信号提供给第一节点;节点控制模块在时钟信号端的控制下将输入信号端的信号提供给第一节点;第二输出模块在第一节点的控制下将参考信号端的信号提供给驱动信号输出端;

S604、在第四阶段,第二输出模块在第一节点的控制下将参考信号端的信号提供给驱动信号输出端;

S605、在第五阶段,节点控制模块在时钟信号端的控制下将输入信号端的信号提供给第一节点;第二输出模块在第一节点的控制下将参考信号端的信号提供给驱动信号输出端。

本发明实施例提供的上述驱动方法,包括:第一阶段、第二阶段、第三阶段、第四阶段和第五阶段,可以通过简单的结构以及较少的信号线来实现上述五个阶段的过程,从而实现驱动信号输出端的输出,从而简化制备工艺,降低生产成本。

进一步地,当驱动信号输出端输出完成后,为了进一步保证驱动信号输出端的电位能够及时的与输入信号端的有效脉冲信号电位相反,在具体实施时,在本发明实施例提供的上述驱动方法中,还包括:

在第三阶段,第二复位模块在复位信号端的控制下将参考信号端的信号提供给驱动信号输出端。

基于同一发明构思,本发明实施例还提供了一种栅极驱动电路,如图7所示,包括:级联的多个本发明实施例提供的移位寄存器:SR(1)、SR(2)…SR(n-1)、SR(n)…SR(N-1)、SR(N)(共N个移位寄存器,1≤n≤N),其中,

第一级移位寄存器SR(1)的输入信号端Input与帧触发信号端STV相连;

除第一级移位寄存器SR(1)之外,其余各级移位寄存器SR(n)的输入信号端Input分别与上一级移位寄存器SR(n-1)的驱动信号输出端Output_n-1相连。

具体地,上述栅极驱动电路中的每个移位寄存器的具体结构与本发明上述移位寄存器在功能和结构上均相同,重复之处不再赘述。该栅极驱动电路可以应用于液晶显示面板中,也可以应用于有机电致发光显示面板中,在此不作限定。

具体地,在本发明实施例提供的上述栅极驱动电路中,如图7所示,第2k-1级移位寄存器的时钟信号端CK均与同一时钟端即第一时钟端ck1相连;第2k级移位寄存器的时钟信号端CK均与同一时钟端即第二时钟端ck2相连;其中,k为正整数。

基于同一发明构思,本发明实施例还提供了一种显示装置,包括本发明实施例提供的上述栅极驱动电路。显示装置一般包括显示面板与配套的其它部件,在此不作详述。利用本发明实施例提供的上述栅极驱动电路为显示面板中的各栅线提供扫描信号,其解决技术问题的原理与上述移位寄存器单元相似,在此不再赘述。

具体地,该显示装置可以为:手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的,在此不做赘述,也不应作为对本发明的限制。

本发明实施例提供的移位寄存器,其驱动方法、栅极驱动电路及显示装置,包括:输入模块、节点控制模块、第一复位模块、第一输出模块以及第二输出模块;其中,输入模块用于在输入信号端的控制下将输入信号端的信号提供给第一节点;节点控制模块用于在时钟信号端的控制下将输入信号端的信号提供给第一节点;第一复位模块用于在复位信号端的控制下将参考信号端的信号提供给第一节点;第一输出模块用于在第一节点的控制下将时钟信号端的信号提供给驱动信号输出端,以及在第一节点处于浮接状态时,保持第一节点和驱动信号输出端之间的电压差稳定;第二输出模块用于在第一节点的控制下将参考信号端的信号提供给驱动信号输出端。本发明实施例提供的移位寄存器,其驱动方法、栅极驱动电路及显示装置,能够通过简单的结构以及较少的信号线来实现驱动信号输出端的输出,从而简化制备工艺,降低生产成本。

显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

再多了解一些
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1