阵列基板的制作方法

文档序号:11097365阅读:510来源:国知局
阵列基板的制造方法与工艺

本公开涉及阵列基板,并且更具体地,涉及一种能够减小时钟信号线中的信号延迟并且减小非显示区域中的边框的尺寸的阵列基板。



背景技术:

随着信息技术时代的开始,用图形表示电子信息信号的显示器领域已经迅速发展。据此,已经发展了更薄、更轻并且消耗更少电力的各种显示装置。

这些显示装置的示例包括液晶显示(LCD)装置、等离子体显示面板(PDP)装置、场发射显示(FED)装置以及有机发光显示(OLED)装置等。

在这些显示装置当中,由于LCD装置呈现出良好的特性,轻薄并且消耗较少的电力,因此LCD装置代替阴极射线管(CRT)装置被最广泛地用作用于移动装置的显示装置。除了诸如笔记本计算机的显示器这样的移动应用以外,LCD装置还正被开发用于诸如电视、计算机的显示器等这样的各种应用。

LCD装置包括形成有滤色器的滤色器阵列基板、形成有薄膜晶体管的薄膜晶体管阵列基板、以及形成在滤色器阵列基板与薄膜晶体管阵列基板之间的液晶层。

在各种液晶模式的LCD装置当中,采用水平电场技术的LCD装置通过在像素电极与平行于下基板设置的公共电极之间产生电场,按照板内切换(IPS)方式驱动液晶层。这些IPS-LCD装置具有宽视角的优点,但是具有低开口率和低透射率的缺点。

为了克服IPS-LCD装置的这些缺点,已经提出了通过边缘场驱动的FFS(边缘场切换)-LCD装置。

FFS-LCD装置包括每个像素区域中的公共电极和像素电极,公共电极和像素电极之间具有绝缘层,并且在公共电极与像素电极上方产生弧形式的边缘场。由于设置在上基板与下基板之间的液晶分子通过边缘场对齐,因此与IPS-LCD装置相比,能够提高开口率和透射率。

近来,除了对于轻薄显示装置的需求以外,为了满足诸如显示器或者电视机这样的最终产品的纤细设计的需求,要求具有窄边框(即,包围显示区域的非显示区域的减小的宽度,尤其是减小的左边框和右边框)的显示装置。

为了实现这样的窄边框,采用这样的技术:该技术通过使用非晶硅(a-Si)来形成用于对LCD装置的下基板(TFT阵列基板)上的像素进行驱动的薄膜晶体管(TFT),并且将用作选通移位寄存器的面板内选通(GIP)电路集成到液晶面板的下阵列基板中。

GIP电路是一种移位寄存器,并且通过经由时钟信号线(CLK线)接收时钟信号来连续地操作。时钟信号线负责输入GIP信号。输入信号的延迟必需小,以便减小输出信号的延迟。如果信号的延迟随着时钟信号线上的负载增加,则可以影响GIP电路的寿命以及缓冲器(即,GIP电路中包括的晶体管)的尺寸。

时钟信号线中的RC延迟可以取决于电阻组件R和电容组件C而出现。电阻组件R可以与时钟信号线的线宽度相关联。电容组件C可以与交叠的时钟信号线之间的电容以及使用所述时钟信号线的晶体管TR的寄生电容相关联。

本发明的发明人已经认识到在现有的阵列基板中,为了减小电阻,可以在水平方向上布置具有小的线宽度的多条时钟信号线。然而,以这种方式,不期望地增加了边框的尺寸。另外,不期望地增加了时钟信号线之间的叠加电容以及时钟信号线与将所述时钟信号线连接到GIP电路的连接线之间的叠加电容。因此,以增加的边框为代价未充分地减小RC延迟。

此外,因为边框的尺寸应该被减小以实现具有更窄的边框的LCD装置,所以允许用于时钟信号线的空间变得更小,并且因此不可期望地增加了时钟信号线中的RC延迟。



技术实现要素:

考虑到发明人认识到的以上问题,本公开的目的在于提供一种用于显示装置的阵列基板,该阵列基板能够抑制由于向GIP电路输入信号的时钟信号线上的负载的增加而导致的信号延迟,并且通过减小在显示区域的左侧和右侧的非显示区域的宽度来实现窄边框。

应该注意的是,本公开的目的不限于上述目的,并且根据下面的描述,本公开的其它目的对于本领域技术人员来说是显而易见的。

根据本公开的示例性实施方式的阵列基板包括:显示区域;非显示区域,所述非显示区域位于所述显示区域的外部;面板内选通(GIP)电路,所述GIP电路位于所述非显示区域中;多条时钟信号线,所述多条时钟信号线位于所述非显示区域中,并且被配置为向所述GIP电路传输信号;以及连接线,所述连接线位于所述非显示区域中,并且被配置为将所述多条时钟信号线连接到所述GIP电路。所述多条时钟信号线中的每一条是环状线。

根据本公开的另一示例性实施方式的阵列基板包括:显示区域;非显示区域,所述非显示区域位于所述显示区域的外部;面板内选通(GIP)电路,所述GIP电路位于所述非显示区域中;第一时钟信号线组,所述第一时钟信号线组位于所述非显示区域中,并且被配置为向所述GIP电路传输信号;第二时钟信号线组,所述第二时钟信号线组位于所述非显示区域中,并且被配置为向所述GIP电路输入信号;以及第一连接线,所述第一连接线位于所述非显示区域中,并且被配置为将所述第一时钟信号线组和所述第二时钟信号线组连接到所述GIP电路。所述第一时钟信号线组和所述第二时钟信号线组中的每一个分别包括第一时钟信号线至第四时钟信号线,并且所述第一时钟信号线组中的所述第一时钟信号线至所述第四时钟信号线中的每一条经由第二连接线连接到所述第二时钟信号线组中的所述第一时钟信号线至所述第四时钟信号线中的每一条。

根据本公开的又一示例性实施方式的阵列基板包括:面板内选通(GIP)电路;多条时钟信号线,所述多条时钟信号线被配置为向所述GIP电路传输信号;以及连接线,所述连接线被配置为将所述GIP电路连接到所述多条时钟信号线,其中,所述连接线和所述多条时钟信号线的交叠区域被配置为被最小化,以便减小RC延迟并且实现窄边框。

一种用于显示装置的被配置为接收用于移位寄存器的连续操作的时钟信号的面板内选通(GIP)电路,该GIP电路包括:被配置为承载时钟信号的结构,该结构通过抑制RC延迟的电阻组件和电容组件来减小时钟信号线上的负载,并且减小相邻的线之间的叠加电容以实现窄边框。

根据本公开的一个示例性实施方式,能够使向GIP电路输入信号的时钟信号线中的延迟最小化,并且能够减小时钟信号线上的负载。

根据本公开的另一示例性实施方式,能够减小在显示区域的左侧和右侧的非显示区域中的每一个中的GIP电路的宽度,因此实现窄边框。

应该注意的是,本公开的效果不限于上述效果,并且根据下面的描述,本公开的其它效果对于本领域技术人员来说是显而易见的。

发明内容不指定所附的权利要求的基本特征,并且因此不限制权利要求的范围。

附图说明

本公开的以上和其它方面、特征和其它优点将根据结合附图进行的以下详细描述被更清楚地理解,其中:

图1是根据本公开的一个示例性实施方式的用于LCD装置的阵列基板的平面图;

图2是示出根据本公开的一个示例性实施方式的用于LCD装置的阵列基板的非显示区域中的时钟信号线的结构的平面图;

图3是根据本公开的一个示例性实施方式的用于LCD装置的阵列基板的显示区域中的薄膜晶体管以及非显示区域中的时钟信号线的截面图;

图4是示出根据本公开的另一示例性实施方式的用于LCD装置的阵列基板的非显示区域中的时钟信号线的布置的平面图;

图5是示出根据本公开的另一示例性实施方式的用于LCD装置的阵列基板的非显示区域中的时钟信号线的结构的截面图;

图6是示出根据本公开的又一示例性实施方式的用于LCD装置的阵列基板的非显示区域中的时钟信号线的布置的平面图;以及

图7是示出根据本公开的又一示例性实施方式的用于LCD装置的阵列基板的非显示区域中的时钟信号线的布置的平面图。

具体实施方式

根据下面参照附图的示例性实施方式的描述,本公开的优点和特征及其实现方法将变得显而易见。然而,本公开不限于本文中所公开的示例性实施方式,而是可以按照各种不同的方式来实现。示例性实施方式仅被提供以使本发明的公开内容完整,并且向本领域技术人员充分地传达本发明的范围。将注意的是,本公开的范围仅由所附的权利要求来限定。

在附图中给出的元件的图形、维度、比率、角度、数字仅是示例性的,而不是限制性的。在整个本说明书中,相同的附图标记表示相同的元件。此外,在本公开的描述中,为了不使本公开的主题不必要地模糊不清,可以省略已知技术的描述。将要注意的是,除非另外具体描述,否则在说明书和权利要求中使用的术语“包括”、“具有”等不应该被理解为受此后列举的意思的限制。除非另外具体描述,否则当提及单数名词时使用不定冠词或者定冠词(例如,“一”、“一个(种)”和“该”)时,其包括该名词的复数。

在描述元件时,即使在没有明确陈述的情况下,它们也被理解为包括误差幅度。在描述诸如“元件A在元件B上”、“元件A在元件B上方”、“元件A在元件B下面”、以及“元件A挨着元件B”这样的位置关系时,除非明确地使用术语“直接地”或“紧挨着地”,否则另一元件C可以设置在元件A与元件B之间。

如文中使用的,术语第一、第二等被用于区分类似元件并且不一定用于描述连续的或者时间的顺序。这些术语仅被用来将一个元件与另一元件区分开来。因此,如文中所使用的,在本公开的技术范围内,第一元件可以是第二元件。

本公开的各种示例性实施方式的特征可以部分地或者完全地组合。如本领域技术人员将清楚地领会的,能够在技术上进行各种交互和操作。各种示例性实施方式能够单独地或者按组合方式实践。

在下文中,将参照附图来详细地描述根据本公开的示例性实施方式的用于显示装置的阵列基板。

图1是根据本公开的一个示例性实施方式的用于液晶显示(LCD)装置的阵列基板的平面图。

如图1所示,根据本公开的一个示例性实施方式的用于LCD装置的阵列基板100包括显示区域110和设置在显示区域110的外部的非显示区域120。非显示区域120能够分别位于显示区域110的左侧和右侧。

根据本公开的一个示例性实施方式的用于LCD装置的阵列基板100包括彼此交叉并且限定有多个像素区域的选通线130和数据线140。

在显示区域110中,多个像素区域150中的每一个包括形成在选通线130与数据线140的交叉点处的薄膜晶体管(TFT)以及电连接到薄膜晶体管TFT的像素电极PXL。

另外,公共电极160可以具有板状形状,并且形成在阵列基板100的整个表面上,使得连接到相应薄膜晶体管TFT的像素电极PXL与公共电极160交叠。

根据本公开的示例性实施方式的阵列基板100的非显示区域120设置在显示区域110的左侧和右侧。

非显示区域120中的每一个可以包括用作作为阵列基板100的一部分的选通驱动器的面板内选通(GIP)电路170。GIP电路170经由相应的选通线将选通信号提供给薄膜晶体管TFT中的每一个。GIP电路170可以设置在分别在显示区域110的左侧和右侧的非显示区域120中的每一个中。

更具体地,GIP电路170可以通过使用从外部源施加的VDD、VSS、VDD选择信号、Vst信号和时钟信号CLK来产生选通信号,并且将所产生的选通信号顺序地提供给形成在液晶面板的显示区域110中的多条选通线130。

此外,参照图1,多条时钟信号线180设置在GIP电路170的左侧和右侧。时钟信号线180从外部数据驱动器190接收信号,并且将时钟信号提供给GIP电路170以连续地操作GIP电路170。

将GIP电路170与时钟信号线180电连接的连接线135可以设置在GIP电路170与时钟信号线180之间。

非显示区域120中的每一个可以包括:虚设像素区域(或者具有像非操作像素一样的结构的区域),其位于各自包括薄膜晶体管TFT的像素区域150与GIP电路170之间;防静电电路区域(或者具有用于减小静电效应的元件的区域),其与虚设像素区域相邻;以及选通链路线区域(或者具有导线或者互连的区域),其与防静电电路区域相邻。

设置在根据本公开的一个示例性实施方式的用于LCD装置的阵列基板100的内部或者外部的数据驱动器190(或者具有操作驱动功能的相似电路)可以包括集成在其中的定时控制器T-con和多个数据驱动器IC。数据驱动器190连接到形成在阵列基板100的焊盘区域中的焊盘,以将数据电压施加到显示区域110。

数据驱动器190产生用于对设置在阵列基板100的左侧和右侧的非显示区域中的GIP电路170进行驱动的VDD电压、VSS电压、VDD选择信号、Vst信号和多个时钟信号,并且将所述信号提供给GIP电路170。

图2是示出根据本公开的一个示例性实施方式的用于LCD装置的阵列基板的非显示区域中的时钟信号线的结构的平面图。图2是在图1中示出的阵列基板100的布置有根据本公开的示例性实施方式的时钟信号线200的部分A的放大视图。

根据本公开的示例性实施方式的阵列基板100的非显示区域中的部分A可以包括GIP电路220、被配置为向GIP电路220输入信号的多条时钟信号线200、被配置为将所述多条时钟信号线200连接到GIP电路220的连接线230、以及外部信号输入线240。GIP电路220可以包括多个晶体管TR1、TR2、TR3和TR4。

参照图2,时钟信号线200可以包括各自提供不同信号的多条线,例如,第一时钟信号线(CLK1)211、第二时钟信号线(CLK2)212、第三时钟信号线(CLK3)213和第四时钟信号线(CLK4)214。

虽然仅为了便于例示起见,根据本公开的示例性实施方式的阵列基板100的时钟信号线200包括如在图2中示出的4条时钟信号线(即,第一时钟信号线211、第二时钟信号线212、第三时钟信号线213和第四时钟信号线214),但是可以在其它实现方式中设置超过4条时钟信号线。

此外,参照图2,第一时钟信号线(CLK1)211、第二时钟信号线(CLK2)212、第三时钟信号线(CLK3)213和第四时钟信号线(CLK4)214中的每一条可以是具有四个面的环状线。

此外,参照图2,第四时钟信号线214包围(例如,部分地或者大部分地包围)第三时钟信号线213,第三时钟信号线213包围(例如,部分地或者大部分地包围)第二时钟信号线212,并且第二时钟信号线212包围(例如,部分地或者大部分地包围)第一时钟信号线211。

也就是说,根据示例性实施方式的时钟信号线200可以包括被布置为同心方形环或者一些其它类似配置的第一时钟信号线211、第二时钟信号线212、第三时钟信号线213和第四时钟信号线214。

此外,参照图2,连接线230可以与第一时钟信号线211、第二时钟信号线212、第三时钟信号线213和第四时钟信号线214的一部分交叠。连接线230被配置为经由设置在第一时钟信号线211、第二时钟信号线212、第三时钟信号线213和第四时钟信号线214上的接触孔231,将第一时钟信号线211、第二时钟信号线212、第三时钟信号线213和第四时钟信号线214连接到GIP电路220。

此外,参照图2,外部信号输入线240可以经由形成在外部信号输入线240中的接触孔241分别连接到第一时钟信号线211、第二时钟信号线212、第三时钟信号线213和第四时钟信号线214,使得从外部源输入的时钟信号可以被传输到第一时钟信号线211、第二时钟信号线212、第三时钟信号线213和第四时钟信号线214。

第一时钟信号线211、第二时钟信号线212、第三时钟信号线213和第四时钟信号线214还可以包括辅助时钟信号线,所述辅助时钟信号线可以不与连接线230交叠。辅助时钟信号线可以设置在环状线上或者环状线下面。通过采用这样的辅助时钟信号线,能够进一步减小第一时钟信号线211、第二时钟信号线212、第三时钟信号线213和第四时钟信号线214的电阻。

在现有的阵列基板中,时钟信号线被布置在水平方向上,使得边框尺寸增加。此外,时钟信号线之间以及时钟信号线与将所述时钟信号线连接到GIP电路的连接线之间的叠加电容增加,并且因此难以减小RC延迟。

此外,当边框的尺寸变得更小以实现具有窄边框的LCD装置时,允许用于时钟信号线的空间变得更小,并且因此时钟信号线中的RC延迟增加。

相比之下,根据本公开的示例性实施方式,时钟信号线200包括被布置为同心方形环(或者实现相同或者相似效果的其它形状或者配置)的第一时钟信号线211、第二时钟信号线212、第三时钟信号线213和第四时钟信号线214,所述第一时钟信号线211、第二时钟信号线212、第三时钟信号线213和第四时钟信号线214中的每一个是具有四个面的环状线。因此,能够减少连接线230与第一时钟信号线211、第二时钟信号线212、第三时钟信号线213和第四时钟信号线214交叠的部分的数目,并且因此能够使叠加电容最小化。结果,可以减小时钟信号线200上的负载,并且能够使RC延迟最小化。此外,与多条时钟信号线被布置在水平方向上的现有阵列基板相比,能够减小时钟信号线200的宽度,使得因此能够实现窄边框。

图3是根据本公开的一个示例性实施方式的用于LCD装置的阵列基板的显示区域中的薄膜晶体管以及非显示区域中的时钟信号线的截面图。

也就是说,图3示出了以上参照图1描述的根据本公开的示例性实施方式的阵列基板的像素区域150中的薄膜晶体管TFT的截面结构、以及以上参照图2描述的时钟信号线200的沿着线III-III’截取的截面结构。

将参照图3来详细地描述根据本公开的一个示例性实施方式的用于FFS-LCD装置的阵列基板100的薄膜晶体管以及非显示区域120中的时钟信号线200的截面结构。

参照图3,栅极310形成在显示区域110中的基板300上。栅极310从在基板300的第一方向(即,水平方向)上延伸的选通线分支,使得栅极310设置在每个像素区域中。此外,第一时钟信号线211、第二时钟信号线212、第三时钟信号线213和第四时钟信号线214形成在非显示区域120中的基板300上。

栅绝缘层320可以形成在基板300的整个表面上,其中栅极310形成在显示区域110中,使得栅绝缘层320覆盖栅极310。此外,同时,栅绝缘层320也可以形成在非显示区域120中的第一时钟信号线211、第二时钟信号线212、第三时钟信号线213和第四时钟信号线214上。

半导体层330形成在显示区域110中的栅绝缘层320上,使得它与栅极310的至少一部分交叠。

半导体层330可以由非晶硅、多晶硅、诸如铟镓锌氧化物(IGZO)、锌锡氧化物(ZTO)或锌铟氧化物(ZIO)等这样的金属氧化物或者它们的组合中的至少一种制成。

源极和漏极340分别形成在显示区域110中的半导体层330的两个侧部上,使得它们与半导体层330部分地交叠并且彼此分隔开。源极340在每个像素区域中从在栅绝缘层320上沿着与第一方向垂直的第二方向延伸的数据线分支。

源极和漏极340可以通过使用半色调掩模(或者实现类似效果的某种其它掩模或元件)与形成在栅绝缘层320上的半导体层330一起被构图,使得它们可以在单个掩模过程中形成。

第一钝化层350(或者实现类似效果的某个其它功能层)形成在包括在根据示例性实施方式的阵列基板100的像素区域中的FFS-LCD装置的薄膜晶体管的显示区域110中的栅绝缘层320上,使得第一钝化层350覆盖半导体层330以及源极和漏极340。第一钝化层350具有使下面的漏极的一部分暴露的接触孔。此外,同时,第一钝化层350也形成在设置有选通链路线的非显示区域120的一部分中的栅绝缘层320上。

平整层360(或者实现类似效果的某个其它功能层)形成在第一钝化层350上,其由具有相对平坦的表面的有机绝缘材料(诸如光-丙烯酰基)制成。平整层360包括使漏极的一部分暴露的接触孔。此外,平整层360也形成在设置有选通链路线的非显示区域120的一部分中的第一钝化层350上。

公共电极370(或者实现类似效果的某个其它功能层)形成在平整层360上。公共电极370由诸如铟锡氧化物(ITO)这样的透明导电材料制成,并且可以形成在基板300的整个表面上。

第三导电层375(或者实现类似效果的某个其它功能层)形成在公共电极370上。第三导电层375可以具有格子图案以减小公共电极370的电阻的偏差,并且可以由诸如铜(Cu)这样的低电阻金属材料制成。此外,第三导电层375可以由铝(Al)、钼(Mo)以及包含铝(Al)和钼(Mo)在内的多个层中的至少一种制成,或者是导电材料的一些其它单层或者多层结构。

第二钝化层380(或者实现类似效果的某个其它功能层)形成在公共电极370和第三导电层375上。第二钝化层380包括使漏极的一部分暴露的接触孔。另外,第二钝化层380也可以形成在非显示区域120的平整层360上。

像素电极390(或者实现类似效果的某个其它功能层)形成在第二钝化层380上。像素电极390经由贯穿第一钝化层350、平整层360和第二钝化层380形成的接触孔连接到源极和漏极340。

虽然根据示例性实施方式的阵列基板100的多条时钟信号线200(即,第一时钟信号线211、第二时钟信号线212、第三时钟信号线213和第四时钟信号线214)形成在同一层中(即,形成在相同截面水平处),并且由与图3中的栅极310相同的材料制成,这仅是示例性的。例如,多条时钟信号线200可以形成在同一层中,并且由与从栅极310、源极和漏极340以及第三导电层375中选择的至少一个相同的材料制成,该第三导电层375被设置在与设置有栅极310与源极和漏极340的层不同的层中。

图4是示出根据本公开的另一示例性实施方式的用于LCD装置的阵列基板的非显示区域中的时钟信号线的结构的平面图。

图4是图1中示出的阵列基板100的布置有根据本公开的另一示例性实施方式的时钟信号线400的部分A的放大视图。

图5是示出根据本公开的另一示例性实施方式的用于LCD装置的阵列基板的非显示区域中的时钟信号线400的截面结构的视图。也就是说,图5是时钟信号线400的沿着图4的线V-V’截取的截面图。

在描述根据该示例性实施方式的用于LCD装置的阵列基板时,尽管这些功能和元件是该示例性实施方式的一部分,但是将省略相同功能和元件的冗余描述。

根据本公开的该示例性实施方式的阵列基板100的非显示区域中的部分A可以包括GIP电路220、被配置为向GIP电路220输入信号的多条时钟信号线400、以及被配置为将所述多条时钟信号线400连接到GIP电路220的连接线230。GIP电路220可以包括多个晶体管TR1、TR2、TR3和TR4。

参照图4,时钟信号线400可以包括各自提供不同信号的多条线,例如,第一时钟信号线(CLK1)211、第二时钟信号线(CLK2)212、第三时钟信号线(CLK3)213和第四时钟信号线(CLK4)214。

虽然为了便于例示起见,根据本公开的示例性实施方式的阵列基板100的时钟信号线400包括如在图4中示出的4条时钟信号线(即,第一时钟信号线211、第二时钟信号线212、第三时钟信号线213和第四时钟信号线214),但是可以在其它实现方式或修改中设置超过4条时钟信号线。

第一时钟信号线(CLK1)211、第二时钟信号线(CLK2)212、第三时钟信号线(CLK3)213和第四时钟信号线(CLK4)214中的每一条可以是具有四个面的环状线。

第四时钟信号线214包围第三时钟信号线213,第三时钟信号线213包围第二时钟信号线212,并且第二时钟信号线212包围第一时钟信号线211。

参照图4,根据本公开的示例性实施方式的阵列基板100的时钟信号线400还可以包括附加时钟信号线410,所述附加时钟信号线410包括各自设置在相应的第一时钟信号线211、第二时钟信号线212、第三时钟信号线213和第四时钟信号线214的至少一侧的一部分上的第五时钟信号线411、第六时钟信号线412、第七时钟信号线413和第八时钟信号线414。

参照图4和图5,第一时钟信号线211、第二时钟信号线212、第三时钟信号线213和第四时钟信号线214可以经由至少两个接触孔420和421分别连接到第五时钟信号线411、第六时钟信号线412、第七时钟信号线413和第八时钟信号线414。

也就是说,参照图5,第一时钟信号线211、第二时钟信号线212、第三时钟信号线213和第四时钟信号线214可以经由贯穿栅绝缘层320和第一钝化层350形成的接触孔分别与设置在第一时钟信号线211、第二时钟信号线212、第三时钟信号线213和第四时钟信号线214上的第五时钟信号线411、第六时钟信号线412、第七时钟信号线413和第八时钟信号线414电连接。

例如,时钟信号线400的第五时钟信号线411、第六时钟信号线412、第七时钟信号线413和第八时钟信号线414可以形成在同一层中(即,在相同的截面水平处),并且由与从图3中示出的栅极310、源极和漏极340以及第三导电层375中选择的至少一个相同的材料形成,该第三导电层375被设置在与设置有栅极310与源极和漏极340的层不同的层中。

这样,通过分别在第一时钟信号线211、第二时钟信号线212、第三时钟信号线213和第四时钟信号线214上面设置第五时钟信号线411、第六时钟信号线412、第七时钟信号线413和第八时钟信号线414,实现了截面中的特定多层结构,使得能够进一步减小第一时钟信号线211、第二时钟信号线212、第三时钟信号线213和第四时钟信号线214的电阻。

第一时钟信号线211、第二时钟信号线212、第三时钟信号线213和第四时钟信号线214还可以包括辅助时钟信号线,所述辅助时钟信号线可以不与连接线230交叠。辅助时钟信号线可以设置在环状线上或者环状线下面。通过采用这些辅助时钟信号线,能够进一步减小第一时钟信号线211、第二时钟信号线212、第三时钟信号线213和第四时钟信号线214的电阻。

另外,参照图4,第五时钟信号线411、第六时钟信号线412、第七时钟信号线413和第八时钟信号线414中的至少一条可以延伸到阵列基板100外部,并且可以用作外部输入线或者供应互连功能。此外,第五时钟信号线411、第六时钟信号线412、第七时钟信号线413和第八时钟信号线414可以将从外部源输入的时钟信号传输到第一时钟信号线211、第二时钟信号线212、第三时钟信号线213和第四时钟信号线214。

也就是说,与现有时钟信号线的结构相比,根据本公开的示例性实施方式的时钟信号线400能够通过分别在第一时钟信号线211、第二时钟信号线212、第三时钟信号线213和第四时钟信号线214上进一步设置第五时钟信号线411、第六时钟信号线412、第七时钟信号线413和第八时钟信号线414以实现多层结构,来减小第一时钟信号线211、第二时钟信号线212、第三时钟信号线213和第四时钟信号线214的电阻,使得能够减小时钟信号线400上的负载并且能够使RC延迟最小化。此外,与在水平(即,行)方向上布置有多条时钟信号线的现有阵列基板相比,能够减小时钟信号线400的宽度,使得能够实现窄边框配置。

图6是示出根据本公开的又一示例性实施方式的用于LCD装置的阵列基板的非显示区域中的时钟信号线的结构的平面图。

在描述根据该示例性实施方式的用于LCD装置的阵列基板时,尽管这些功能和元件是该示例性实施方式的一部分,但是将省略相同功能和元件的冗余描述。

根据本公开的该示例性实施方式的阵列基板100的非显示区域中的部分A可以包括GIP电路220、被配置为向GIP电路220输入信号的多条时钟信号线600、以及被配置为将所述多条时钟信号线600连接到GIP电路220的第一连接线230。GIP电路220可以包括多个晶体管TR1、TR2、TR3和TR4。

参照图6,根据示例性实施方式的时钟信号线600可以包括第一时钟信号线组610和第二时钟信号线组620。第一时钟信号线组610和第二时钟信号线组620可以在水平(即,行)方向上彼此相邻。

第一时钟信号线组610可以包括一组或者一群信号线,诸如第一时钟信号线611、第二时钟信号线612、第三时钟信号线613和第四时钟信号线614。第二时钟信号线组620可以包括一组或者一群信号线,诸如第一时钟信号线621、第二时钟信号线622、第三时钟信号线623和第四时钟信号线624。第一时钟信号线组610的第一时钟信号线611、第二时钟信号线612、第三时钟信号线613和第四时钟信号线614可以经由第二连接线630分别连接到第二时钟信号线组620的第一时钟信号线621、第二时钟信号线622、第三时钟信号线623和第四时钟信号线624。

更具体地,第二连接线630可以经由形成在第一时钟信号线组610的第一时钟信号线611、第二时钟信号线612、第三时钟信号线613和第四时钟信号线614上面的接触孔631以及经由形成在第二时钟信号线组620的第一时钟信号线621、第二时钟信号线622、第三时钟信号线623和第四时钟信号线624上面的接触孔632,将第一时钟信号线组610的第一时钟信号线611、第二时钟信号线612、第三时钟信号线613和第四时钟信号线614分别连接到第二时钟信号线组620的第一时钟信号线621、第二时钟信号线622、第三时钟信号线623和第四时钟信号线624。

也就是说,多个时钟信号线600中的将相同的时钟信号输入、承载或者传输至GIP电路220的一些时钟信号线可以经由第二连接线630彼此连接。以这种方式,与现有时钟信号线的结构相比,能够减小第一时钟信号线组610的第一时钟信号线611、第二时钟信号线612、第三时钟信号线613和第四时钟信号线614的电阻以及第二时钟信号线组620的第一时钟信号线621、第二时钟信号线622、第三时钟信号线623和第四时钟信号线624的电阻。

将第一时钟信号线组610的第一时钟信号线611、第二时钟信号线612、第三时钟信号线613和第四时钟信号线614分别连接到第二时钟信号线组620的第一时钟信号线621、第二时钟信号线622、第三时钟信号线623和第四时钟信号线624的第二连接线630可以包括至少两条线。

虽然为了便于例示起见,根据本公开的示例性实施方式的阵列基板100的时钟信号线600包括如图6所示的4条时钟信号线(即,第一时钟信号线CLK1、第二时钟信号线CLK2、第三时钟信号线CLK3和第四时钟信号线CLK4),但是可以在其它实现方式或者修改中设置超过4条时钟信号线。

第二连接线630可以形成在同一层中,并且由与被配置为将时钟信号线600连接到GIP电路220的第一连接线230相同的材料制成。

与现有时钟信号线的结构相比,根据本公开的示例性实施方式的时钟信号线600能够减小第一时钟信号线组610的第一时钟信号线611、第二时钟信号线612、第三时钟信号线613和第四时钟信号线614的电阻以及第二时钟信号线组620的第一时钟信号线621、第二时钟信号线622、第三时钟信号线623和第四时钟信号线624的电阻,使得能够减小时钟信号线600上的负载并且能够使RC延迟最小化。此外,与在水平(即,行)方向上布置有多条时钟信号线的现有阵列基板相比,能够减小时钟信号线600的宽度,使得能够实现窄边框。

图7是示出根据本公开的又一示例性实施方式的用于LCD装置的阵列基板的非显示区域中的时钟信号线的结构的平面图。

在描述根据该示例性实施方式的用于LCD装置的阵列基板时,尽管这些功能和元件是该示例性实施方式的一部分,但是将省略相同功能和元件的冗余描述。

根据本公开的该示例性实施方式的阵列基板100的非显示区域中的部分A可以包括GIP电路220、被配置为向GIP电路220输入信号的多条时钟信号线700、以及被配置为将所述多条时钟信号线700连接到GIP电路220的第一连接线230。

参照图7,根据示例性实施方式的时钟信号线700可以包括第一时钟信号线组610和第二时钟信号线组620。第一时钟信号线组610和第二时钟信号线组620可以在水平方向上彼此相邻。

第一时钟信号线组610可以包括一组或者一群信号线,诸如第一时钟信号线611、第二时钟信号线612、第三时钟信号线613和第四时钟信号线614。第二时钟信号线组620可以包括一组或者一群信号线,诸如第一时钟信号线621、第二时钟信号线622、第三时钟信号线623和第四时钟信号线624。第一时钟信号线组610的第一时钟信号线611、第二时钟信号线612、第三时钟信号线613和第四时钟信号线614可以经由第二连接线630分别连接到第二时钟信号线组620的第一时钟信号线621、第二时钟信号线622、第三时钟信号线623和第四时钟信号线624。

此外,参照图7,时钟信号线700还可以包括第五时钟信号线711、第六时钟信号线712、第七时钟信号线713和第八时钟信号线714,所述第五时钟信号线711、所述第六时钟信号线712、所述第七时钟信号线713和所述第八时钟信号线714各自设置在第一时钟信号线组610的第一时钟信号线611、第二时钟信号线612、第三时钟信号线613和第四时钟信号线614或者第二时钟信号线组620的第一时钟信号线621、第二时钟信号线622、第三时钟信号线623和第四时钟信号线624中的相应一者的一部分上,并且经由上方的至少两个接触孔731分别连接到第一时钟信号线611、第二时钟信号线612、第三时钟信号线613和第四时钟信号线614或者第一时钟信号线621、第二时钟信号线622、第三时钟信号线623和第四时钟信号线624中的相应一者。

第五时钟信号线711、第六时钟信号线712、第七时钟信号线713和第八时钟信号线714可以形成在同一层(即,相同的截面水平)中,并且由与被配置为将第一时钟信号线611、第二时钟信号线612、第三时钟信号线613和第四时钟信号线614或者第一时钟信号线621、第二时钟信号线622、第三时钟信号线623和第四时钟信号线624连接到GIP电路220的第一连接线230的材料相同的材料制成。

根据本公开的示例性实施方式的时钟信号线700还可以包括辅助时钟信号线711、712、713和714,所述辅助时钟信号线711、712、713和714被设置为经由在多个时钟信号线611、612、613和614或者621、622、623和624上面的接触孔731连接到所述时钟信号线。以这种方式,与现有时钟信号线的结构相比,能够进一步减小第一时钟信号线组610的第一时钟信号线611、第二时钟信号线612、第三时钟信号线613和第四时钟信号线614的电阻以及第二时钟信号线组620的第一时钟信号线621、第二时钟信号线622、第三时钟信号线623和第四时钟信号线624的电阻。

也就是说,与现有时钟信号线的结构相比,通过在第一时钟信号线组610的第一时钟信号线611、第二时钟信号线612、第三时钟信号线613和第四时钟信号线614的上方或者在第二时钟信号线组620的第一时钟信号线621、第二时钟信号线622、第三时钟信号线623和第四时钟信号线624的上方进一步设置第五时钟信号线711、第六时钟信号线712、第七时钟信号线713和第八时钟信号线714,根据本公开的示例性实施方式的时钟信号线700能够减小电阻,使得能够减小时钟信号线700上的负载并且能够使RC延迟最小化。此外,与在水平(即,行)方向上布置有多条时钟信号线的现有阵列基板相比,能够减小时钟信号线700的宽度,使得能够实现窄边框。

如上所述,根据本公开的示例性实施方式的阵列基板具有时钟信号线的特定发明结构,该特定发明结构减小了在用于将GIP电路连接到多条时钟信号线的连接线与时钟信号线交叠时产生的电容。此外,在该特殊结构中,时钟信号线被具体地布置在截面中的多个水平中,因此减小了电阻。结果,能够使时钟信号线中的RC延迟最小化。此外,减小了时钟信号线的宽度,并且因此能够实现窄边框。

本公开的示例性实施方式也能够被描述如下:

根据本公开的一方面,一种阵列基板包括:显示区域;非显示区域,所述非显示区域位于所述显示区域的外部;面板内选通(GIP)电路,所述GIP电路位于所述非显示区域中;多条时钟信号线,所述多条时钟信号线位于所述非显示区域中,并且被配置为向所述GIP电路传输信号;以及连接线,所述连接线位于所述非显示区域中,并且被配置为将所述多条时钟信号线连接到所述GIP电路。所述多条时钟信号线中的每一条是具有四个面的环状线。

所述多条时钟信号线可以包括第一时钟信号线、第二时钟信号线、第三时钟信号线和第四时钟信号线,并且所述第四时钟信号线基本上包围所述第三时钟信号线,所述第三时钟信号线基本上包围所述第二时钟信号线,并且所述第二时钟信号线基本上包围所述第一时钟信号线。

所述多条时钟信号线还可以包括:第五时钟信号线,所述第五时钟信号线位于所述第一时钟信号线至所述第四时钟信号线中的相应一条的至少一侧;第六时钟信号线,所述第六时钟信号线位于所述第一时钟信号线至所述第四时钟信号线中的相应一条的至少一侧;第七时钟信号线,所述第七时钟信号线位于所述第一时钟信号线至所述第四时钟信号线中的相应一条的至少一侧;以及第八时钟信号线,所述第八时钟信号线位于所述第一时钟信号线至所述第四时钟信号线中的相应一条的至少一侧。

所述第一时钟信号线至所述第四时钟信号线中的每一条可以经由至少两个接触孔分别连接到所述第五时钟信号线至所述第八时钟信号线中的每一条。

所述第五时钟信号线至所述第八时钟信号线可以被配置为用作外部信号输入线。

所述第一时钟信号线至所述第四时钟信号线中的每一条可以包括与所述环状线连接的辅助时钟信号线。

所述第一时钟信号线至所述第四时钟信号线可以形成在同一层或者同一截面水平中,并且由与栅极、源极和漏极以及第三导电层当中的至少一个的材料相同的材料制成,所述第三导电层被设置在与设置有所述源极和所述漏极的层不同的层中。

所述第五时钟信号线至所述第八时钟信号线可以形成在同一层或者同一截面水平中,并且由与栅极、源极和漏极以及第三导电层当中的一个的材料相同的材料制成,所述第三导电层被设置在与设置有所述源极和所述漏极的层不同的层中。

所述连接线可以被配置为经由设置在相应的时钟信号线上的接触孔,将所述多条时钟信号线连接到所述GIP电路。

根据本公开的另一方面,一种阵列基板包括:显示区域;非显示区域,所述非显示区域位于所述显示区域的外部;面板内选通(GIP)电路,所述GIP电路位于所述非显示区域中;第一时钟信号线组,所述第一时钟信号线组位于所述非显示区域中,并且被配置为向所述GIP电路传输信号;第二时钟信号线组,所述第二时钟信号线组位于所述非显示区域中,并且被配置为向所述GIP电路输入信号;以及第一连接线,所述第一连接线位于所述非显示区域中,并且被配置为将所述第一时钟信号线组和所述第二时钟信号线组连接到所述GIP电路。所述第一时钟信号线组和所述第二时钟信号线组中的每一个包括第一时钟信号线至第四时钟信号线,并且所述第一时钟信号线组中的所述第一时钟信号线至所述第四时钟信号线经由第二连接线分别连接到所述第二时钟信号线组中的所述第一时钟信号线至所述第四时钟信号线。

所述第一时钟信号线组可以在水平方向或者行方向上与所述第二时钟信号线组相邻。

所述第二连接线可以经由形成在所述第一时钟信号线组中的所述第一时钟信号线至所述第四时钟信号线上面的接触孔以及经由形成在所述第二时钟信号线组中的所述第一时钟信号线至所述第四时钟信号线上面的接触孔,将所述第一时钟信号线组中的所述第一时钟信号线至所述第四时钟信号线分别连接到所述第二时钟信号线组中的所述第一时钟信号线至所述第四时钟信号线。

所述第一时钟信号线组和所述第二时钟信号线组中的每一个还可以包括:第五时钟信号线至第八时钟信号线,所述第五时钟信号线至所述第八时钟信号线设置在所述第一时钟信号线组或者所述第二时钟信号线组中的所述第一时钟信号线至所述第四时钟信号线上面,其中,所述第五时钟信号线至所述第八时钟信号线经由形成在所述第一时钟信号线组或所述第二时钟信号线组中的所述第一时钟信号线至所述第四时钟信号线上面的接触孔,分别连接到所述第一时钟信号线至所述第四时钟信号线。

所述第五时钟信号线至所述第八时钟信号线可以处在同一层中,并且由与所述第一连接线的材料相同的材料制成。

所述第二连接线可以包括至少两条线。

所述第一连接线和所述第二连接线可以处在同一层或者同一截面水平中,并且由相同的材料形成。

根据本公开的又一方面,一种阵列基板包括:面板内选通(GIP)电路;多条时钟信号线,所述多条时钟信号线被配置为向所述GIP电路传输信号;以及连接线,所述连接线被配置为将所述GIP电路连接到所述多条时钟信号线,其中,所述连接线和所述多条时钟信号线的交叠区域被配置为被最小化,以便减小RC延迟并且实现窄边框。

所述多条时钟信号线中的每一条可以是具有四个面的环状线。

所述多条时钟信号线中的每一条还可以包括辅助时钟信号线,所述辅助时钟信号线被配置为经由所述辅助时钟信号线上的接触孔连接到相应的时钟信号线。

所述多条时钟信号线中的、将同一信号传输到所述GIP电路的一些时钟信号线可以经由所述连接线彼此连接。

根据本公开的一方面,一种用于显示装置的被配置为接收用于移位寄存器的连续操作的时钟信号的面板内选通(GIP)电路,该GIP电路包括:被配置为承载时钟信号的结构,该结构通过抑制RC延迟的电阻组件和电容组件来减小时钟信号线上的负载,并且减小相邻的线之间的叠加电容以实现窄边框。

所述结构可以包括被布置为同心方形环的时钟信号线。

时钟信号线的所述结构的一部分可以包括在多个截面水平中布置的时钟信号线。

将所述时钟信号线彼此连接的连接线可以由与所述时钟信号线的材料不同的材料形成。

所述结构的一部分可以包括在多个截面水平中布置的时钟信号线。

虽然已经公开了本公开的具体实施方式,但是将理解的是,本领域技术人员能够在不脱离本公开的主旨的情况下进行各种不同的修改和组合。因此,本文中描述的示例性实施方式仅是说明性的,而不旨在限制本公开的范围。本公开的技术构思不受示例性实施方式的限制。本公开所要求保护的范围由所附的权利要求来限定,并且其所有等同物都被解释为在本公开的真实范围内。

相关申请的交叉引用

本申请要求于2015年10月30日在韩国知识产权局提交的韩国专利申请No.10-2015-0152594的优先权,该韩国专利申请的公开出于所有目的通过引用方式完整地被并入到本文中,如同完全在本文中阐述一样。

当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1