有机发光二极管显示器的制作方法

本公开内容涉及一种有机发光二极管(oled)显示器。

背景技术：

因为平板显示器(fpd)在实现小型化和轻量化方面很有效，所以fpd广泛用于台式显示器、便携式电脑、个人数字助理(pda)和任何其他移动电脑或移动电话终端。fpd包括液晶显示器(lcd)、等离子显示面板(pdp)、场发射显示器(fed)和有机发光二极管(oled)显示器。

oled显示器具有快速响应速度和宽视角，并且能够以较高的发光效率产生亮度。一般来说，oled显示器使用被扫描信号导通的扫描晶体管给驱动晶体管的栅极电极施加数据电压，并且使用驱动晶体管提供的数据电压使oled能够发光。此外，oled显示器使用发光控制信号执行驱动晶体管和高电位电压输入端子的切换。

产生扫描信号和发光控制信号的驱动电路可以以面板内栅极(gip)方法形成在显示面板的边框区域中。近来，已研究用于减小边框区域的方法以满足用户的需求。然而，由于gip电路，很难减小边框区域的尺寸。

技术实现要素：

根据本公开内容的有机发光二极管(oled)显示器包括：多个像素、第一扫描信号级、第二扫描信号级和发光控制信号级。所述像素分别沿n个水平线布置，n表示自然数，每个像素包括：连接至驱动晶体管的栅极电极的第一扫描晶体管、连接至所述驱动晶体管的源极电极的第二扫描晶体管、以及连接至所述驱动晶体管的漏极电极的发光控制晶体管。所述第一扫描信号级给所述水平线的所述第一扫描晶体管按顺序输出第一扫描信号。所述第二扫描信号级给所述水平线的所述第二扫描晶体管按顺序输出第二扫描信号。所述发光控制信号级给两个相邻的水平线的发光控制晶体管输出具有相同相位的发光控制信号。

附图说明

被包括来给本发明提供进一步理解并结合在本说明书中组成本说明书一部分的附图图解了本发明的实施方式，并与说明书一起用于解释本发明的原理。在附图中：

图1是图解根据本公开内容一实施方式的有机发光二极管(oled)显示器的示图；

图2是图解图1中所示的像素的结构的示图；

图3是图解施加至图2中所示的像素的控制信号的时序的示图；

图4a到4d是图解根据本公开内容一实施方式的oled显示器的驱动方法的示图；

图5是图解根据本公开内容一实施方式的移位寄存器的各级的示图；

图6是图解发光控制信号级的电路图；

图7是图解图6所示的发光控制信号级中的输入信号和输出信号的时序图。

具体实施方式

下文中，将参照附图详细描述本申请中公开的实施方式，尽管在不同的图中描述，但相同或相似的元件由相同的参考标记表示，并将省略其多余的描述。

图1是根据本公开内容一实施方式的有机发光二极管(oled)显示器。

参照图1，根据本公开内容一实施方式的oled显示器包括：矩阵状地布置有像素p的显示面板100、数据驱动器120、栅极驱动器130和140、以及时序控制器110。

显示面板100包括布置有像素p以显示图像的显示部100a、以及布置有移位寄存器140且不显示图像的非显示部100b。

显示部100a包括多个像素p，并且基于像素p显示的灰度级显示图像。像素p沿第一水平线hl1到第n水平线hln布置。

每个像素p连接至沿列线布置的初始化线inl和数据线并且连接至沿水平线布置的第一扫描线sl1、第二扫描线sl2和发光控制信号线eml。此外，每个像素p包括oled、驱动晶体管dt、第一晶体管st1、第二晶体管st2、发光控制晶体管et、存储电容器cst、以及副电容器csub。晶体管dt、st1、st2和et的每一个可由包括多晶硅半导体层的薄膜晶体管(tft)实现。然而，本公开内容的各方面不限于此，tft的半导体层可由非晶硅半导体或氧化物半导体形成。

时序控制器110配置成控制数据驱动器120以及栅极驱动驱动器130和140的操作时序。为此，时序控制器110重新排列从外部接收的数字视频数据rgb，以符合显示面板100的分辨率，并将重新排列的数字视频数据rgb提供至数据驱动器120。此外，时序控制器110基于诸如垂直同步信号vsync、水平同步信号hsync、点时钟dclk和数据使能信号de之类的时序信号，产生用于控制数据驱动器120的操作时序的数据控制信号ddc和用于控制栅极驱动驱动器130和140的操作时序的栅极控制信号gdc。

数据驱动器120配置成驱动数据线dl。为此，数据驱动器120基于数据控制信号ddc将从时序控制器110接收的数字视频数据rgb转换为模拟数据电压，并将模拟数据电压提供至数据线dl。此外，数据驱动器120通过初始化线inl给像素p提供初始化电压vinit。

栅极驱动驱动器130和140包括电平转换器130和移位寄存器140。电平转换器130由集成电路(ic)形成在连接至显示面板100的印刷电路板(pcb)(未示出)上。移位寄存器140通过使用面板内栅极(gip)方案形成在显示面板100的非显示部100b上。

电平转换器130在时序控制器的控制下执行时钟信号clk和起始信号vst的电平转换，并提供电平转换的时钟信号clk和电平转换的起始信号vst。移位寄存器140通过使用gip方案由多个tft的组合形成在显示面板100的非显示部100b中。移位寄存器140由多级构成，各级响应于时钟信号clk和起始信号vst移位扫描信号并输出移位的扫描信号。移位寄存器140中包括的各级输出第一扫描信号scan1、第二扫描信号scan2和发光控制信号em。

图2显示了图1中所示的像素p的示例。

参照图2，根据本公开内容一实施方式的像素p包括oled、驱动晶体管dt、第一晶体管st1、第二晶体管st2、发光控制晶体管et、存储电容器cst和副电容器csub。

oled由于驱动晶体管dt提供的驱动电流而发光。多个有机化合物层形成在oled的阳极电极与阴极电极之间。有机化合物层包括空穴注入层(hil)、空穴传输层(htl)、发光层(eml)、电子传输层(etl)和电子注入层(eil)。oled的阳极电极连接至驱动晶体管dt的源极电极，且oled的阴极电极连接至低电位驱动电压vss。

驱动晶体管dt使用其栅极-源极电压控制要施加至oled的驱动电流。为此，驱动晶体管dt包括：连接至第一节点n1的栅极电极、连接至发光控制晶体管et的漏极电极、以及连接至第二节点n2的源极电极。

响应于第一扫描信号scan1，第一扫描晶体管st1将从数据线dl接收的基准电压vref或数据电压vdata施加至驱动晶体管dt的栅极电极。为此，第一扫描晶体管st1包括：连接至第一扫描线sl1的栅极电极、连接至数据线dl的漏极电极、以及连接至第一节点n1的源极电极。

响应于第二扫描信号scan2，第二扫描晶体管st2将从初始化线inl接收的初始化电压vinit提供至第二节点n2。为此，第二扫描晶体管st2包括：连接至第二扫描线sl2的栅极电极、连接至初始化线inl的漏极电极、以及连接至第二节点n2的源极电极。

响应于发光控制信号em，发光控制晶体管et控制驱动电压vdd的输入端子与驱动晶体管dt之间的电流路径。为此，发光控制晶体管et包括：连接至发光控制信号线eml的栅极电极、连接至驱动电压vdd的输入端子的漏极电极、以及连接至驱动晶体管dt的源极电极。

存储电容器cst将从数据线dl接收的数据电压vdata保持一帧，使得驱动晶体管dt能够保持恒定的电压。为此，存储电容器cst连接至驱动晶体管dt的栅极电极和源极电极。

副电容器csub在第二节点n2与存储电容器cst串联连接，从而调节数据电压vdata的效率。

下面描述上述结构的像素p的操作。图3是显示施加至图2中所示的像素p的信号em、scan、init和data的波形图。

在图中，一个水平周期h表示沿一个水平线hl布置的像素的扫描周期。扫描周期包括采样周期和数据写入周期。

图4a到4d是像素p在初始化周期ti、采样周期ts、数据写入周期tw和发光周期te中的等效电路。在图4a到4d中，实线表示每个有效的元件或电流路径，虚线表示每个无效的元件或电流路径。图4a到4d显示了例如沿一个水平线布置的像素p的操作。

根据本公开内容一实施方式的每个像素p的操作周期包括：用于将第一节点n1和第二节点n2初始化为特定电压的初始化周期ti；用于检测驱动晶体管dt的阈值电压的采样周期ts；用于写入数据电压的数据写入周期tw；和用于发光的发光周期te，不管阈值电压如何，发光周期te都补偿施加至oled的驱动电流。

参照图3和4a，初始化周期ti包括第一初始化周期ti1和第二初始化周期ti2。在第一初始化周期ti1和第二初始化周期ti2中，以导通电压电平施加第一扫描信号scan1。在第二初始化周期ti2中，以导通电压电平施加第二扫描信号scan2。在第一初始化周期ti1和第二初始化周期ti2中，以截止电压电平施加发光控制信号em。

当以导通电压电平施加第二扫描信号scan2时，第二扫描晶体管st2将从初始化线inl接收的初始化电压vini施加至第二节点n2。结果，驱动晶体管dt的源极电压vs表现为初始化电压vini。当以导通电压电平施加第一扫描信号scan1时，第一扫描晶体管st1将从数据线dl接收的基准电压vref施加至第一节点n1。结果，驱动晶体管dt的栅极电压vg表现为基准电压vref。

在第二初始化周期ti2中给第二节点n2施加初始化电压vini，以试图将相关像素初始化为特定电平。在该情形中，初始化电压vini设为小于oled的操作电压以防止oled发光。

参照图3和4b，在采样周期ts中，第二扫描信号scan2反转为截止电压电平，发光控制信号em反转为导通电压电平，并且第一扫描信号scan1保持在导通电压电平。

响应于第一扫描信号scan1，第一扫描晶体管st1将从数据线dl接收的基准电压vref施加至第一节点n1。响应于发光控制信号em，发光控制晶体管et将驱动电压vdd施加至驱动晶体管dt。

当作为第二扫描晶体管st2截止的结果而使第二节点n2浮置时，由于从驱动晶体管dt的漏极电极流到其源极电极的电流，第二节点n2的电压逐渐增加。在该情形中，第一节点n1保持在基准电压vref，从而利用一电压使第二节点n2饱和，所述电压对应于基准电压vref与驱动晶体管dt的阈值电压vth之间的差。就是说，在采样周期ts中，驱动晶体管dt的栅极-源极电位差变为具有与阈值电压vth相等的大小。

参照图3和4c，在数据写入周期tw中，第一扫描信号scan1保持在导通电压电平，第二扫描信号scan2保持在截止电压电平，并且发光控制信号em反转为截止电压电平。

响应于第一扫描信号scan1，第一扫描晶体管st1将从数据线dl接收的数据电压vdata施加至第一节点n1。此刻，因为由于存储电容器cst与副电容器c1之间的电容比率而发生耦合效应，所以处于浮置状态的第二节点n2的电压升高或下降。

参照图3和4d，在发光周期te中，第一扫描信号scan1反转为截止电压电平，第二扫描信号scan2保持在截止电压电平，并且发光控制信号em反转为导通电压电平。

在发光周期te中，存储在存储电容器cst中的数据电压vdata提供至oled，从而oled发射具有与数据电压vdata成比例的亮度的光。此刻，由于在数据写入周期tw中所确定的第一节点n1和第二节点n2的电压，电流在驱动晶体管dt中流动，从而理想的电流提供至oled。结果，oled能够使用数据电压vdata控制亮度。

图5是图解移位寄存器的各级的示图。图5显示了连接至沿第j水平线和第(j+1)水平线布置的像素的各级，j是小于n的奇数。

参照图5，用于驱动沿两个相邻的一对水平线hlj和hl(j+1)布置的像素的级包括：第j个第一扫描信号级scan1d(j)、第j个第二扫描信号级scan2d(j)、第(j+1)个第一扫描信号级scan1d(j+1)、第(j+1)个第二扫描信号级scan2d(j+1)、以及第j个发光控制信号级emd(j)。

第j个第一扫描信号级scan1d(j)产生第j个第一扫描信号scan1(j)，并将第j个第一扫描信号scan1(j)提供至第j个第一扫描线sl1(j)。

第j个第二扫描信号级scan2d(j)产生第j个第二扫描信号scan2(j)，并将第j个第二扫描信号scan2(j)提供至第j个第二扫描线sl2(j)。

第(j+1)个第一扫描信号级scan1d(j+1)产生第(j+1)个第一扫描信号scan1(j+1)，并将第(j+1)个第一扫描信号scan1(j+1)提供至第(j+1)个第一扫描线sl1(j+1)。

第(j+1)个第二扫描信号级scan2d(j+1)产生第(j+1)个第二扫描信号scan2(j+1)，并将(j+1)个第二扫描信号scan2(j+1)提供至第(j+1)个第二扫描线sl2(j+1)。

第j个发光控制信号级emd(j)产生第j个发光控制信号em(j)，并将第j个发光控制信号em(j)提供至第j个发光控制信号线eml(j)和第(j+1)个发光控制信号线eml(j+1)，第j个发光控制信号线eml(j)连接至沿第j水平线布置的像素pj，第(j+1)个发光控制信号线eml(j+1)连接至沿第(j+1)水平线布置的像素p(j+1)。第j个发光控制信号级emd(j)通过接收第j个第一扫描信号scan1、第j个第二扫描信号scan2和第(j+1)个第一扫描信号scan1而用作控制每个晶体管的操作时序的时钟信号。

沿两个相邻的一对水平线布置的像素被同一发光控制信号驱动，从而可利用n/2个发光控制信号级驱动沿n个水平线布置的像素。就是说，可减小移位寄存器140的整体区域，并因而减小非显示部100b的边框区域。

图6是图解发光控制信号级的电路图。特别是，显示了输出第一发光控制信号em1的发光控制信号级emd1，第一发光控制信号em1被提供至沿第一水平线hl1和第二水平线hl2布置的像素。

参照图6和7，第一级的发光控制信号级emd1通过使用第一个第一扫描信号scan1(1)、第一个第二扫描信号scan2(1)、第一发光时钟eclk1、第三发光时钟eclk3、第五发光时钟eclk5、起始信号emvst和复位信号erst产生第一发光控制信号em1。第一个第一扫描信号scan1(1)和第一个第二扫描信号scan2(1)分别表示由第一级的第一扫描信号级scan1d(1)和第二扫描信号级scan2d(1)输出的第一扫描信号scan1(1)和第二扫描信号scan2(1)。第二个第一扫描信号scan1(2)表示由第二级的第一扫描信号级scan1d(2)输出的第一扫描信号scan1(2)。

类似地，代替第一发光时钟eclk1、第三发光时钟eclk3和第五发光时钟eclk5，第j个发光控制信号级emd(j)接收第j个发光时钟eclk(j)、第(j+2)个发光时钟eclk(j+2)和第(j+4)个发光时钟eclk(j+4)。

发光时钟eclk由七个相位构成，并且每个时钟信号是周期性连续的。因而，与具有大于7的序数(j+k)的时钟信号对应的发光控制信号级使用所述序数减去7的时钟信号，k表示满足条件1<k<7的自然数。例如，第五发光控制信号级中的第(j+4)个栅极时钟gclk(j+4)对应于第二栅极时钟gclk2。

第一级的发光控制信号级emd1包括第一晶体管t1、第二晶体管t2、第一低电位触发晶体管t5、第二低电位触发晶体管t3、第三低电位触发晶体管t11、第四晶体管t4、第六晶体管t6、第七晶体管t7、上拉晶体管t8、下拉晶体管t9和t10。

第一晶体管t1包括：连接至高电位电压gvdd的输入端子的第一电极、连接至第二晶体管t2的第一电极的第二电极、以及连接至第一发光时钟eclk1的输入端子的栅极电极。第二晶体管t2包括：连接至第一晶体管t1的第二电极的第一电极、连接至q节点(q)的第二电极、以及连接至起始信号emvst的输入端子的栅极电极。当发光时钟eclk1和起始信号emvst同步时，第一晶体管t1和第二晶体管t2全部导通，并且相应地，q节点(q)被充电至通过第一晶体管t1和第二晶体管t2提供的高电位电压gvdd。

第一低电位触发晶体管t5包括：连接至第一个第一扫描信号scan1(1)的输入端子的第一电极、连接至qb节点(qb)的第二电极、以及连接至第五发光时钟eclk5的输入端子的栅极电极。因此，当第五发光时钟eclk5和第一个第一扫描信号scan1(1)同步时，第一低电位触发晶体管t5将qb节点(qb)充电。

第二低电位触发晶体管t3包括：连接至发光复位信号erst的输入端子的第一电极、连接至qb节点(qb)的第二电极、以及连接至第二个第一扫描信号scan1(2)的输入端子的栅极电极。因此，当发光复位信号erst和第二个第一扫描信号scan1(2)同步时，第二低电位触发晶体管t3将qb节点(qb)充电。

第三低电位触发晶体管t11包括：连接至高电位电压gvdd的输入端子的第一电极、连接至qb节点(qb)的第二电极、以及连接至第一个第二扫描信号scan2(1)的输入端子的栅极电极。因此，当施加第一个第二扫描信号scan2(1)时，第三低电位触发晶体管t11将qb节点(qb)充电。

第四晶体管t4包括：连接至高电位电压gvdd的第一电极、连接至第九晶体管t9的第二电极的第二电极、以及连接至发光控制信号输出端子emo(1)的栅极电极。

第六晶体管t6包括：连接至q节点(q)的第一电极、连接至低电位电压gvss的输入端子的第二电极、以及连接至qb节点(qb)的栅极电极。因此，当qb节点(qb)被充电时，第六晶体管t6将q节点(q)放电至低电位电压gvss。

第七晶体管t7包括：连接至qb节点(qb)的第一电极、连接至低电位电压gvss的第二电极、以及连接至第三发光时钟eclk3的输入端子的栅极电极。因此，第七晶体管t7响应于第三发光时钟eclk3将qb节点(qb)放电至低电位电压gvss。

上拉晶体管t8包括：连接至高电位电压gvdd的第一电极、连接至发光控制信号输出端子emo(1)的第二电极、以及连接至q节点(q)的栅极电极。因此，当q节点(q)被充电时，上拉晶体管t8导通并且随后以高电位电压gvdd的电平产生第一发光控制信号em1至发光控制信号输出端子emo(1)。

下拉晶体管t9和t10彼此串联连接。下拉晶体管t9和t10的每一个包括连接至qb节点(qb)的栅极电极。第九晶体管t9的第一电极连接至发光控制信号输出端子emo(1)，第十晶体管t10的第二电极连接至低电位电压gvss。因此，下拉晶体管t9和t10响应于qb节点(qb)的电位将发光控制信号输出端子emo(1)的电位放电至低电位电压gvss。

图7是图解输入至发光控制信号级的时钟和控制信号的时序的示图。参照图6和7，描述了第一发光控制信号级emd1输出第一发光控制信号em1的过程。

在第一初始化周期ti1期间，第一个第一扫描信号scan1(1)和第五发光时钟eclk5同步。结果，第一低电位触发晶体管t5导通，由此将qb节点(qb)充电至第五发光时钟eclk5的电压。作为qb节点(qb)被充电的结果，下拉晶体管t9和t10导通，发光控制信号输出端子emo(1)被放电至低电位电压gvss。结果，在前一帧的发光周期中以高电平电压输出的发光控制信号在第一初始化周期ti1开始时反转为低电平。

在采样周期ts中，第一发光时钟eclk1和起始信号emvst同步。第一晶体管t1被第一发光时钟eclk1导通，并且第二晶体管t2被起始信号emvst导通。由于第一晶体管t1和第二晶体管t2同时导通，所以q节点(q)和升压电容器c被充电至流过第一晶体管t1和第二晶体管t2的高电位电压gvdd。作为q节点(q)被充电的结果，上拉晶体管t8导通，处于高电位电压gvdd的电平的第一发光控制信号em1输出至发光控制信号输出端子emo(1)。

在数据写入周期tw中，复位信号erst和第二级的第一扫描信号scan1(2)同步。结果，第二低电位触发晶体管t3导通，由此使用复位信号erst将qb节点(qb)充电。作为qb节点(qb)被充电的结果，下拉晶体管t9和t10导通，发光控制信号输出端子emo(1)被放电至低电位电压gvss。

在发光周期te开始时，第一发光时钟eclk1和起始信号emvst同步。第一晶体管t1被第一发光时钟eclk1导通，并且第二晶体管t2被起始信号emvst导通。由于第一晶体管t1和第二晶体管t2同时导通，所以q节点(q)和升压电容器c被充电至流过第一晶体管t1和第二晶体管t2的高电位电压gvdd。作为q节点(q)被充电的结果，上拉晶体管t8导通，处于高电位电压gvdd的电平的第一发光控制信号em1输出至发光控制信号输出端子emo(1)。

在发光周期te中，第七晶体管t7响应于第三发光时钟eclk3而导通特定时间段。在导通的状态中，第七晶体管t7将qb节点(qb)保持在低电位电压gvss，以便抑制下拉晶体管t9和t10导通。就是说，第七晶体管t7能够使第一发光控制信号em1在发光周期te中通过发光控制信号输出端子emo(1)稳定地输出。

在发光周期te中，第十一晶体管t11被第一个第二扫描信号scan2(1)导通特定时间段。当第十一晶体管t11导通时，qb节点(qb)被充电，由此导致下拉晶体管t9和t10导通。下拉晶体管t9和t10导通，由此将发光控制信号输出端子emo(1)的电压放电。就是说，在发光周期te中施加的第一个第二扫描信号scan2(1)停止第一发光控制信号em1的输出。被第一个第二扫描信号scan2(1)放电的发光控制信号输出端子emo(1)的电压保持为低电位电压gvss，直到第一发光时钟eclk1和起始信号emvst同步为止。

如此，发光周期te被划分为输出发光控制信号em的周期和抑制发光控制信号em的周期，从而可以按照占空比驱动像素。

根据本公开内容的第一发光控制信号em1不仅施加至沿第一水平线hl1布置的像素，而且同时还施加至沿第二水平线hl2布置的像素。因而，第一发光控制信号em1不仅必须满足沿第一水平线hl1布置的像素的驱动要求，而且还要满足沿第二水平线hl2布置的像素的驱动要求。沿第二水平线hl2布置的像素的数据写入周期tw与沿第一水平线hl1布置的像素的发光周期te的特定部分对应。在沿第二水平线hl2布置的像素的数据写入周期tw中，第二个第一扫描信号scan1(2)和复位信号erst将第二低电位触发晶体管t3导通。就是说，第一发光控制信号em1不仅驱动沿第一水平线hl1布置的像素，而且同时还驱动沿第二水平线hl2布置的像素。

在根据本公开内容的oled显示器中，由一个级实现的发光控制信号级给沿一对水平线布置的像素提供发光控制信号，从而可减少配置成驱动整个显示面板的发光控制信号级的级数量。结果，可减小设置发光控制信号级的边框区域。

尽管参照多个示例性的实施方式描述了实施方式，但应当理解，本领域技术人员能设计出多个其他修改例和实施方式，这落在本公开内容的原理的范围内。更具体地说，在公开内容、附图和所附权利要求的范围内，在组成部件和/或主题组合构造的配置中可进行各种变化和修改。除了组成部件和/或配置中的变化和修改之外，替换使用对于本领域技术人员来说也将是显而易见的。