移位寄存器单元、驱动方法、栅极驱动电路及显示装置与流程

本发明涉及显示技术领域，特别涉及一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置。

背景技术：

显示装置在显示图像时，需要利用移位寄存器(即栅极驱动电路)对像素单元进行扫描，移位寄存器包括多个移位寄存器单元，每个移位寄存器单元对应一行像素单元，由多个移位寄存器单元实现对显示面板中各行像素单元的逐行扫描驱动，以显示图像。

相关技术中有一种移位寄存器单元，该移位寄存器单元主要包括充电模块、复位模块、上拉模块和降噪模块。其中，充电模块用于对上拉节点进行充电，上拉模块用于在上拉节点的控制下，将输出端的电平上拉至高电平，复位模块用于在复位信号的控制下，将上拉节点的电平拉低，降噪模块用于对上拉节点和输出端进行降噪。

但是，当移位寄存器中存在紊乱时序信号时，可能造成各级移位寄存器单元依次误开启，当最后一级移位寄存器单元驱动显示面板最后一行像素单元点亮后，由于没有复位信号控制该最后一级移位寄存器单元进行复位，使得显示面板最后一行像素单元一直处于点亮状态，显示面板容易出现末端白线不良。

技术实现要素：

为了解决相关技术中的移位寄存器误开启时容易造成显示面板末端白线不良的问题，本发明提供了一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置。所述技术方案如下：

第一方面，提供了一种移位寄存器单元，所述移位寄存器单元包括：

充电模块、复位模块、上拉模块、下拉模块、降噪模块和预复位模块，

所述充电模块分别与输入信号端、第一电源信号端和上拉节点连接，用于在来自所述输入信号端的输入信号的控制下，对所述上拉节点进行充电；

所述复位模块分别与复位信号端、第二电源信号端和所述上拉节点连接，用于在来自所述复位信号端的复位信号的控制下，对所述上拉节点进行复位；

所述上拉模块分别与第一时钟信号端、所述上拉节点和输出端连接，用于在所述上拉节点的控制下，向所述输出端输出驱动信号；

所述下拉模块分别与所述上拉节点、下拉节点、第三电源信号端和第二时钟信号端连接，用于在所述上拉节点和来自所述第二时钟信号端的第二时钟信号的控制下，控制所述下拉节点的电位；

所述降噪模块分别与所述下拉节点、所述第三电源信号端、所述上拉节点和所述输出端连接，用于在所述下拉节点的控制下，对所述上拉节点和所述输出端进行降噪；

所述预复位模块分别与帧开启信号端、所述第三电源信号端、所述上拉节点和所述输出端连接，用于在来自所述帧开启信号端的帧开启信号的控制下，对所述上拉节点和所述输出端进行复位。

可选的，所述预复位模块包括：第一晶体管和第二晶体管；

所述第一晶体管的栅极与所述帧开启信号端连接，所述第一晶体管的第一极与所述第三电源信号端连接，所述第一晶体管的第二极与所述上拉节点连接；

所述第二晶体管的栅极与所述帧开启信号端连接，所述第二晶体管的第一极与所述第三电源信号端连接，所述第二晶体管的第二极与所述输出端连接。

可选的，所述预复位模块包括：第三晶体管、第四晶体管和第五晶体管；

所述第三晶体管的栅极和第一极与所述帧开启信号端连接，所述第三晶体管的第二极与所述下拉节点连接；

所述第四晶体管的栅极与所述下拉节点连接，所述第四晶体管的第一极与所述第三电源信号端连接，所述第四晶体管的第二极与所述输出端连接；

所述第五晶体管的栅极与所述下拉节点连接，所述第五晶体管的第一极与所述第三电源信号端连接，所述第五晶体管的第二极与所述上拉节点连接。

可选的，所述下拉模块，包括：第六晶体管、第七晶体管和第一电容器；

所述第六晶体管的栅极与所述上拉节点连接，所述第六晶体管的第一极与所述第三电源信号端连接，所述第六晶体管的第二极与所述下拉节点连接；

所述第七晶体管的栅极和第一极与所述第二时钟信号端连接，所述第七晶体管的第二极与所述下拉节点连接；

所述第一电容器的一端与所述下拉节点连接，所述第一电容器的另一端与所述第三电源信号端连接。

可选的，在正向扫描时，所述充电模块，包括：第八晶体管；所述复位模块，包括：第九晶体管；

所述第八晶体管的栅极与所述输入信号端连接，所述第八晶体管的第一极与所述第一电源信号端连接，所述第八晶体管的第二极与所述上拉节点连接；

所述第九晶体管的栅极与所述复位信号端连接，所述第九晶体管的第一极与所述第二电源信号端连接，所述第九晶体管的第二极与所述上拉节点连接。

可选的，在反向扫描时，所述充电模块，包括：第九晶体管；所述复位模块，包括：第八晶体管；

所述第九晶体管的栅极与所述输入信号端连接，所述第九晶体管的第一极与所述第一电源信号端连接，所述第九晶体管的第二极与所述上拉节点连接；

所述第八晶体管的栅极与所述复位信号端连接，所述第八晶体管的第一极与所述第二电源信号端连接，所述第八晶体管的第二极与所述上拉节点连接。

可选的，所述上拉模块，包括：第十晶体管和第二电容器；

所述降噪模块，包括：第十一晶体管和第十二晶体管；

所述第十晶体管的栅极与所述上拉节点连接，所述第十晶体管的第一极与所述第一时钟信号端连接，所述第十晶体管的第二极与所述输出端连接；

所述第二电容器的一端与所述上拉节点连接，所述第二电容器的另一端与所述输出端连接；

所述第十一晶体管的栅极与所述下拉节点连接，所述第十一晶体管的第一极与所述第三电源信号端连接，所述第十一晶体管的第二极与所述输出端连接；

所述第十二晶体管的栅极与所述下拉节点连接，所述第十二晶体管的第一极与所述第三电源信号端连接，所述第十二晶体管的第二极与所述上拉节点连接。

可选的，所述降噪模块包括：所述第四晶体管和所述第五晶体管。

可选的，所述晶体管均为N型晶体管。

第二方面，提供了一种移位寄存器单元的驱动方法，所述移位寄存器单元包括：充电模块、复位模块、上拉模块、下拉模块、降噪模块和预复位模块，所述驱动方法包括：

预复位阶段，所述预复位模块在帧开启信号的控制下，将第三电源信号分别输出至上拉节点和输出端；

充电阶段：所述充电模块在输入信号的控制下，将第一电源信号输出至所述上拉节点；

输出阶段：所述上拉节点保持所述第一电源信号的电位，所述上拉模块在所述上拉节点的控制下，将第一时钟信号输出至所述输出端；

复位阶段：所述复位模块在复位信号的控制下，将第二电源信号输出至所述上拉节点，所述下拉模块在第二时钟信号的控制下，将所述第二时钟信号输出至所述下拉节点，所述下拉模块在第二时钟信号的控制下，将所述第二时钟信号输出至所述下拉节点，所述降噪模块在所述下拉节点的控制下，将所述第三电源信号分别输出至所述上拉节点和所述输出端；

降噪阶段：所述下拉节点保持所述第二时钟信号的电位，所述降噪模块在所述下拉节点的控制下，将所述第三电源信号分别输出至所述上拉节点和所述输出端。

可选的，所述预复位模块包括：第一晶体管和第二晶体管；

所述预复位阶段中，所述帧开启信号为第一电位，所述第一晶体管和所述第二晶体管开启，第三电源信号端分别向所述上拉节点和所述输出端输出所述第三电源信号，所述第三电源信号的电位为第二电位。

可选的，所述预复位模块包括：第三晶体管、第四晶体管和第五晶体管；

所述预复位阶段中，所述帧开启信号为第一电位，所述第三晶体管开启，帧开启信号端向所述下拉节点输出所述帧开启信号，所述第四晶体管和所述第五晶体管开启，第三电源信号端分别向所述上拉节点和所述输出端输出所述第三电源信号，所述第三电源信号的电位为第二电位。

可选的，所述下拉模块，包括：第六晶体管、第七晶体管和第一电容器；

所述充电阶段和所述输出阶段中，所述上拉节点的电位为第一电位，所述第六晶体管开启，第三电源信号端向所述下拉节点输出所述第三电源信号，所述第三电源信号的电位为第二电位；

所述复位阶段中，所述第二时钟信号处于第一电位，所述第七晶体管开启，所述第二时钟信号端向所述下拉节点输出所述第二时钟信号，对所述第一电容器进行充电；

所述降噪阶段中，所述第一电容器使得所述下拉节点保持第一电位。

可选的，所述晶体管均为N型晶体管，所述第一电位相对于所述第二电位为高电位。

第三方面，提供了一种栅极驱动电路，所述栅极驱动电路包括至少两个级联的如第一方面所述的移位寄存器单元。

第四方面，提供了一种显示装置，所述显示装置包括第三方面所述的栅极驱动电路。

本发明提供的技术方案带来的有益效果是：

本发明提供了一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置，该移位寄存器单元中还包括预复位模块，该预复位模块与帧开启信号端连接，因此移位寄存器每次启动对一帧图像的扫描时，每个移位寄存器单元中的预复位模块都能够在该帧开启信号的控制下，对该移位寄存器单元的上拉节点和输出端进行复位，从而可以及时将误开启的移位寄存器单元关闭，避免最后一级移位寄存器单元误开启后造成显示面板出现末端白线不良，有效改善了移位寄存器的输出稳定性。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种移位寄存器单元的结构示意图；

图2是本发明实施例提供的另一种移位寄存器单元的结构示意图；

图3是本发明实施例提供的又一种移位寄存器单元的结构示意图；

图4是本发明实施例提供的再一种移位寄存器单元的结构示意图；

图5是本发明实施例提供的再一种移位寄存器单元的结构示意图；

图6是本发明实施例提供的一种移位寄存器单元的驱动方法的流程图；

图7是本发明实施例提供的一种移位寄存器单元的驱动过程的时序图；

图8是本发明实施例提供的一种栅极驱动电路的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，根据在电路中的作用本发明的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中源极称为第一极，漏极称为第二极，因此，晶体管的栅极也可以称为第三极。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。本发明实施例所采用的开关晶体管可以均为N型开关晶体管，N型开关晶体管为在栅极为高电位时导通，在栅极为低电位时截止。此外，本发明各个实施例中的多个信号都对应有第一电位和第二电位，第一电位和第二电位仅代表该信号的电位有2个状态量，不代表全文中第一电位或第二电位具有特定的数值。

图1是本发明实施例提供的一种移位寄存器单元的结构示意图，参考图1，该移位寄存器单元可以包括：

充电模块10、复位模块20、上拉模块30、下拉模块40、降噪模块50和预复位模块60。

该充电模块10分别与输入信号端Input、第一电源信号端VDD和上拉节点PU连接，用于在来自该输入信号端Input的输入信号的控制下，对该上拉节点PU进行充电。

该复位模块20分别与复位信号端RST、第二电源信号端VSS和该上拉节点PU连接，用于在来自该复位信号端RST的复位信号的控制下，对该上拉节点PU进行复位。

该上拉模块30分别与第一时钟信号端CLK、该上拉节点PU和输出端OUT连接，用于在该上拉节点PU的控制下，向该输出端OUT输出驱动信号。

该下拉模块40分别与该上拉节点PU、下拉节点PD、第三电源信号端VGL和第二时钟信号端CLKB连接，用于在该上拉节点PU和来自该第二时钟信号端CLKB的第二时钟信号的控制下，控制该下拉节点PD的电位。

该降噪模块50分别与该下拉节点PD、该第三电源信号端VGL、该上拉节点PU和该输出端OUT连接，用于在该下拉节点PD的控制下，对该上拉节点PU和该输出端OUT进行降噪。

该预复位模块60分别与帧开启信号端STV、该第三电源信号端VGL、该上拉节点PU和该输出端OUT连接，用于在来自该帧开启信号端STV的帧开启信号的控制下，对该上拉节点PU和该输出端OUT进行复位。

需要说明的是，在本发明实施例中，该帧开启信号端STV即为与栅极驱动电路中第一级移位寄存器单元的输入端Input相连的信号端。

综上所述，本发明提供了一种移位寄存器单元，该移位寄存器单元中还包括预复位模块，该预复位模块与帧开启信号端连接，因此移位寄存器每次启动对一帧图像的扫描时，每个移位寄存器单元中的预复位模块都能够在该帧开启信号的控制下，对该移位寄存器单元的上拉节点和输出端进行复位，从而可以及时将误开启的移位寄存器单元关闭，避免最后一级移位寄存器单元误开启后造成显示面板出现末端白线不良，从而改善了移位寄存器的输出稳定性，保证了显示装置的显示效果。

作为本发明实施例一种可选的实现方式，参考图2，该预复位模块60具体可以包括：第一晶体管M1和第二晶体管M2。

其中，该第一晶体管M1的栅极与该帧开启信号端STV连接，该第一晶体管M1的第一极与该第三电源信号端VGL连接，该第一晶体管M1的第二极与该上拉节点PU连接。

该第二晶体管M2的栅极与该帧开启信号端STV连接，该第二晶体管M2的第一极与该第三电源信号端VGL连接，该第二晶体管M2的第二极与该输出端OUT连接。

作为本发明实施例另一种可选的实现方式，参考图3，该预复位模块60具体可以包括：第三晶体管M3、第四晶体管M4和第五晶体管M5。

该第三晶体管M3的栅极和第一极与该帧开启信号端STV连接，该第三晶体管M3的第二极与该下拉节点PD连接。

该第四晶体管M4的栅极与该下拉节点PD连接，该第四晶体管M4的第一极与该第三电源信号端VGL连接，该第四晶体管M4的第二极与该输出端OUT连接。

该第五晶体管M5的栅极与该下拉节点PD连接，该第五晶体管M5的第一极与该第三电源信号端VGL连接，该第五晶体管M5的第二极与该上拉节点PU连接。

进一步的，参考图2和图3，该下拉模块40可以包括：第六晶体管M6、第七晶体管M7和第一电容器C1。

其中，该第六晶体管M6的栅极与该上拉节点PU连接，该第六晶体管M6的第一极与该第三电源信号端VGL连接，该第六晶体管M6的第二极与该下拉节点PD连接。

该第七晶体管M7的栅极和第一极与该第二时钟信号端CLKB连接，该第七晶体管M7的第二极与该下拉节点PD连接。

该第一电容器C1的一端与该下拉节点PD连接，该第一电容器C1的另一端与该第三电源信号端VGL连接。

需要说明的是，本发明实施例提供的移位寄存器能够对显示装置中的各行像素单元进行正向扫描和反相扫描。一方面，在正向扫描时，如图2和图3所示，该移位寄存器单元中的充电模块10可以包括：第八晶体管M8；该复位模块20可以包括：第九晶体管M9。

其中，该第八晶体管M8的栅极与该输入信号端Input连接，该第八晶体管M8的第一极与该第一电源信号端VDD连接，该第八晶体管M8的第二极与该上拉节点PU连接。

该第九晶体管M9的栅极与该复位信号端RST连接，该第九晶体管M9的第一极与该第二电源信号端VSS连接，该第九晶体管M9的第二极与该上拉节点PU连接。

另一方面，在反向扫描时，参考图4和图5，该充电模块10可以包括：第九晶体管M9；该复位模块20可以包括：第八晶体管M8。

其中，该第九晶体管M9的栅极与该输入信号端Input连接，该第九晶体管M9的第一极与该第一电源信号端VDD连接，该第九晶体管M9的第二极与该上拉节点PU连接。

该第八晶体管M8的栅极与该复位信号端RST连接，该第八晶体管M8的第一极与该第二电源信号端VSS连接，该第八晶体管M8的第二极与该上拉节点PU连接。

可选的，参考图2至图5，该上拉模块30可以包括：第十晶体管M10和第二电容器C2。

其中，该第十晶体管M10的栅极与该上拉节点PU连接，该第十晶体管M10的第一极与该第一时钟信号端CLK连接，该第十晶体管M10的第二极与该输出端OUT连接。

该第二电容器C2的一端与该上拉节点PU连接，该第二电容器C2的另一端与该输出端OUT连接。

在本发明实施例一种可选的实现方式中，参考图2和图4，该降噪模块50可以包括：第十一晶体管M11和第十二晶体管M12。

该第十一晶体管M11的栅极与该下拉节点PD连接，该第十一晶体管M11的第一极与该第三电源信号端VGL连接，该第十一晶体管M11的第二极与该输出端OUT连接。

该第十二晶体管M12的栅极与该下拉节点PD连接，该第十二晶体管M12的第一极与该第三电源信号端VGL连接，该第十二晶体管M12的第二极与该上拉节点PU连接。

在本发明实施例另一种可选的实现方式中，参考图3和图5，该降噪模块50也可以包括：第四晶体管M4和第五晶体管M5。也即是，该降噪模块50与该预复位模块60可以共用该第四晶体管M4和第五晶体管M5。

当然，在图3和图5所示的移位寄存器单元中，该第四晶体管M4和第五晶体管M5也可以仅属于该预复位模块60，相应的，该降噪模块50中可以单独设置两个晶体管M11和M12，该两个晶体管M11和M12的连接关系可以参考图2和图4，本发明实施例对此不再赘述。

综上所述，本发明提供了一种移位寄存器单元，该移位寄存器单元中还包括预复位模块，该预复位模块与帧开启信号端连接，因此移位寄存器每次启动对一帧图像的扫描时，每个移位寄存器单元中的预复位模块都能够在该帧开启信号的控制下，对该移位寄存器单元的上拉节点和输出端进行复位，从而可以及时将误开启的移位寄存器单元关闭，避免最后一级移位寄存器单元误开启后造成显示面板出现末端白线不良，从而改善了移位寄存器的输出稳定性，保证了显示装置的显示效果。此外，本发明实施例提供的移位寄存器单元仅包括九个晶体管和两个电容器(或者八个晶体管和两个电容器)，该移位寄存器单元使用的元件较少，占用空间较小，可有效减少显示装置的边框，实现显示装置的窄边框设计。

图6是本发明实施例提供的一种移位寄存器单元的驱动方法，该驱动方法可以用于驱动如图1至5任一所述的移位寄存器单元，参考图1，该移位寄存器单元可以包括：充电模块10、复位模块20、上拉模块30、下拉模块40、降噪模块50和预复位模块60，参考图6，该驱动方法可以包括：

步骤101、预复位阶段，预复位模块60在帧开启信号的控制下，将第三电源信号分别输出至上拉节点PU和输出端OUT。

步骤102、充电阶段：充电模块10在输入信号的控制下，将第一电源信号输出至上拉节点PU。

步骤103、输出阶段：该上拉节点PU保持该第一电源信号的电位，该上拉模块30在该上拉节点PU的控制下，将第一时钟信号输出至该输出端OUT。

步骤104、复位阶段：复位模块20在复位信号的控制下，将第二电源信号输出至该上拉节点PU，该下拉模块40在第二时钟信号的控制下，将该第二时钟信号输出至该下拉节点PD输出，该降噪模块50在该下拉节点PD的控制下，将该第三电源信号分别输出至该上拉节点PU和该输出端OUT。

步骤105、降噪阶段：该下拉节点PD保持该第二时钟信号的电位，该降噪模块50在该下拉节点PD的控制下，将该第三电源信号分别输出至该上拉节点PU和该输出端OUT。

在本发明实施例中，该第一电源信号的电位可以为第一电位，该第二电源信号和第三电源信号的电位可以均为第二电位。

综上所述，本发明提供了一种移位寄存器单元的驱动方法，该驱动方法在充电阶段之前还包括预复位阶段，在该预复位阶段中，预复位模块能够对每个移位寄存器单元中的上拉节点和输出端进行复位，从而能够及时关闭误开启的移位寄存器单元，避免最后一级移位寄存器单元开启后造成显示面板出现末端白线不良，从而改善了移位寄存器的输出稳定性，保证了显示装置的显示效果。

在本发明一种可选的实现方式中，参考图2，该预复位模块60可以包括：第一晶体管M1和第二晶体管M2。

图7是本发明实施例提供的一种移位寄存器单元驱动过程中的时序图，参考图7，在该预复位阶段T1中，帧开启信号端STV输入的帧开启信号为第一电位，使得第一晶体管M1和第二晶体管M2开启，该第三电源信号端VGL分别向该上拉节点PU和该输出端OUT输出该第三电源信号，该第三电源信号的电位为第二电位，从而实现对该上拉节点PU和输出端OUT的复位。

若在该预复位阶段T1之前，帧开启信号端STV输入的帧开启信号中存在紊乱的时序信号，导致各级移位寄存器单元误开启后，当该帧开启信号端STV输入的帧开启信号恢复正常，并输入处于第一电位的帧开启信号时，能够及时对各级移位寄存器单元中的上拉节点PU和输出端OUT进行复位，将误开启的移位寄存器单元及时关闭，从而有效避免了最后一级移位寄存器单元长时间开启而导致的显示面板末端大电流或者末端白线不良等问题。

在本发明另一种可选的实现方式中，参考图3，该预复位模块60可以包括：第三晶体管M3、第四晶体管M4和第五晶体管M5。

如图7所示，在该预复位阶段T1中，帧开启信号端STV输入的帧开启信号为第一电位，该第三晶体管M3开启，该帧开启信号端STV向该下拉节点PD输出该帧开启信号，使得该下拉节点PD的电位被拉高，此时该第四晶体管M4和第五晶体管M5开启，第三电源信号端VGL分别向该上拉节点PU和该输出端OUT输出该第三电源信号，由于该第三电源信号的电位为第二电位，因此也能实现对移位寄存器单元中上拉节点PU和输出端OUT的复位。

以图2所示的正向扫描的移位寄存器单元为例，对本发明实施例提供的移位寄存器单元的驱动方法进行详细介绍。参考图2，该下拉模块40可以包括：第六晶体管M6、第七晶体管M7和第一电容器C1；该充电模块10可以包括：第八晶体管M8；该复位模块20可以包括：第九晶体管M9；该上拉模块30可以包括：第十晶体管M10和第二电容器C2；该降噪模块50可以包括：第十一晶体管M11和第十二晶体管M12。

参考图7，在充电阶段T2中，输入信号端Input输入的输入信号为上一级移位寄存器单元的输出信号：Output(N-1)，参考图7可知，充电阶段T2中该上一级移位寄存器单元的输出信号Output(N-1)为第一电位，输入信号端Input输入的输入信号为第一电位，第八晶体管M8开启，第一电源信号端VDD向上拉节点PU输出处于第一电位的第一电源信号，使该上拉节点PU的电位被拉高，由此实现对该上拉节点PU的充电。

在该输出阶段T3中，输入信号跳变为第二电位，第八晶体管M8关断。此时第一时钟信号端CLK输出的第一时钟信号为第一电位，第二电容器C2使该上拉节点PU产生自举效应(英文：bootstrapping)，该上拉节点PU的电位被进一步拉高。此时，第十晶体管M10开启，第一时钟信号端CLK向输出端OUT输出驱动信号(即该第一时钟信号)。

由于在上述充电阶段T2和输出阶段T3中，上拉节点PU的电位为第一电位，使得该第六晶体管M6开启，该第三电源信号端VGL通过该第六晶体管M6向该下拉节点PD输出该第三电源信号，该第三电源信号的电位为第二电位。因此，在该两个阶段中，第十一晶体管M11和第十二晶体管M12均处于关断状态，从而可以避免对输出模块向输出端OUT输出的信号造成干扰，保证了移位寄存器单元的输出稳定性。

进一步的，在该复位阶段T4中，复位信号端RST输入的复位信号为下一级移位寄存器单元的输出信号：Output(N+1)，从图7中可以看出，复位阶段T4中该下一级移位寄存器单元的输出信号Output(N+1)为第一电位，此时第九晶体管M9开启，第二电源信号端VSS向该上拉节点PU输出第二电源信号，该第二电源信号为第二电位，从而实现对该上拉节点PU的复位。

同时，在该复位阶段T4中，该第二时钟信号端CLKB输出的第二时钟信号处于第一电位，该第七晶体管M7开启，该第二时钟信号端CLKB能够向该下拉节点PD输出该第二时钟信号，对该第一电容器C1进行充电。并且，由于该下拉节点PD为第一电位，第十一晶体管M11和第十二晶体管M12开启，第三电源信号端VGL能够分别向上拉节点PU和输出端OUT输出第三电源信号，从而实现对上拉节点PU和输出端OUT的复位。

在该降噪阶段T5中，由于第一电容器C1在复位阶段T4中存储了第一电位，使得该下拉节点PD能够在该降噪阶段T5继续保持第一电位，此时该降噪模块50中的第十一晶体管M11和第十二晶体管M12依旧保持开启状态，能够继续对该上拉节点PU和输出端OUT进行降噪。

参考图7，在该降噪阶段T5之后，还可以包括第六阶段T6，在该第六阶段T6中，第二时钟信号端CLKB输出的第二时钟信号为第一电位，第七晶体管M7开启，第二时钟信号端CLKB对第一电容器C1进行充电，使该下拉节点PD保持第一电位，第十一晶体管M11和第十二晶体管M12保持开启状态，继续对该上拉节点PU和输出端OUT进行降噪。第六阶段T6结束之后，在下一帧扫描开始之前，该移位寄存器单元可以一直重复降噪阶段T5和第六阶段T6，即不断对上拉节点和输出端进行降噪，有效改善了由第一时钟信号端CLK引起的耦合(英文：Coupling)噪音电压的问题，提高了产品良率，也降低了移位寄存器的整体功耗。

在下一帧扫描开始时，帧开启信号端STV先触发为第一电位，每个移位寄存器单元中的预复位模块都能够对上拉节点PU和输出端OUT进行复位，若此时某个移位寄存器单元处于误开启状态，则通过该预复位阶段，能够及时将该误开启的移位寄存器单元关闭，保证输出的稳定性。

需要说明的是，在图7中，Output(N)为上述各实施例中的移位寄存器单元的输出端所输出的信号，Output(N-1)为该移位寄存器单元的上一级移位寄存器单元的输出端所输出的信号，Output(N+1)为该移位寄存器单元的下一级移位寄存器单元的输出端所输出的信号。

还需要说明的是，本发明实施例提供的移位寄存器单元的驱动方法，可以实现对移位寄存器单元的双向扫描，其中在进行反向扫描时，移位寄存器单元的结构可以不发生改变，只是输入信号端、复位信号端、第一电源信号端和第二电源信号端的功能发生改变，使得充电模块中的第八晶体管M8和复位模块中的第九晶体管M9的功能发生对调。反向扫描的原理与正向扫描相同，其具体实现过程可以参考上述正向扫描的实现过程，本发明实施例对此不再赘述。

还需要说明的是，在上述各实施例中，均是以第一至第十二晶体管为N型晶体管，且第一电位为高电位，第二电位为低电位为例进行的说明。当然，该第一至第十二晶体管还可以采用P型晶体管，当该第一至第十二晶体管采用P型晶体管时，该第一电位为低电位，该第二电位为高电位，且各个信号端和节点的电位变化可以与图7所示的电位变化相反(即二者的相位差为180度)。

综上所述，本发明提供了一种移位寄存器单元的驱动方法，该驱动方法在充电阶段之前还包括预复位阶段，在该预复位阶段中，预复位模块能够对每个移位寄存器单元中的上拉节点和输出端进行复位，从而能够及时关闭误开启的移位寄存器单元，避免最后一级移位寄存器单元开启后造成显示面板出现末端白线不良，从而改善了移位寄存器的输出稳定性，保证了显示装置的显示效果。

图8是本发明实施例提供一种栅极驱动电路的结构示意图，如图8所示，该栅极驱动电路可以包括至少两个级联的移位寄存器单元，其中每个移位寄存器单元可以为如图1至图5任一所示的移位寄存器单元。

另外，本发明实施例还提供一种显示装置，该显示装置可以包括如图8所示的栅极驱动电路。该显示装置可以为：液晶面板、电子纸、OLED面板、AMOLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。