一种检测驱动电路的方法与流程

本发明涉及显示领域，特别涉及一种检测驱动电路的方法。

背景技术：

AMOLED(Active-matrix organic light emitting diode，有源矩阵有机发光二极体)屏包括阵列基板等部件。其中阵列基板包括多个像素单元，每个像素单元对应一个驱动电路。该驱动电路用于驱动其对应的像素单元发光。

在生产阵列基板时，可以在玻璃基板上通过构图工艺生成驱动电路，以及在该玻璃基板上继续通过构图工艺生成该驱动电路对应的像素单元和生成该阵列基板包括的其他部分，该其他部分可以为滤光层、黑矩阵等部件。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

生成驱动电路的工艺难度较大，导致有时生成的驱动电路存在异常，在有异常的驱动电路基础上继续生成该阵列基板的其他部分，容易出现产品不良，使得生产成本较高。

技术实现要素：

为了降低生产成本，本发明提供了一种检测驱动电路的方法。所述技术方案如下：

本发明提供了一种检测驱动电路的方法，所述方法包括：

向驱动电路的数据输入端、栅极扫描输入端、电源端和感测电压端分别输入数据信号、栅线扫描信号、电压信号和第一电平的第一控制信号；

通过向所述驱动电路的感测扫描输入端输入第二电平的第二控制信号，控制所述驱动电路的像素存储电容充电，并测量所述驱动电路的有机发光二极管OLED阳极端的第一电压；

通过向所述感测扫描输入端输入第三电平的第二控制信号，控制所述像素存储电容放电，并测量所述驱动电路的OLED阳极端的第二电压；

根据所述第一电压和所述第二电压，确定所述驱动电路是否存在异常。

可选的，所述通过向所述驱动电路的感测扫描输入端输入第二电平的第二控制信号，控制所述驱动电路的像素存储电容充电，包括：

通过向所述驱动电路的感测扫描输入端输入第二电平的第二控制信号，控制所述像素存储电容与所述感测电压端连通，使所述像素存储电容充电。

可选的，所述通过向所述感测扫描输入端输入第三电平的第二控制信号，控制所述像素存储电容放电，包括：

通过向所述感测扫描输入端输入第三电平的第二控制信号，控制所述像素存储电容与所述感测电压端断开，以使所述像素存储电容放电。

可选的，在充电阶段内控制所述像素存储电容充电，以及在放电阶段内控制所述像素存储电容放电，所述充电阶段和所述放电阶段是连续的两个时间段且所述充电阶段位于所述放电阶段之前。

可选的，所述充电阶段的时长大于所述放电阶段的时长。

可选的，所述向驱动电路的感测电压端输入第一电平的第一控制信号，包括：

在所述充电阶段和所述放电阶段内向所述驱动电路的感测电压端输入第一电平的第一控制信号；或者，

在所述充电阶段内向所述驱动电路的感测电压端输入第一电平的第一控制信号。

可选的，所述第一电平和所述第二电平均大于所述第三电平。

可选的，所述第一电平小于所述第二电平。

可选的，所述根据所述第一电压和所述第二电压，确定所述驱动电路是否存在异常，包括：

计算所述第一电压和所述第二电压之间的电压差；

如果所述电压差位于预设数值范围内，则确定所述驱动电路不存在异常，否则，确定所述驱动电路存在异常。

可选的，所述向驱动电路的栅极扫描输入端输入栅线扫描信号，包括：

通过向所述驱动电路的栅极扫描输入端输入栅线扫描信号，控制所述像素存储电容与所述数据输入端连通，以及断开所述电源端与所述OLED阳极端之间的连接。

可选的，所述数据信号的电压值小于所述栅线扫描信号的电压值。

可选的，所述电压信号的电压值大于或等于0且小于或等于15伏。

本发明提供的技术方案的有益效果是：

通过控制像素存储电容Cst充电时测量OLED阳极端ITO的第一电压V1，以及控制像素存储电容Cst放电时测量OLED阳极端ITO的第二电压V2，然后根据第一电压V1和第二电压V2确定像素存储电容Cst是否异常，如果存在异常，就中止继续生产该驱动电路对应的像素单元等部件，减少生成成本。

附图说明

图1-1是本发明实施例一提供的一种驱动电路的结构示意图；

图1-2是本发明实施例一提供的一种像素存储电容的结构示意图；

图2-1是本发明实施例二提供的一种时序信号图；

图2-2是本发明实施例二提供的一种检测驱动电路的方法流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

实施例一

本发明实施例提供了一种驱动电路，该驱动电路位于阵列基板上，在阵列基板上还包括该驱动电路对应的像素单元，该驱动电路用于驱动其对应的像素单元发光。参见图1-1，该驱动电路包括：

第一晶体管T1、第二晶体管T2、第三晶体管T3、像素存储电容Cst、第一寄生电容Cg1和第二寄生电容Cg2；

第一晶体管T1的栅极与栅极扫描输入端G1连接，第一极与数据输入端Data连接，第二极与第二晶体管T2的栅极、像素存储电容Cst的第一金属层和第一寄生电容Cg1的第一端连接；

第二晶体管T2的第一极与电源端Vdd连接，第二极与像素存储电容Cst的OLED阳极层、第二寄生电容Cg2的第一端、第三晶体管T3的第一极和OLED阳极端ITO连接；

第一寄生电容Cg1的第二端与栅极扫描输入端G1连接，第二寄生电容Cg2的第二端与感测扫描输入端G2连接，像素存储电容Cst的第二金属层与电源端Vdd连接(图中未画出)，第三晶体管T3的栅极与感测扫描输入端G2连接，第二极与感测电压端Sen连接。

驱动电路的数据输入端Data、感测电压端Sen分别与阵列基板上的两根数据线连接；栅极扫描输入端G1和感测扫描输入端G2分别与阵列基板上的两根栅线连接；电源端Vdd与阵列基板上的电源线连接。

参见图1-2所示的像素存储电容Cst的结构，像素存储电容Cst包括OLED阳极层1、第一保护层2、第一金属层3、第二保护层4、有源层5、第三保护层6和第二金属层7。

像素存储电容Cst按照OLED阳极层1、第一保护层2、第一金属层3、第二保护层4、有源层5、第三保护层6和第二金属层7的顺序堆叠。

OLED阳极层1为导体结构，OLED阳极层1、第一保护层2、第一金属层3构成一个第一电容。

OLED阳极层1与有源层5连接，其中有源层5包括基板和在基板上沉积的半导体材料层，且半层体材料层靠近第二保护层4。当从电源端Vdd向第二金属层7输入电压值大于0的高电压信号时，半导体材料层被导体化，此时有源层5、第二保护层4和第一金属层3构成另一个第二电容。由于有源层5和OLED阳极层1连接，所以第一电容和第二电容并联，且像素存储电容Cst的电容值由第一电容的电容值和第二电容的电容值决定。

半导体材料可以为IGZO。在基板上沉积半导体材料形成半导体材料层，由于沉积工艺的难度较大，导致每次生产的有源层5都不同，这样构成的像素存储电容Cst的电容值随着有源层5的不同而不同。当生产的像素存储电容Cst的电容值超出预设正常电容值范围时，就会导致驱动电路异常。在本发明实施例中，通过如下实施例检测出异常驱动电路，从而继续在该驱动电路的基础上继续生产阵列基板的其他部分，降低生产成本。

实施例二

本发明实施例提供了一种检测驱动电路的方法，该方法用于检测如实施例一提供的驱动电路。

参见图2-1所示的时序信号图，本发明提供了数据信号Data、栅线扫描信号GS1、电压信号V、第一控制信号Sen和第二控制信号GS2；在充电阶段t1和放电阶段t2内通过数据信号Data、栅线扫描信号GS1、电压信号V、第一控制信号S和第二控制信号GS2检测驱动电路。

参见图2-2，该检测驱动电路的方法流程包括：

步骤201：向驱动电路的数据输入端Data、栅极扫描输入端G1、电源端Vdd和感测电压端Sen分别输入数据信号Data、栅线扫描信号GS1、电压信号V和第一电平的第一控制信号S。

参见图2-1，数据信号Data、栅线扫描信号GS1和电压信号V均为电压值恒定的电压信号。数据信号Data的电压值小于栅线扫描信号GS1的电压值和电压信号V的电压值。

可以向阵列基板的与数据输入端Data相连的数据线输入数据信号Data，以实现向数据输入端Data输入数据信号Data；可以向阵列基板的与栅线扫描输入端G1相连的栅线输入栅线扫描信号GS1，以实现向栅极扫描输入端G1输入栅线扫描信号GS1；可以向阵列基板的与电源端Vdd相连的电源线输入电压信号V，以实现向电源端Vdd输入电压信号V；可以向阵列基板的与感测电压端Sen相连的数据线输入第一电平的第一控制信号S，以实现向感测电压端Sen输入第一电平的第一控制信号S。

栅线扫描信号GS1的电压值可以大于0，例如，栅线扫描信号GS1的电压值可以为25伏或20伏等。电压信号V的电压值可以大于或等于0且小于或等于15伏。数据信号Data的电压值可以小于0伏，例如可以为-15伏或-10伏等。

第一电平大于0伏，例如可以为10伏或8伏等。在充电阶段t1和放电阶段t2内向感测电压端Sen输入第一电平的第一控制信号S，在其他时间段内向感测电压端Sen输入电压值小于0伏的第一控制信号S；或者，仅在充电阶段t1内向感测电压端Sen输入第一电平的第一控制信号S，在其他时间段内向感测电压端Sen输入电压值小于0伏的第一控制信号S。在其他时间段内向感测电压端Sen输入第一控制信号S的电压值可以为-15伏或-10伏等。

参见图2-1，充电阶段t1和放电阶段t2是连续的两个时间段且充电阶段t1位于放电阶段t2之前。另外，充电阶段t1的时长可以大于放电阶段t2的时长。

在本步骤中：通过向栅极扫描输入端G1输入栅线扫描信号GS1，使第一晶体管T1导通，从而控制像素存储电容Cst与数据输入端Data连通以及控制第二晶体管T2的栅极与数据输入端Data连通；从驱动电路的数据输入端Data输入的数据信号Data经过第一晶体管T1传输到第二晶体管T2的栅极和像素存储电容Cst，以控制第二晶体管T2关断，进而断开驱动电路的电源端Vdd与OLED阳极端ITO之间的连接。

步骤202：通过向驱动电路的感测扫描输入端G2输入第二电平的第二控制信号GS2，控制驱动电路的像素存储电容Cst充电，并测量驱动电路的OLED阳极端ITO的第一电压V1。

可以向阵列基板的与感测扫描输入端G2相连的栅线输入第二电平的第二控制信号GS2，以实现向感测扫描输入端G2输入第二电平的第二控制信号GS2。

参见图2-2，第二电平大于第一电平，例如第二电平可以为25伏或20伏等。在充电阶段t1内，向感测扫描输入端G2输入第二电平的第二控制信号GS2，使第三晶体管T3导通，从而控制像素存储电容Cst与感测电压端Sen连通；从驱动电路的感测电压端Sen输入的第一电平的第一控制信号S经过第三晶体管T3传输到像素存储电容Cst，使像素存储电容Cst充电，同时通过测量设备测量OLED阳极端ITO的第一电压V1。

步骤203：通过向感测扫描输入端G2输入第三电平的第二控制信号GS2，控制像素存储电容Cst放电，并测量驱动电路的OLED阳极端ITO的第二电压V2。

由于第三电平小于0伏，例如可以为-25伏或-20伏等，使得第三晶体管T3关断，从而断开像素存储电容Cst与感测电压端Sen之间连接，此时像素存储电容Cst和第二寄生电容Cg2串联，第二寄生电容Cg2对像素存储电容Cst有耦合分压作用，使得像素存储电容Cst放电，同时通过测量设备测量OLED阳极端ITO的第一电压V2。

步骤204：根据第一电压V1和第二电压V2，确定驱动电路是否存在异常。

本步骤可以为：计算第一电压V1和第二电压V2之间的电压差；如果该电压差位于预设数值范围内，则确定驱动电路不存在异常，否则，确定驱动电路存在异常。

其中，驱动电路的OLED阳极端ITO上的电压差ΔVp满足如下公式(1)的约束关系：

ΔVp＝(Vgh-Vgl)*Cgs2/(Cgs2+Cst)……(1)

在公式(1)中，Cgs2为第二寄生电容Cg2的电容值，Cst为像素存储电容Cst的电容值，Vgh为第二电平的大小，Vg1是第三电平的大小，该四个量都为固定值。所以从上述公式(1)可以得出：OLED阳极端ITO上的电压差ΔVp随着像素存储电容Cst的电容值不同而不同。因此在本步骤中，预先定义OLED阳极端ITO上的电压差ΔVp所在的正常数值范围，即预设数值范围，如果检测到OLED阳极端ITO上的电压差ΔVp不在预设数值范围，表明像素存储电容Cst的电容值不在预设正常电容值范围内，可能过大或过小，从导致驱动电路异常。

驱动电路存在异常，制作出来的显示屏出存在暗点。为了进一步证明显示屏的暗点是由于像素存储电容Cst中的有源层5导致的，可以将输入到电源端Vdd的电压信号V的电压值逐渐变化为0，暗点将逐渐消失。详细分析如下：

参见图1-2，由于像素存储电容Cst是由两个电容并而成，其中一个是由OLED阳极层1、第一保护层2和第一金属层3组成的第一电容，另一个是由第一金属层3、第二保护层4和有源层5组成的第二电容。而有源层5的导体化程度受第二金属层7上的电压信号V的大小影响；当第二金属层7上的电压信号V越大，有源层5的导体化程度越高，组成的第二电容对像素存储电容Cst的电容值影响就越大；反之，当第二金属层7上的电压信号V越小，有源层5的导体化程度越低，组成的第二电容对像素存储电容Cst的电容值影响就越小。因此，当从电源端Vdd输入到第二金属层7上电压信号V的电压值越小，像素存储电容Cst的电容值就越接近第一电容的电容值，对OLED阳极端ITO上的电压差ΔVp的影响越小，从而显示屏出存在暗点就越少。

在本发明实施例中，通过控制像素存储电容Cst充电时测量OLED阳极端ITO的第一电压V1，以及控制像素存储电容Cst放电时测量OLED阳极端ITO的第二电压V2，然后根据第一电压V1和第二电压V2确定像素存储电容Cst是否异常，如果存在异常，就中止继续生产该驱动电路对应的像素单元等部件，减少生成成本。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。