显示驱动装置的输出电路的制作方法

文档序号:12723990阅读:195来源:国知局
显示驱动装置的输出电路的制作方法

本公开涉及一种显示驱动装置,更具体地,涉及一种能够减少热生成的显示驱动装置的输出电路。



背景技术:

液晶显示装置经常用作平板显示装置。液晶显示装置可以利用与液晶的电气环境相对应的光学快门特性来显示屏幕,并且包括源极驱动器、栅极驱动器和时序控制器以驱动液晶。

具有用于显示屏幕的信息的数据信号从时序控制器被发送到源极驱动器,且源极驱动器将与数据信号对应的输出信号提供给显示面板。

显示面板可以包括液晶显示面板。当仅提供具有相同极性的数据信号时,液晶显示面板可能由于液晶驱动错误而难以形成正常屏幕。

为了克服这些困难,可以采用极性反转技术。

根据极性反转技术,源极驱动器可以向液晶显示面板的同一线路交替地提供正输出信号和负输出信号,从而防止液晶的粘滞。

下文中,将源极驱动器称为显示驱动装置。显示驱动装置被制成一个芯片,并且可以包括用于处理数据信号的数字块和用于将由数模转换器转换的信号提供给显示面板的输出电路。

在相关现有技术中,通过安装在用于向显示面板输出输出信号的输出端子和输出缓冲器之间的输出开关来进行源极驱动器中的极性反转。然而,当输出开关进行切换以进行极性反转时,输出信号的波形被输出开关的接通电阻器延迟。此外,输出开关的接通电阻器产生热。特别地,在具有大负载的显示面板的情况下,由于电流消耗的增加,输出开关的热生成进一步增加。

上述热生成可能对源极驱动器的操作有影响,并且当驱动显示面板时引起问题。为了解决这样的问题,可以提出减小输出开关的电阻的方法。然而,在这种情况下,必须增加电阻器的尺寸以减小电阻。

此外,当输出缓冲器包括多个输出单元以解决上述问题时,可能在形成于一个基板上的多个晶体管之间形成寄生二极管。在这种情况下,输出缓冲器可能无法正常操作。



技术实现要素:

多个实施方式涉及显示驱动装置的输出电路,其能够使得提供给显示面板的输出信号的波形延迟最小化。

此外,多个实施方式涉及显示驱动装置的输出电路,其能够在使输出信号的波形延迟最小化的同时减少输出信号生成的热。

此外,多个实施方式涉及显示驱动装置的输出电路,其能够避免在安装在输出缓冲器的输出单元中的晶体管之间形成寄生二极管,从而使得输出缓冲器的操作平稳。

在实施方式中,显示驱动装置的输出电路可以包括:第一缓冲器,所述第一缓冲器被配置成通过与极性反转对应的第一内部开关操作将内部电压域的第一输入信号作为第一输出信号和第二输出信号中的任一者提供给显示面板,并且包括被配置成提供所述第一输出信号的第一输出单元和被配置成提供所述第二输出信号的第三输出单元,其中所述第一输出单元和所述第三输出单元在与所述显示面板对应的输出电压域中包括的正输出信号的范围内被驱动;第二缓冲器,所述第二缓冲器被配置成通过与极性反转对应的第二内部开关操作将内部电压域的第二输入信号作为所述第一输出信号和所述第二输出信号中的另一者提供给所述显示面板,并且包括被配置成提供所述第一输出信号的第二输出单元和被配置成提供所述第二输出信号的第四输出单元,其中所述第二输出单元和所述第四输出单元在与所述显示面板对应的所述输出电压域中包括的负输出信号的范围内被驱动;第一本体控制单元,所述第一本体控制单元被配置成控制所述第一输出单元的下拉驱动元件或所述第二输出单元的上拉驱动元件的体电压;和第二本体控制单元,所述第二本体控制单元被配置成控制所述第三输出单元的下拉驱动元件或所述第四输出单元的上拉驱动元件的体电压。

附图说明

图1是示出根据本发明实施方式的显示驱动装置的输出电路的框图。

图2是图1的实施方式的详细电路图。

图3是示出在图2的控制开关形成与图2不同的信号传输路径时的状态的电路图。

图4是构成图3的第一输出单元和第二输出单元的MOS晶体管的横截面图。

图5是示出根据本发明的另一实施方式的显示驱动装置的输出电路的一部分的框图。

图6是示出根据本发明实施方式的显示驱动装置的输出电路的另一部分的电路图。

图7是示出形成与图5不同的信号传输路径时的状态的电路图。

图8是示出形成与图6不同的信号传输路径时的状态的电路图。

具体实施方式

下文中,将参照附图详细描述本发明的实施方式。本说明书和权利要求中使用的术语不限于典型的字典定义,而是必须解释为与本发明的技术思想一致的含义和概念。

在本说明书中描述的实施方式和在附图中示出的配置是本发明的优选实施方式,而不代表本发明的整个技术理念。因此,在提交本申请的时刻可提供能够替换所述实施方式和配置的各种等同和修改。

图1是示出根据本发明实施方式的显示驱动装置的输出电路的框图。

图1中的显示驱动装置的输出电路具有两个输入信号IN1和IN2以及两个输出信号OUT1和OUT2。

图1中的显示驱动装置的输出电路的输入信号IN1和IN2是具有与数据的灰度值对应的电平的模拟信号,并且可以从模数转换器提供。因此,施加到模数转换器的输出端子的电压域被施加到输入信号IN1和IN2。电压域被称为内部电压域。

显示驱动装置的输出电路使用与内部电压域不同的域中的电压,从而进行与输入信号IN1和IN2对应的缓冲、切换和输出操作。

更具体地,显示驱动装置的两个输出信号OUT1和OUT2被直接提供给显示面板。因此,这两个输出信号OUT1和OUT2使用显示面板所需的输出电压域。可以将比内部电压域更宽的输出电压域施加用于显示驱动装置的输出电路中的缓冲、切换和输出操作。因此,这两个输出信号OUT1和OUT2可以被限定为属于输出电压域的电平。

如图1所示,根据本实施方式的显示驱动装置的输出电路包括被配置成响应于一个输入信号而输出这两个输出信号OUT1和OUT2中的任一者的缓冲器100和200。

在显示面板上显示的图像由连续帧实现。当连续且相继地显示第一帧和第二帧并且以帧为基础进行极性反转时,与输入信号IN1和IN2对应的第一帧和第二帧的输出信号OUT1和OUT2通过极性反转而改变。在第一帧,输出信号OUT1可以与输入信号IN1对应,且输出信号OUT2可以与输入信号IN2对应。在这种情况下,在第二帧,输出信号OUT2可以与输入信号IN1对应,而输出信号OUT1可以与输入信号IN2对应。

用于上述操作的缓冲器100和200的配置将描述如下。

缓冲器100包括偏压单元110、控制开关CS1和CS3以及输出单元130和140,且缓冲器200包括偏压单元210、控制开关CS2和CS4以及输出单元230和240。

缓冲器100响应于从数模转换器(未示出)输出的模拟输入信号IN1而选择性地将输出信号OUT1或OUT2提供给显示面板(未示出)。缓冲器200响应于从另一数模转换器(未示出)输出的模拟输入信号IN2而选择性地将输出信号OUT1或OUT2提供给显示面板(未示出)。

当输出信号OUT1由缓冲器100提供时,输出信号OUT2由缓冲器200提供。另一方面,当输出信号OUT1由缓冲器200提供时,输出信号OUT2由缓冲器100提供。输出信号OUT1和OUT2可以表示通过显示驱动装置(源极驱动器)的两个输出端子输出的信号,并且缓冲器100和200可以分别被配置成选择性地将输出信号提供给两个输出端子,在它们之间不会重叠。

基于稍后描述的第三电压Vmid,输出信号OUT1和输出信号OUT2可以被分成正信号和负信号。更具体地,当输出信号OUT1和输出信号OUT2高于第三电压Vmid时,输出信号可以被定义为正信号,而当输出信号OUT1和输出信号OUT2低于第三电压Vmid时,输出信号可以被定义为负信号。输出信号OUT1和输出信号OUT2具有彼此不同的极性。

偏压单元110接收输入信号IN1并输出驱动信号SIG1,偏压单元210接收输入信号IN2并输出驱动信号SIG2。偏压单元110和210将输入信号变为预设电压范围(即,输出电压域)内的信号。

当缓冲器100输出输出信号OUT1时,偏压单元110使用反馈的输出信号OUT1输出与输入信号IN1对应的驱动信号SIG1,而当缓冲器100输出输出信号OUT2时,偏压单元110使用反馈的输出信号OUT2输出与输入信号IN1对应的驱动信号SIG1。

当缓冲器200输出输出信号OUT1时,偏压单元210使用反馈的输出信号OUT1输出与输入信号IN2对应的驱动信号SIG2,而当缓冲器200输出输出信号OUT2时,偏压单元210使用反馈的输出信号OUT2输出与输入信号IN2对应的驱动信号SIG2。

驱动信号SIG1通过控制开关CS1或CS3被提供给输出单元130或140,而驱动信号SIG2通过控制开关CS2或CS4被提供给输出单元230或240。

输出单元130响应于驱动信号SIG1提供输出信号OUT1,而输出单元140响应于驱动信号SIG1提供输出信号OUT2。输出单元230响应于驱动信号SIG2提供输出信号OUT1,而输出单元240响应于驱动信号SIG2提供输出信号OUT2。

控制开关CS1至CS4形成从缓冲器100和200中的偏压单元110和210提供的驱动信号SIG1和SIG2的信号传输路径。

更具体地,信号传输路径可以包括由控制开关CS1至CS4形成的直接路径或交叉路径。直接路径是供偏压单元110的驱动信号SIG1经由控制开关CS1被发送到输出单元130并且供偏压单元210的驱动信号SIG2经由控制开关CS4被发送到输出单元240的路径。交叉路径是供偏压单元110的驱动信号SIG1经由控制开关CS3被发送到输出单元140并且供偏压单元210的驱动信号SIG2经由控制开关CS2被发送到输出单元230的路径。

也就是说,控制开关CS1至CS4选择性地形成直接路径或交叉路径,直接路径由接通的控制开关CS1和CS4形成,而交叉路径由接通的控制开关CS2和CS3形成。

图1例示了控制开关CS1至CS4形成直接路径的情况。更具体地,偏压单元110选择反馈的输出信号OUT1以输出驱动信号SIG1,偏压单元210选择反馈的输出信号OUT2以输出驱动信号SIG2,偏压单元110和输出单元130通过接通的控制开关CS1而彼此连接,而偏压单元210和输出单元240通过接通的控制开关CS4而彼此连接。

响应于从外部提供的极性反转信号(未示出),控制开关CS1至CS4可以形成直接路径或交叉路径。通过控制开关CS1至CS4的开关操作,显示面板接收其极性在正极和负极之间重复反转的输出信号OUT1和OUT2。

缓冲器100还可以包括被配置成将输出信号OUT1和OUT2中的任一者反馈给偏压单元110的第一反馈开关FS1,而缓冲器200还可以包括被配置成将输出信号OUT1和OUT2中的任一者反馈给偏压单元210的第二反馈开关FS2。

由第一反馈开关FS1或第二反馈开关FS2反馈的缓冲器100的输出用于偏压单元110的差分放大,并且偏压单元110将缓冲器100的反馈输出用作参考电压,并且执行将参考电压与输入信号IN1进行比较并将它们之间的差放大的差分放大操作。

由第一反馈开关FS1或第二反馈开关FS2反馈的缓冲器200的输出用于偏压单元210的差分放大,并且偏压单元210将缓冲器200的反馈输出用作参考电压,并且执行将参考电压与输入信号IN2进行比较并将它们之间的差放大的差分放大操作。

图2是图1的实施方式的详细电路图,例示了通过直接路径发送信号的情况。

图2示出了偏压单元110和210以及输出单元130、230、140和240的电压端子及其周围的电压环境。在图2中,电压Vtop是电压Vtop、Vmid和Vbot当中的最高电压,且被称为第一电压;电压Vbot是电压Vtop、Vmid和Vbot当中的最低电压,且被称为第二电压;而Vmid是具有在第一电压Vtop和第二电压Vbot之间的电平的电压,且被称为第三电压。第三电压Vmid可以被设定为第一电压Vtop和第二电压Vbot的平均值。例如,当第一电压Vtop为10V并且第二电压Vbot为0V时,第三电压Vmid可以被设定为5V。此外,当第一电压Vtop为5V,并且第二电压Vbot为-5V时,第三电压Vmid可以被设定为0V。

缓冲器100和200可以在比内部电压域更宽的输出电压域(即,提供给显示面板的PVDD到NVDD或PVDD到GND的全电压范围)中操作。在本实施方式中,输出电压域可以由最高第一电压Vtop、最低第二电压Vbot、具有在第一电压Vtop和第二电压Vbot之间的电平的第三电压Vmid限定。

因此,第一输出信号OUT1和第二输出信号OUT2可以具有在第一电压Vtop和第三电压Vmid之间的正输出信号的范围或者在第二电压Vbot和第三电压电压Vmid之间的负输出信号的范围中的电平。

更具体地,缓冲器100可以包括第一电压(Vtop)端子和第三电压(Vmid)端子,并且在第一电压Vtop到第三电压Vmid的范围内被驱动。缓冲器200可以包括第三电压(Vmid)端子和第二电压(Vbot)端子,并且在第三电压Vmid到第二电压Vbot的范围内被驱动。

此时,偏压单元110输出在第一电压Vtop到第三电压Vmid的范围内的驱动信号SIG1,并且偏压单元210输出在第三电压Vmid到第二电压Vbot的范围内的驱动信号SIG2。偏压单元110和偏压单元210可以共享第三电压(Vmid)端子。

输出单元130和输出单元140分别包括第一电压(Vtop)端子和第三电压(Vmid)端子,并且输出在第一电压Vtop到第三电压Vmid的范围内的输出信号OUT1或OUT2。输出单元230和输出单元240分别包括第三电压(Vmid)端子和第二电压(Vbot)端子,并且输出在第三电压Vmid到第二电压Vbot的范围内的输出信号OUT1或OUT2。

输出单元130和230被配置成共享第三电压(Vmid)端子,且输出单元140和240被配置成共享第三电压(Vmid)端子。

由偏压单元110提供的驱动信号SIG1包括其间具有互补关系的两个驱动信号SIG1_P和SIG1_N。驱动信号SIG1_P从偏压单元110被提供给输出单元130和140的PMOS晶体管M1和M5,并且具有第一电压Vtop到第三电压Vmid的范围。驱动信号SIG1_N从偏压单元110被提供给输出单元130和140的NMOS晶体管M2和M6,并且具有第一电压Vtop到第三电压Vmid的范围。可以根据控制开关CS1和CS3的开关状态,响应于从外部提供的源输出使能(SOE)信号(未示出),将驱动信号SIG1_P和SIG1_N提供给输出单元130和140中的任一者。

由偏压单元210提供的驱动信号SIG2包括其间具有互补关系的两个驱动信号SIG2_P和SIG2_N。驱动信号SIG2_P从偏压单元210被提供给输出单元230和240的PMOS晶体管M3和M7,并且具有第三电压Vmid到第二电压Vbot的范围。驱动信号SIG2_N从偏压单元210被提供给输出单元230和240的NMOS晶体管M4和M8,并且具有第三电压Vmid到第二电压Vbot的范围。可以根据控制开关CS2和CS4的开关状态,响应于从外部提供的SOE信号(未示出),将驱动信号SIG2_P和SIG2_N提供给输出单元230和240中的任一者。

控制开关CS1包括被配置成发送两个驱动信号SIG1_P和SIG1_N的一对控制开关CS11和CS12,控制开关CS11被切换以将驱动信号SIG1_P发送到输出单元130的PMOS晶体管M1的栅极,而控制开关CS12被切换以将驱动信号SIG1_N发送到输出单元130的NMOS晶体管M2。可以以相同的方式确定该对控制开关CS11和CS12的接通/断开。

控制开关CS3包括被配置成发送两个驱动信号SIG1_P和SIG1_N的一对控制开关CS31和CS32,控制开关CS31被切换以将驱动信号SIG1_P发送到输出单元140的PMOS晶体管M5的栅极,而控制开关CS32被切换以将驱动信号SIG1_N发送到输出单元140的NMOS晶体管M6。可以以相同的方式确定该对控制开关CS31和CS32的接通/断开。

控制开关CS2包括被配置成发送两个驱动信号SIG2_P和SIG2_N的一对控制开关CS21和CS22,控制开关CS21被切换以将驱动信号SIG2_P发送到输出单元230的PMOS晶体管M3的栅极,而控制开关CS22被切换以将驱动信号SIG2_N发送到输出单元230的NMOS晶体管M4。可以以相同的方式确定该对控制开关CS21和CS22的接通/断开。

控制开关CS4包括被配置成发送两个驱动信号SIG2_P和SIG2_N的一对控制开关CS41和CS42,控制开关CS41被切换以将驱动信号SIG2_P发送到输出单元240的PMOS晶体管M7的栅极,而控制开关CS42被切换以将驱动信号SIG2_N发送到输出单元240的NMOS晶体管M8。可以以相同的方式确定该对控制开关CS41和CS42的接通/断开。

控制开关CS1的接通/断开可以表示控制开关CS11和CS12的接通/断开,控制开关CS2的接通/断开可以表示控制开关CS21和CS22的接通/断开,控制开关CS3的接通/断开可以表示控制开关CS31和CS32的接通/断开,并且控制开关CS4的接通/断开可以表示控制开关CS41和CS42的接通/断开。

控制开关CS1和CS4接通以形成直接路径。更具体地,控制开关CS1接通以将从偏压单元110提供的驱动信号SIG1_P和SIG1_N发送到输出单元130,并且控制开关CS4接通以将从偏压单元210提供的驱动信号SIG2_P和SIG2_N发送到输出单元240。

控制开关CS2和CS3接通以形成交叉路径。控制开关CS3将从偏压单元110提供的驱动信号SIG1_P和SIG1_N发送到输出单元230,并且控制开关CS2将从偏压单元210提供的驱动信号SIG2_P和SIG2_N发送到输出单元140。

图2是例示形成直接路径的电路图,且图3是例示形成交叉路径的电路图。当以帧为基础进行极性反转时,图2所示的直接路径可以响应于第一帧而形成,且图3所示的交叉路径可以响应于第二帧而形成。当控制开关CS1和CS4以及控制开关CS2和CS3根据极性反转信号而交替地接通/断开时,图2所示的直接路径和图3所示的交叉路径交替形成。

参考图2和图3,输出单元130和输出单元230形成在一个基板上,并且共享第三电压(Vmid)端子和用于输出输出信号OUT1的输出端子。输出单元140和输出单元240也形成在一个基板上,并且共享第三电压(Vmid)端子和用于输出输出信号OUT2的输出端子。

输出单元130、140、230和240中的每一个在其栅极被施加驱动信号SIG1_P和SIG1_N或驱动信号SIG2_P和SIG2_N时,将输出信号OUT1或OUT2输出到显示面板(未示出)。在本实施方式中,第一电压Vtop可以用作输出单元130和140的上拉电压,且第三电压Vmid可以用作输出单元130和140的下拉电压。此外,第三电压Vmid可以用作输出单元230和240的上拉电压,且第二电压Vbot可以用作输出单元230和240的下拉电压。

输出单元130可以与输出单元230共享第三电压(Vmid)端子,并且输出单元140可以与输出单元240共享第三电压(Vmid)端子。

输出单元130、140、230和240中的每一个包括一个或多个PMOS晶体管和一个或多个NMOS晶体管,从而输出在预定电压范围内的输出信号OUT1或OUT2。

输出单元130包括通过共用漏极结构耦合的PMOS晶体管M1和NMOS晶体管M2。PMOS晶体管M1的源极与第一电压(Vtop)端子连接,并且通过其栅极接收驱动信号SIG1_P。第一电压Vtop被施加到PMOS晶体管M1的本体。NMOS晶体管M2的源极与第三电压(Vmid)端子连接,并且通过其栅极接收驱动信号SIG1_N。当如图2所示形成直接路径时,第三电压Vmid被施加到NMOS晶体管M2的本体,并且当如图3所示形成交叉路径时,第二电压Vbot被施加到NMOS晶体管M2的本体。

当控制开关CS1至CS4形成直接路径时,从偏压单元110提供的驱动信号SIG1_P和SIG1_N被提供给输出单元130以驱动PMOS晶体管M1和NMOS晶体管M2。根据驱动信号SIG1_P和SIG1_N的幅度,确定从偏压单元110输出的输出信号OUT1的电平。

输出单元230包括通过共用漏极结构耦合的PMOS晶体管M3和NMOS晶体管M4。PMOS晶体管M3的源极与第三电压(Vmid)端子连接,并且通过其栅极接收驱动信号SIG2_P。当如图2所示形成直接路径时,第一电压Vtop被施加到PMOS晶体管M3的本体,而当如图3所示形成交叉路径时,第三电压Vmid被施加到PMOS晶体管M3的本体。NMOS晶体管M4的源极与第二电压(Vbot)端子连接,并且通过其栅极接收驱动信号SIG2_N。第二电压Vbot被施加到NMOS晶体管M4的本体。

当控制开关CS1至CS4形成交叉路径时,从偏压单元210提供的驱动信号SIG2_P和SIG2_N被提供给输出单元230以驱动PMOS晶体管M3和NMOS晶体管M4。根据驱动信号SIG2_P和SIG2_N的幅度,确定从偏压单元210输出的输出信号OUT1的电平。

输出单元140包括通过共用漏极结构耦合的PMOS晶体管M5和NMOS晶体管M6。PMOS晶体管M5的源极与第一电压(Vtop)端子连接,并且通过其栅极接收驱动信号SIG1_P。第一电压Vtop被施加到PMOS晶体管M5的体。NMOS晶体管M6的源极与第三电压(Vmid)端子连接,并且通过其栅极接收驱动信号SIG1_N。当如图2所示形成直接路径时,第二电压Vbot被施加到NMOS晶体管M6的本体,而当如图3所示形成交叉路径时,第三电压Vmid被施加到NMOS晶体管M6的本体。

当控制开关CS1至CS4形成交叉路径时,从偏压单元110提供的驱动信号SIG1_P和SIG1_N被提供给输出单元140,以驱动PMOS晶体管M5和NMOS晶体管M6。根据驱动信号SIG1_P和SIG1_N的幅度,确定从偏压单元110输出的输出信号OUT2的电平。

输出单元240包括通过共用漏极结构耦合的PMOS晶体管M7和NMOS晶体管M8。PMOS晶体管M7的源极与第三电压(Vmid)端子连接,并且通过其栅极接收驱动信号SIG2_P。当如图2所示形成直接路径时,第三电压Vmid被施加到PMOS晶体管M7的本体,而当如图3所示形成交叉路径时,第一电压Vtop被施加到PMOS晶体管M7的本体。NMOS晶体管M8的源极与第二电压(Vbot)端子连接,并且通过其栅极接收驱动信号SIG2_N。第二电压Vbot被施加到NMOS晶体管M8的本体。

当控制开关CS1至CS4形成直接路径时,从偏压单元210提供的驱动信号SIG2_P和SIG2_N被提供给输出单元240,以驱动PMOS晶体管M7和NMOS晶体管M8。根据驱动信号SIG2_P和SIG2_N的幅度,确定从偏压单元210输出的输出信号OUT2的电平。

当形成直接路径或交叉路径时,在输出单元130、140、230和240中包括的MOS晶体管的体电压可以部分地改变。这将参考图4进行描述。

图4是其中形成有构成输出单元130、230的MOS晶体管M1至M4的基板P-SUB的横截面图。

参考图4,在P型基板P-SUB中形成有四个MOS晶体管M1至M4,PMOS晶体管M1和M3形成在N阱HNW中,且NMOS晶体管M2形成在P阱HPW中。用于形成NMOS晶体管M2的P阱HPW通过深N阱HDNW与P型基板P-SUB电隔离。NMOS晶体管M4形成在P型基板P-SUB上。

在NMOS晶体管中,施加到P型本体的反向偏置电压需要等于或低于施加到N型源极端子和漏极端子的电压,从而防止在本体与源极端子、漏极端子之间形成寄生二极管以及由寄生二极管造成的漏电流。然而,在PMOS晶体管中,施加到N型本体的反向偏置电压需要等于或高于施加到P型源极端子和漏极端子的电压。

因此,沿着由控制开关CS1至CS4形成的路径,需要改变构成输出单元130、140、230和240的MOS晶体管的体电压。

当响应于控制开关CS1至CS4的直接路径将驱动信号SIG1_P和SIG1_N提供给输出单元130时,驱动PMOS晶体管M1和NMOS晶体管M2,并且具有第一电压Vtop到第三电压Vmid的电压范围的电压被施加到输出单元130的输出端子。

此时,并不会响应于控制开关CS1至CS4的直接路径而驱动在输出单元230中包括的PMOS晶体管M3和NMOS晶体管M4。然而,由于输出单元130和230共享输出端子,所以通过输出单元130输出的输出信号OUT1的电压也被施加到输出单元230的PMOS晶体管M3。因此,由于在未被驱动的PMOS晶体管M3的漏极端子和本体M3B之间的电压差,可形成寄生二极管。因此,为了防止寄生二极管的形成,需要响应于控制开关CS1至CS4的直接路径而将最高的第一电压Vtop施加到PMOS晶体管M3的本体M3B。

在响应于控制开关CS1至CS4的直接路径而被驱动的PMOS晶体管M1和NMOS晶体管M2中,可以将电压诸如NMOS晶体管M2的源极端子的第三电压Vmid施加到NMOS晶体管M2的本体M2B,使得平稳地输出驱动信号。

当响应于控制开关CS1至CS4的交叉路径将驱动信号SIG2_P和SIG2_N提供给输出单元230时,驱动PMOS晶体管M3或NMOS晶体管M4,并且具有第三电压Vmid到第二电压Vbot的电压范围的电压被施加到输出单元230的输出端子。

此时,并不会响应于控制开关CS1至CS4的交叉路径而驱动输出单元130中包括的PMOS晶体管M1和NMOS晶体管M2。然而,由于输出单元130和230共享输出端子,所以通过输出单元230输出的输出信号OUT1的电压也被施加到输出单元130的NMOS晶体管M2。因此,由于在未被驱动的NMOS晶体管M2的漏极端子和本体M2B之间的电压差,可形成寄生二极管。因此,为了防止寄生二极管的形成,需要响应于控制开关CS1至CS4的交叉路径而将最低的第二电压Vbot施加到NMOS晶体管M2的本体M2B。

在响应于控制开关CS1至CS4的交叉路径被驱动的PMOS晶体管M3和NMOS晶体管M4中,可以将电压诸如PMOS晶体管M3的源极端子的第三电压Vmid施加到PMOS晶体管M3的本体M3B,使得平稳地输出驱动信号。

由于同样原因,也可以响应于控制开关CS1至CS4的直接路径或交叉路径而将MOS晶体管的体电压的变化施加到输出单元140和240。

图5是示出根据本发明另一实施方式的显示驱动装置的输出电路的一部分的电路图。图6是示出根据本发明实施方式的显示驱动装置的输出电路的另一部分的电路图。图7是示出形成与图5不同的信号传输路径时的状态的电路图。图8是示出形成与图6不同的信号传输路径时的状态的电路图。

在图5至图8中,省略了偏压单元110和210以及控制开关CS1至CS4的图示,并且与图2和图3相比增加了本体控制单元410和420。本体控制单元410和420被配置成改变未响应于控制开关CS1到CS4的直接路径或交叉路径未被驱动的输出单元130、230、140和240的MOS晶体管的体电压。因此,在这里,在图5至图8的部件当中省略了对与图2和图3中那些相同的部件的功能的描述。

本体控制单元410可以包括用于控制在输出单元130和230中包括的MOS晶体管当中的晶体管M2和M3的体电压的部件。

更具体地,本体控制单元410可以包括用于控制输出单元130的NMOS晶体管M2的体电压的本体控制开关BS1和用于控制输出单元230的PMOS晶体管M3的体电压的本体控制开关BS2。

本体控制单元410控制MOS晶体管M2和M3的体电压,从而防止由于寄生二极管的形成而造成的漏电流。

本体控制单元420可以包括用于控制输出单元140的NMOS晶体管M6的体电压的本体控制开关BS3和用于控制输出单元240的PMOS晶体管M7的体电压的本体控制开关BS4。

本体控制单元420控制MOS晶体管M5和M6的体电压,从而防止由寄生二极管的形成造成的漏电流。

参考图5,当控制开关CS1至CS4形成直接路径时,本体控制单元410操作如下。当驱动信号SIG1_P和SIG1_N从偏压单元110被提供给输出单元130的PMOS晶体管M1和NMOS晶体管M2时,PMOS晶体管M1和NMOS晶体管M2被驱动。此时,施加到未被驱动的输出单元230的PMOS晶体管M3的漏极的电压可在PMOS晶体管M3的漏极和本体之间形成寄生二极管。

为了防止寄生二极管的形成,本体控制开关BS2响应于外部体电压控制信号将施加到PMOS晶体管M3的本体的电压从第三电压Vmid切换成第一电压Vtop。此外,为了NMOS晶体管M2的平稳的开关操作,本体控制开关BS1将施加到NMOS晶体管M2的本体的电压从第二电压Vbot切换成第三电压Vmid。

也就是说,本体控制单元410可以将输出单元130的NMOS晶体管M2或输出单元230的PMOS晶体管M3的体电压改变成第一至第三电压Vtop、Vmid和Vbot中的任一个,并且本体控制单元420可以将输出单元140的NMOS晶体管M6或输出单元240的PMOS晶体管M7的体电压改变成第一至第三电压Vtop、Vmid和Vbot中的任一个。

参考图6,当控制开关CS1至CS4形成直接路径时,本体控制单元420操作如下。当驱动信号SIG2_P和SIG2_N从偏压单元210被提供给输出单元240的PMOS晶体管M7和NMOS晶体管M8时,PMOS晶体管M7和NMOS晶体管M8被驱动。此时,施加到未被驱动的输出单元140的NMOS晶体管M6的漏极的电压可在NMOS晶体管M6的漏极和本体之间形成寄生二极管。

为了防止寄生二极管的形成,本体控制开关BS3响应于外部体电压控制信号将施加到NMOS晶体管M6的本体的电压从第三电压Vmid切换成第二电压Vbot。此外,为了PMOS晶体管M7的平稳的开关操作,本体控制开关BS4将施加到PMOS晶体管M7的本体的电压从第一电压Vtop切换成第三电压Vmid。

图7示出当控制开关CS1至CS4形成交叉路径时本体控制单元410的操作。当驱动信号SIG2_P和SIG2_N从偏压单元210被提供给输出单元230的PMOS晶体管M3和NMOS晶体管M4时,PMOS晶体管M3和NMOS晶体管M4被驱动。此时,施加到未被驱动的输出单元130的NMOS晶体管M2的漏极的电压可以在NMOS晶体管M2的漏极和本体之间形成寄生二极管。

为了防止寄生二极管的形成,本体控制开关BS1响应于外部体电压控制信号将施加到NMOS晶体管M2的体的电压从第三电压Vmid切换成第二电压Vbot。此外,为了PMOS晶体管M3的平稳开关操作,本体控制开关BS2将施加到PMOS晶体管M3的本体的电压从第一电压Vtop切换成第三电压Vmid。

图8示出当控制开关CS1至CS4形成交叉路径时本体控制单元420的操作。当驱动信号SIG1_P和SIG1_N从偏压单元110被提供给输出单元140的PMOS晶体管M5和NMOS晶体管M6时,PMOS晶体管M5和NMOS晶体管M6被驱动。此时,施加到未被驱动的输出单元240的PMOS晶体管M7的漏极的电压可在PMOS晶体管M7的漏极和本体之间形成寄生二极管。

为了防止寄生二极管的形成,本体控制开关BS4响应于外部体电压控制信号将施加到PMOS晶体管M7的本体的电压从第三电压Vmid切换成第一电压Vtop。此外,为了NMOS晶体管M6的平稳开关操作,本体控制开关BS3将施加到NMOS晶体管M6的本体的电压从第二电压Vbot切换成第三电压Vmid。

为了控制MOS晶体管M2、M3、M6和M7的体电压而将体电压控制信号提供给本体控制开关BS1至BS4的时间点可以包括在显示驱动装置的源输出使能(SOE)周期或者垂直消隐周期中。

如上所述,根据本实施方式的显示驱动装置的输出电路能够给在输出缓冲器中进行用于极性反转的切换,从而防止输出缓冲器和输出端子之间的热生成和波形延迟。

此外,显示驱动装置的输出电路能够防止在安装在输出缓冲器中的输出单元中的晶体管之间形成寄生二极管,从而使输出缓冲器的操作平稳化。

尽管以上已经描述了各种实施方式,但是本领域技术人员应当理解,所描述的实施方式仅仅是示例性的。因此,不应基于所描述的实施方式来限制本文所述的公开。

当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1