栅极驱动电路以及液晶显示装置的制作方法

本发明涉及显示器技术领域,尤其涉及一种栅极驱动电路，还涉及包含如上栅极驱动电路的液晶显示装置。

背景技术：

主动式液晶显示装置中，每个像素具有一个薄膜晶体管(TFT)，其栅极(Gate)连接至水平扫描线，漏极(Drain)连接至垂直方向的数据线，源极(Source)则连接至像素电极。在水平扫描线上施加足够的电压，会使得该条线上的所有TFT打开，此时该水平扫描线上的像素电极会与垂直方向的数据线连接，从而将数据线上的显示信号电压写入像素，控制不同液晶的透光度进而达到控制色彩的效果。目前主动式液晶显示面板水平扫描线的驱动主要由面板外接的IC来完成，外接的IC可以控制各级水平扫描线的逐级充电和放电。而GOA技术，即Gate Driver on Array(阵列基板行驱动)技术，可以运用液晶显示面板的原有制程将水平扫描线的驱动电路制作在显示区周围的基板上，使之能替代外接IC来完成水平扫描线的驱动。GOA技术能减少外接IC的绑定(bonding)工序，有机会提升产能并降低产品成本，而且可以使液晶显示面板更适合制作窄边框或无边框的显示产品。

现有的GOA栅极驱动电路，通常包括级联的多个GOA单元，每一级GOA单元对应驱动一级水平扫描线。GOA单元的主要结构包括上拉电路(Pull-up part)，上拉控制电路(Pull-up control part)，传递电路(Transfer Part)，下拉电路(Key Pull-down Part)和下拉维持电路(Pull-down Holding Part)，以及负责电位抬升的自举(Boast)电容。上拉电路主要负责将时钟信号(Clock)输出为栅极(Gate)信号；上拉控制电路负责控制上拉电路的打开时间，一般连接前面级GOA电路传递过来的传递信号或者Gate信号；下拉电路负责在第一时间将Gate拉低为低电位，即关闭Gate信号；下拉维持电路则负责将Gate输出信号和上拉电路的Gate信号(通常称为Q点)维持(Holding)在关闭状态(即低电平电位)，通常有两个下拉维持模块交替作用；自举电容(C boast)则负责Q点的二次抬升，这样有利于上拉电路的Gate信号输出。

现有的GOA栅极驱动电路中，当Q点电压上升为高电平时，下拉维持电路切断Q点与低电位点的连接通路。由于下拉维持电路的切断动作由Q点电压控制，下拉维持电路的切断滞后于Q点电压上升，Q点电压上升的过程中不能及时切断Q点与低电位点的连接通路，导致Q点电压出现漏电，Q点电压的上升时间过大，这就会导致GOA单元部分性能劣化，严重时甚至会导致GOA单元的输出逐级衰减、直到GOA栅极驱动电路完全失效。

技术实现要素：

有鉴于此，本发明提供了一种栅极驱动电路，将下拉维持电路的切断动作提早于Q点电压上升的过程，减少Q点在电压自举过程中的电荷泄漏，缩短Q点电压的上升时间，提高GOA栅极驱动电路的驱动能力和驱动稳定性。

为了实现上述目的，本发明采用了如下的技术方案：

一种栅极驱动电路，包括级联设置的多个GOA驱动单元，其中，第N级GOA驱动单元包括上拉控制电路、上拉电路、下拉电路、基准低电平信号、自举电容以及第一下拉维持电路和第二下拉维持电路；所述GOA驱动单元还包括一桥接晶体管，所述桥接晶体管的栅极连接至所述上拉控制电路的输入端，接收前两级传递信号，所述桥接晶体管的源极和漏极分别连接所述第一下拉维持电路和第二下拉维持电路；所述上拉控制电路的输入端接收高电平信号时，所述桥接晶体管将所述第一下拉维持电路和第二下拉维持电路的输入端相互连通并置为低电平，以控制切断由所述上拉控制电路的输出端产生的栅极控制信号与基准低电平信号之间的连通线路；其中，N为正整数。

具体地，所述上拉控制电路根据前两级传递信号控制产生栅极控制信号；所述上拉电路由所述栅极控制信号控制，将接收到的扫描时钟信号转换为扫描驱动信号输出；所述下拉电路根据后两级传递信号控制将所述栅极控制信号和所述扫描驱动信号拉低至所述基准低电平信号；所述自举电容连接在所述上拉控制电路的输出端和所述上拉电路的输出端之间；所述第一下拉维持电路和第二下拉维持电路在所述扫描驱动信号处于非驱动时间时，交替地将所述栅极控制信号和所述扫描驱动信号连通至所述基准低电平信号。

优选地，所述第一下拉维持电路和第二下拉维持电路具有相同的电路结构，所述第一下拉维持电路和第二下拉维持电路分别包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管；所述第一晶体管的栅极和源极连接并接收下拉时钟信号，漏极与所述第二晶体管的源极连接；所述第二晶体管的栅极连接至所述栅极控制信号，漏极连接至所述基准低电平信号；所述第三晶体管的源极与所述第一晶体管的源极连接，栅极与所述第一晶体管的漏极连接，漏极与所述第四晶体管的源极连接；所述第四晶体管的栅极连接至所述栅极控制信号，漏极连接至所述基准低电平信号；所述第五晶体管的源极连接至所述栅极控制信号，栅极与所述第三晶体管的漏极连接，漏极连接至所述基准低电平信号；所述第六晶体管的源极连接至所述扫描驱动信号，栅极与所述第三晶体管的漏极连接，漏极连接至所述基准低电平信号；其中，所述桥接晶体管的源极和漏极分别连接所述第一下拉维持电路和第二下拉维持电路的第三晶体管的漏极；其中，所述第一下拉维持电路接收的第一下拉时钟信号与所述第二下拉维持电路接收的第二下拉时钟信号的高低电平逻辑相反。

优选地，所述第一下拉维持电路和第二下拉维持电路具有相同的电路结构，所述第一下拉维持电路和第二下拉维持电路分别包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管；所述第一晶体管的栅极和源极连接并接收下拉时钟信号，漏极与所述第二晶体管的源极连接；所述第二晶体管的栅极连接至所述栅极控制信号，漏极连接至所述基准低电平信号；所述第三晶体管的源极与所述第一晶体管的源极连接，栅极与所述第一晶体管的漏极连接，漏极与所述第四晶体管的源极连接；所述第四晶体管的栅极连接至所述栅极控制信号，漏极连接至所述基准低电平信号；所述第五晶体管的源极连接至所述栅极控制信号，栅极与所述第三晶体管的漏极连接，漏极连接至所述基准低电平信号；所述第六晶体管的源极连接至所述扫描驱动信号，栅极与所述第三晶体管的漏极连接，漏极连接至所述基准低电平信号；其中，所述桥接晶体管的源极和漏极分别连接所述第一下拉维持电路和第二下拉维持电路的第一晶体管的漏极；其中，所述第一下拉维持电路接收的第一下拉时钟信号与所述第二下拉维持电路接收的第二下拉时钟信号的高低电平逻辑相反。

优选地，所述上拉控制电路包括上拉控制晶体管，所述上拉控制晶体管的栅极和源极相互连接并接收前两级传递信号，漏极输出所述栅极控制信号。

优选地，所述上拉电路包括上拉晶体管，所述上拉晶体管的栅极连接至所述栅极控制信号，源极连接至所述扫描时钟信号，漏极输出所述扫描驱动信号。

优选地，所述下拉电路包括第一下拉晶体管和第二下拉晶体管，所述第一下拉晶体管的源极连接至所述扫描驱动信号，栅极连接至后两级传递信号，漏极连接至所述基准低电平信号；所述第二下拉晶体管的源极连接至所述栅极控制信号，栅极连接至后两级传递信号，漏极连接至所述基准低电平信号。

优选地，所述GOA驱动单元还包括传递电路，所述传递电路由所述栅极控制信号控制，将接收到的扫描时钟信号转换为本级传递信号输出。

优选地，所述传递电路包括传递晶体管，所述传递晶体管的栅极连接至所述栅极控制信号，源极连接至所述扫描时钟信号，漏极输出所述本级传递信号。

本发明还提供了一种液晶显示装置，其包括如上所述的栅极驱动电路。

本发明实施例中提供的栅极驱动电路，在第一下拉维持电路和第二下拉维持电路之间连接了桥接晶体管，并且桥接晶体管的栅极由上拉控制电路的输入信号控制。当上拉控制电路接收输入信号为高电平使得Q点电压随之上升为高电平时，桥接晶体管也是由上拉控制电路的输入信号控制导通，将第一下拉维持电路和第二下拉维持电路的输入端相互连通并置为低电平，以控制切断Q点与低电位点的连接通路。即，将下拉维持电路的切断动作提早(至少不滞后于Q点电压上升的过程)，减少了Q点在电压自举过程中的电荷泄漏，缩短了Q点电压的上升时间，提高了GOA栅极驱动电路的驱动能力和驱动稳定性。

附图说明

图1是本发明实施例提供的栅极驱动电路的电路图；

图2是本发明实施例中的栅极控制信号和扫描驱动信号的波形图，图中还示出了现有技术对应的波形进行对比；

图3是本发明另一实施例提供的栅极驱动电路的电路图；

图4是本发明实施例提供的液晶显示装置的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式进行详细说明。这些优选实施方式的示例在附图中进行了例示。附图中所示和根据附图描述的本发明的实施方式仅仅是示例性的，并且本发明并不限于这些实施方式。

在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。

本实施例提供了一种栅极驱动电路，包括级联设置的多个GOA驱动单元，按照第N级GOA驱动单元控制对显示区域第N级水平扫描线提供扫描驱动信号G_N。如图1所示，第N级GOA驱动单元包括上拉控制电路10、上拉电路20、下拉电路30、基准低电平信号VSS、自举电容CB以及第一下拉维持电路40和第二下拉维持电路50；所述GOA驱动单元还包括一桥接晶体管T7。

其中，所述上拉控制电路10根据前两级传递信号ST_N-2控制产生栅极控制信号Q_N。所述上拉电路20由所述栅极控制信号Q_N控制，将接收到的扫描时钟信号CK转换为扫描驱动信号G_N输出。所述下拉电路30根据后两级传递信号ST_N+2控制将所述栅极控制信号Q_N和所述扫描驱动信号G_N拉低至所述基准低电平信号VSS。所述自举电容CB连接在所述上拉控制电路10的输出端和所述上拉电路20的输出端之间。所述第一下拉维持电路40和第二下拉维持电路50在所述扫描驱动信号G_N处于非驱动时间时，交替地将所述栅极控制信号Q_N和所述扫描驱动信号G_N连通至所述基准低电平信号VSS；其中，N为正整数。

其中，所述桥接晶体管T7的栅极连接至所述上拉控制电路10的输入端，接收前两级传递信号ST_N-2，所述桥接晶体管T7的源极和漏极分别连接所述第一下拉维持电路40和第二下拉维持电路50。所述上拉控制电路10的输入端接收高电平信号时，所述桥接晶体管T7将所述第一下拉维持电路40和第二下拉维持电路50的输入端相互连通并置为低电平，以控制切断由所述上拉控制电路10的输出端产生的栅极控制信号Q_N与基准低电平信号VSS之间的连通线路。

其中，如图1所示，所述GOA驱动单元1还包括传递电路60，所述传递电路60由所述栅极控制信号Q_N控制，将接收到的扫描时钟信号CK转换为本级传递信号ST_N输出。

如上所提供的栅极驱动电路，在第一下拉维持电路和第二下拉维持电路之间连接了桥接晶体管，并且桥接晶体管的栅极由上拉控制电路的输入信号控制。当上拉控制电路接收输入信号为高电平使得Q点电压随之上升为高电平时，桥接晶体管也是由上拉控制电路的输入信号控制导通，将第一下拉维持电路和第二下拉维持电路的输入端相互连通并置为低电平，以控制切断Q点与低电位点的连接通路。即，将下拉维持电路的切断动作提早(至少不滞后于Q点电压上升的过程)，减少了Q点在电压自举过程中的电荷泄漏，缩短了Q点电压的上升时间，提高了GOA栅极驱动电路的驱动能力和驱动稳定性。

具体地，上拉控制单元10在上一级驱动单元产生的前两级传递信号ST_N-2的作用下，生成栅极控制信号Q_N。栅极控制信号Q_N负责整个GOA驱动单元的正确工作时序。当行扫描进行到第N级时，Q_N为高电平，可用于开启上拉单元20输出扫描驱动信号G_N。当第N级处于非行扫描状态时，需要保证Q_N为可靠的低电平，使上拉单元20不输出(即G_N为低电平)。因此，在GOA驱动单元以及驱动电路的设计中，必须保证Q_N的时序正确。在本实施例中，如图1所示，所述上拉控制电路10包括上拉控制晶体管T11，所述上拉控制晶体管T11的栅极和源极相互连接并接收前两级传递信号ST_N-2，漏极输出所述栅极控制信号Q_N。

具体地，上拉单元20主要负责将扫描时钟信号CK输出为栅极的扫描驱动信号G_N。在本实施例中，如图1所示，所述上拉电路20包括上拉晶体管T21，所述上拉晶体管T21的栅极作为上拉单元20的控制信号输入端连接至所述栅极控制信号Q_N，源极连接至所述扫描时钟信号CK，漏极输出所述扫描驱动信号G_N，连接至对应行的扫描线(图中未示出)。

具体地，下拉单元30用于在第一时间将上拉晶体管T21的漏极电位(即扫描驱动信号G_N)和栅极电位(即栅极控制信号Q_N)拉低为低电位，即关闭扫描驱动信号G_N。本实施例中，如图1所示，所述下拉电路30包括第一下拉晶体管T31和第二下拉晶体管T41。其中，所述第一下拉晶体管T31的源极连接至所述扫描驱动信号G_N，栅极连接至后两级传递信号ST_N+2，漏极连接至所述基准低电平信号VSS；当后两级传递信号ST_N+2为高电平，第一下拉晶体管T31将扫描驱动信号G_N拉低至基准低电平信号VSS，关闭本级的扫描驱动信号G_N。所述第二下拉晶体管T41的源极连接至所述栅极控制信号Q_N，栅极连接至后两级传递信号ST_N+2，漏极连接至所述基准低电平信号VSS；当后两级传递信号ST_N+2为高电平，第二下拉晶体管T41将栅极控制信号Q_N拉低至基准低电平信号VSS，关闭栅极控制信号Q_N。

具体地，如图1所示，所述传递电路60包括传递晶体管T22，所述传递晶体管T22的栅极连接至所述栅极控制信号Q_N，源极连接至所述扫描时钟信号CK，漏极输出所述本级传递信号ST_N。本级传递信号ST_N用于控制后两级的上拉控制单元，通过由传递信号控制上拉控制单元，避免使用扫描驱动信号G_N来控制这一动作，使得扫描驱动信号G_N更加稳定。

进一步地，如图1所示，所述自举电容CB连接在所述上拉控制电路10的输出端和所述上拉电路20的输出端之间，即，自举电容CB的两端分别连接栅极控制信号Q_N和扫描驱动信号G_N，所述自举电容CB的作用是在Q_N为高电平时，存储上拉晶体管T21栅源端的电压，当G_N输出高电平的行扫描信号后，自举电容可以二次抬升上拉晶体管T21的栅极的电位，以保证上拉晶体管T21可靠地开启与输出扫描驱动信号G_N。在完成本级的扫描驱动信号G_N，G_N为低电平，并在其他行进行扫描的时候一直维持这个低电平。

当后两级传递信号ST_N+2回到低电平后，将不能维持Q_N和G_N的低电平，因此，在GOA驱动单元中，采用下拉维持单元将Q_N和G_N维持(Holding)在关闭状态(低电平状态)。本实施例中，下拉维持单元包括第一下拉维持电路40和第二下拉维持电路50，在所述扫描驱动信号G_N处于非驱动时间时，第一下拉维持电路40和第二下拉维持电路50交替地将所述栅极控制信号Q_N和所述扫描驱动信号G_N连通至所述基准低电平信号VSS，将Q_N和G_N维持在关闭状态。

具体地，如图1所示，所述第一下拉维持电路40和第二下拉维持电路50具有相同的电路结构，所述第一下拉维持电路40和第二下拉维持电路50分别包括第一晶体管T51、T61、第二晶体管T52、T62、第三晶体管T53、T63、第四晶体管T54、T64、第五晶体管T42、T43、第六晶体管T32、T33。其中，所述第一晶体管T51、T61的栅极和源极连接并接收下拉时钟信号LC1、LC2，漏极与所述第二晶体管T52、T62的源极连接；所述第二晶体管T52、T62的栅极连接至所述栅极控制信号Q_N，漏极连接至所述基准低电平信号VSS；所述第三晶体管T53、T63的源极与所述第一晶体管T51、T61的源极连接，栅极与所述第一晶体管T51、T61的漏极连接，漏极与所述第四晶体管T54、T64的源极连接；所述第四晶体管T54、T64的栅极连接至所述栅极控制信号Q_N，漏极连接至所述基准低电平信号VSS；所述第五晶体管T42、T43的源极连接至所述栅极控制信号Q_N，栅极与所述第三晶体管T53、T63的漏极连接，漏极连接至所述基准低电平信号VSS；所述第六晶体管T32、T33的源极连接至所述扫描驱动信号G_N，栅极与所述第三晶体管T53、T63的漏极连接，漏极连接至所述基准低电平信号VSS。其中，所述桥接晶体管T7的源极和漏极分别连接所述第一下拉维持电路40和第二下拉维持电路50的第三晶体管T53、T63的漏极。其中，所述第一下拉维持电路40接收的第一下拉时钟信号LC1与所述第二下拉维持电路50接收的第二下拉时钟信号LC2的高低电平逻辑相反，即，当LC1为高电平，则LC2为低电平；反之，当LC1为低电平，则LC2为高电平。

参阅图1如上的第一下拉维持电路40和第二下拉维持电路50，其工作过程如下：

1)、在Q点电压(栅极控制信号Q_N)上升阶段：由于LC1和LC2是两个互补的低频率时钟信号，因此在LC1为高电平时，LC2为低电平；反之，当LC1为低电平时，LC2为高电平。当前两级传递信号ST_N-2为高电平，晶体管T7导通，在T7的作用下，即可以通过K点将P点拉到低电位；或者反之，通过P点将K点拉到低电位。当K点和P点为低电位，控制Q点与低电平点之间的连通线路的第五晶体管T42、T43截止，即了栅极控制信号Q_N与基准低电平信号VSS之间的连通线路。由于K点和P点的电平转换由前两级传递信号ST_N-2控制，前两级传递信号ST_N-2的速度远快于Q点电压抬升，P点或者K点电压从高电平切换到低电平的转换阶段，并不需要等到Q点电位上升，才通过晶体管T54、T64将P点或者K点拉到低电平电压VSS。因此，于是P点或者K点可以先于Q点电压的抬升而被下拉到低电平电位，这就避免了P点或者K点的电压下拉与Q点电压抬升到竞争冒险，减少了Q点在电压自举过程中的电荷泄漏。

如图2所示的波形图，图中示出了Q_N和G_N的对比波形图，图中实线表示按照本发明实施例提供的驱动电路获得的Q_N和G_N的波形，虚线表示按照现有技术的驱动电路获得的Q_N和G_N的波形。从图2可以看出，Q_N和G_N的上升时间都得到较大的缩短，并且获得更高的峰值电压，确保了Q_N和G_N的正确时序，提高了GOA栅极驱动电路的驱动能力和驱动稳定性。

2)、在低电平维持阶段：ST_N-2为低电平电位，于是T7关闭。所以P点或者K点的其中之一为高电平电压，通过低电平维持电路，Q_N和G_N被耦合到低电平电压VSS。因此，T7晶体管的引入并不会干扰低电平维持阶段的工作。

需要说明的是，以上K点和P点是指第四晶体管T54、T64的栅极连接点。

在另一个优选地实施例中，如图3所示，所述桥接晶体管T7的源极和漏极分别也可以连接所述第一下拉维持电路40和第二下拉维持电路50的第一晶体管T51、T61的漏极。由于节点M和N通过T7被拉低，这就能够关断T53和者T63，于是节点P和K能够更快速地被拉到低电平。其余部分电路的结构和工作原理与本实施例中的类似，这里不再赘述。

本实施例还提供了一种液晶显示装置，如图4所示，所述液晶显示装置包括显示区域2以及集成设置在显示区域2边缘上的栅极驱动电路1，所述栅极驱动电路1采用了如上实施例所提供的栅极驱动电路。

综上所述，如上实施例提供答复栅极驱动电路，其可以将下拉维持电路的切断动作提早于Q点电压上升的过程，减少Q点在电压自举过程中的电荷泄漏，缩短Q点电压的上升时间，提高GOA栅极驱动电路的驱动能力和驱动稳定性。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。