一种GOA电路以及液晶显示器的制作方法

本发明涉及液晶显示技术领域，特别是涉及一种GOA电路以及液晶显示器。

背景技术：

GOA(Gate Driver on Array，阵列基板行驱动)技术可以有利于制作窄边框或者无边框的显示产品，并且，能减少外接集成电路(IC)的绑定工序，有利于提升产能并降低产品的成本，因而得到广泛的应用与研究。

IGZO(indium gallium zinc oxide，铟镓锌氧化物)，由于其具有高的迁移率和良好的器件稳定性，在制作GOA电路时，可以减少GOA电路的复杂度，得到了广泛的应用。具体地，由于具有高的迁移率，将其用于制作GOA电路中的薄膜晶体管时，薄膜晶体管的尺寸相对于采用a-Si(非晶硅)而制作的薄膜晶体管要小，进而有利于窄边框显示器的制作；同时，由于良好的器件稳定性，可以减少用于稳定薄膜晶体管性能的电源和薄膜晶体管的数量，进而制作出相对简单的GOA电路，并且降低功耗。

然而，IGZO制作的薄膜晶体管的开启电压Vth容易为负值，导致GOA电路失效。

技术实现要素：

本发明主要解决的技术问题是提供一种GOA电路以及液晶显示器，能够避免晶体管因阈值漂移而错误打开或关闭引起电路输出错误的问题。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种GOA电路，该GOA电路包括：上拉电路，包括第一开关管；扫描输出端，耦接第一开关管的第二连接端；上拉控制电路，包括；第二开关管；第三开关管，其第一连接端耦接第二开关管的第二连接端，其第二连接端耦接第一开关管的控制端；第四开关管，其控制端耦接第一开关管的控制端，其第一连接端耦接第三开关管的第一连接端，其第二连接端耦接扫描输出端，用于在扫描输出端输出第一电平时，控制第二开关管的控制端电平低于第二开关管的第一连接端电平。

其中，GOA电路还包括：下传电路，包括第五开关管，其控制端耦接第三开关管的第二连接端，其第二连接端耦接级传输出端。

其中，GOA电路还包括第一下拉电路和箝位电路；第一下拉电路包括：第六开关管，其第一连接端耦接扫描输出端；第七开关管，其第一连接端耦接级传输出端；第八开关管，其第一连接端耦接第三开关管的第二连接端；箝位电路耦接第六开关管、第七开关管、第八开关管的控制端和第二连接端，用于在扫描输出端输出第一电平时，控制第六开关管、第七开关管、第八开关管的控制端电平低于第六开关管、第七开关管、第八开关管的第二连接端电平，在扫描输出端输出第二电平时，控制第六开关管、第七开关管、第八开关管的控制端电平高于第六开关管、第七开关管、第八开关管的第二连接端电平，第一电平高于第二电平。

其中，GOA电路还包括第二下拉电路；第二下拉电路包括：第九开关管，其第一连接端耦接第三开关管的第二连接端；第十开关管，其第一连接端耦接级传输出端；第十一开关管，其第一连接端耦接扫描输出端；箝位电路耦接第九开关管、第十开关管、第十一开关管的控制端和第二连接端，用于在扫描输出端输出第一电平时，控制第九开关管、第十开关管、第十一开关管的控制端电平低于第九开关管、第十开关管、第十一开关管的第二连接端电平，在扫描输出端输出第二电平时，控制第九开关管、第十开关管、第十一开关管的控制端电平高于第九开关管、第十开关管、第十一开关管的第二连接端电平。

其中，箝位电路控制第一下拉电路和第二下拉电路交替工作。

其中，箝位电路包括第一控制电路、第一箝位端、第二箝位端；第一箝位端通入第三电平，耦接第六开关管、第七开关管、第八开关管的第二连接端，第二箝位端通入第四电平，第三电平高于第四电平；第一控制电路包括：第十二开关管，其控制端和第一连接端通入第一控制信号；第十三开关管，其控制端耦接第十二开关管的第二连接端，其第一连接端通入第一控制信号，其第二连接端耦接第六开关管、第七开关管、第八开关管的控制端；第十四开关管，其控制端耦接第三开关管的第二连接端，其第一连接端耦接第十二开关管的第二连接端，其第二连接端耦接第二箝位端；第十五开关管，其控制端耦接第三开关管的第二连接端，其第一连接端耦接第十三开关管的第二连接端，其第二连接端耦接第二箝位端。

其中，箝位电路还包括第二控制电路；第二控制电路包括：第十六开关管，其控制端和第一连接端通入第二控制信号；第十七开关管，其控制端耦接第十六开关管的第二连接端，其第一连接端通入第二控制信号，其第二连接端耦接第九开关管、第十开关管、第十一开关管的控制端；第十八开关管，其控制端耦接第三开关管的第二连接端，其第一连接端耦接第十六开关管的第二连接端，其第二连接端耦接第二箝位端；第十九开关管，其控制端耦接第三开关管的第二连接端，其第一连接端耦接第十七开关管的第二连接端，其第二连接端耦接第二箝位端。

其中，上拉电路还包括电容，耦接于扫描输出端与第一开关管的控制端之间。

其中，第一开关管的第一连接端通入第一时钟信号，第二开关管、第三开关管的控制端通入第二时钟信号，第二开关管的第一连接端通入级传信号；第一时钟信号与第二时钟信号相反。

为解决上述技术问题，本发明采用的另一个技术方案是：提供一种液晶显示器，该液晶显示器包括如上述的GOA电路。

本发明的有益效果是：区别于现有技术的情况，本发明的GOA电路包括：上拉电路，包括第一开关管；扫描输出端，耦接第一开关管的第二连接端；上拉控制电路，包括：第二开关管；第三开关管，其第一连接端耦接第二开关管的第二连接端，其第二连接端耦接第一开关管的控制端；第四开关管，其控制端耦接第一开关管的控制端，其第一连接端耦接第三开关管的第一连接端，其第二连接端耦接扫描输出端。通过上述方式，能够通过第四开关管的作用，在扫描阶段，抬高第三开关管的第一连接端的电平，使得第三开关管的控制端电平小于第一连接端电平，避免了第三开关管阈值漂移时错误导通影响扫描端的输出。

附图说明

图1是本发明GOA电路第一实施方式的结构示意图；

图2是本发明GOA电路第二实施方式的结构示意图；

图3是本发明GOA电路第三实施方式的结构示意图；

图4是本发明GOA电路第四实施方式的电路连接示意图；

图5是本发明GOA电路第四实施方式的时钟信号示意图；

图6是本发明GOA电路第四实施方式的输出信号示意图；

图7是本发明液晶显示器一实施方式的结构示意图。

具体实施方式

参阅图1，图1是本发明GOA电路第一实施方式的结构示意图，该GOA电路包括：

上拉电路11，包括第一开关管T1。

扫描输出端G(N)，耦接第一开关管T1的第二连接端。

其中，第一开关管T1的第一连接端通入第一时钟信号CK，在第一开关管的控制端为高电平时，第一开关管T1导通，第一时钟信号CK通过扫描输出端G(N)输出。

上拉控制电路12，包括；

第二开关管T2。

第三开关管T3，其第一连接端耦接第二开关管T2的第二连接端，其第二连接端耦接第一开关管T1的控制端。

第四开关管T4，其控制端耦接第一开关管T1的控制端，其第一连接端耦接第三开关管T3的第一连接端，其第二连接端耦接扫描输出端G(N)，用于在扫描输出端输出第一电平时，控制第二开关管T2的控制端电平低于第二开关管T1的第一连接端电平。

其中，第二开关管T2的第一连接端通入上一级(或上n级)GOA电路输出的级传信号ST(N-n)，第二开关管T2和第三开关管T3的控制端通入第二时钟信号XCK。

可以理解的，在该级GOA电路的扫描准备阶段(即扫描阶段的前一阶段)，XCK为高电平，上一级GOA电路输出的级传信号ST(N-n)为高电平，CK为低电平。

具体地，在XCK的高电平作用下，T2和T3导通，高电平的ST(N-n)对Q(N)充电，以使Q(N)的电平抬高。在Q(N)高电平的作用下，T1导通，但此时CK为低电平，因此G(N)输出低电平。

在扫描阶段，XCK为低电平，CK为高电平。

具体地，在XCK低电平的作用下，T2和T3截止，Q(N)继续保持高电平。在Q(N)高电平的作用下，T1继续导通，此时CK为高电平，因此G(N)输出高电平。

值得注意的是，在此阶段中，在Q(N)高电平的作用下，T4导通，G(N)的高电平通入T3的第一连接端，使得T3的第一连接端的电平高于T3的控制端，防止T3在此阶段出现阈值漂移而导通。

区别于现有技术，本实施方式的GOA电路包括：上拉电路，包括第一开关管；扫描输出端，耦接第一开关管的第二连接端；上拉控制电路，包括：第二开关管；第三开关管，其第一连接端耦接第二开关管的第二连接端，其第二连接端耦接第一开关管的控制端；第四开关管，其控制端耦接第一开关管的控制端，其第一连接端耦接第三开关管的第一连接端，其第二连接端耦接扫描输出端。通过上述方式，能够通过第四开关管的作用，在扫描阶段，抬高第三开关管的第一连接端的电平，使得第三开关管的控制端电平小于第一连接端电平，避免了第三开关管阈值漂移时错误导通影响扫描端的输出。

参阅图2，图2是本发明GOA电路第二实施方式的结构示意图，该GOA电路包括上拉电路11、上拉控制电路12、下传电路13、第一下拉电路14、箝位电路15以及扫描输出端G(N)和级传输出端ST(N)。

其中，上拉电路11、上拉控制电路12的连接方式与上述第一实施方式相同，这里不再赘述。

下传电路13包括第五开关管T5，其控制端耦接第三开关管T3的第二连接端，其第二连接端耦接级传输出端ST(N)。

其中，级传输出端ST(N)与扫描输出端G(N)类似，其也是在T5导通时输出CK信号，但其输出的信号是用于下一级或下n级GOA电路的上拉控制电路的输入。

其中，第一下拉电路14包括：

第六开关管T6，其第一连接端耦接扫描输出端G(N)。

第七开关管T7，其第一连接端耦接级传输出端ST(N)；

第八开关管T8，其第一连接端耦接第三开关管T3的第二输出端。

箝位电路15耦接第六开关管T6、第七开关管T7、第八开关管T8的控制端和第二连接端，用于在扫描输出端G(N)输出第一电平时，控制第六开关管T6、第七开关管T7、第八开关管T8的控制端电平低于第六开关管T6、第七开关管T7、第八开关管T8的第二连接端电平，在扫描输出端输出第二电平时，控制第六开关管T6、第七开关管T7、第八开关管T8的控制端电平高于第六开关管T6、第七开关管T7、第八开关管T8的第二连接端电平，第一电平高于第二电平。

可以理解的，在G(N)输出高电平时，T1、T5打开，Q(N)为高电平；此时，应当保证T6、T7、T8完全截止，为了防止T6、T7、T8的导通阈值漂移，箝位电路15向T6、T7、T8的控制端通入Vss2，向T6、T7、T8的第二连接端通入Vss1，其中，Vss1＞Vss2，保证T6、T7、T8完全截止。

在G(N)输出低电平时，需要T6、T7、T8导通，通过低电平Vss1来拉低G(N)的电平，因此，箝位电路15向T6、T7、T8的控制端通入一高电平，向T6、T7、T8的第二连接端通入Vss1，保证T6、T7、T8导通。

参阅图3，图3是本发明GOA电路第三实施方式的结构示意图，该GOA电路包括上拉电路11、上拉控制电路12、下传电路13、第一下拉电路14、箝位电路15、第二下拉电路16以及扫描输出端G(N)和级传输出端ST(N)。

其中，上拉电路11、上拉控制电路12、下传电路13、第一下拉电路14、箝位电路15的连接方式与上述第二实施方式相同，这里不再赘述。

其中，第二下拉电路16包括：

第九开关管T9，其第一连接端耦接第三开关管T3的第二连接端。

第十开关管T10，其第一连接端耦接级传输出端ST(N)。

第十一开关管T11，其第一连接端耦接扫描输出端G(N)。

箝位电路15耦接第九开关管T9、第十开关管T10、第十一开关管T11的控制端和第二连接端，用于在扫描输出端输出第一电平时，控制第九开关管T9、第十开关管T10、第十一开关管T11的控制端电平低于第九开关管T9、第十开关管T10、第十一开关管T11的第二连接端电平，在扫描输出端输出第二电平时，控制第九开关管T9、第十开关管T10、第十一开关管T11的控制端电平高于第九开关管T9、第十开关管T10、第十一开关管T11的第二连接端电平。

可以理解的，本实施方式的第二下拉电路16与上述第一下拉电路14的实施原理相同，这里不再赘述。

可选的，在本实施方式中，箝位电路15控制第一下拉电路14和第二下拉电路16交替工作。

参阅图4，本发明GOA电路第四实施方式的电路连接示意图，该GOA电路包括上拉电路11、上拉控制电路12、下传电路13、第一下拉电路14、箝位电路15、第二下拉电路16以及扫描输出端G(N)和级传输出端ST(N)。

其中的上拉电路11、上拉控制电路12、下传电路13、第一下拉电路14、第二下拉电路16与上述实施方式相同，这里不再赘述。

其中，箝位电路15包括第一控制电路、第二控制电路、第一箝位端、第二箝位端。

第一箝位端通入第三电平Vss1，耦接第六开关管T6、第七开关管67、第八开关管68的第二连接端，第二箝位端通入第四电平Vss2，第三电平Vss1高于第四电平Vss2。

第一控制电路包括：

第十二开关管T12，其控制端和第一连接端通入第一控制信号LC1。

第十三开关管T13，其控制端耦接第十二开关管T12的第二连接端，其第一连接端通入第一控制信号LC1，其第二连接端耦接第六开关管T6、第七开关管T7、第八开关管T8的控制端。

第十四开关管T14，其控制端耦接第三开关管T3的第二连接端，其第一连接端耦接第十二开关管T12的第二连接端，其第二连接端耦接第二箝位端。

第十五开关管T15，其控制端耦接第三开关管T3的第二连接端，其第一连接端耦接第十三开关管T13的第二连接端，其第二连接端耦接第二箝位端。

其中，定义第六开关管T6、第七开关管T7、第八开关管T8的控制端电平为P(N)。

第二控制电路包括：

第十六开关管T16，其控制端和第一连接端通入第二控制信号LC2。

第十七开关管T17，其控制端耦接第十六开关管的第二连接端，其第一连接端通入第二控制信号LC2，其第二连接端耦接第九开关管T9、第十开关管T10、第十一开关管T11的控制端。

第十八开关管T18，其控制端耦接第三开关管T3的第二连接端，其第一连接端耦接第十六开关管T16的第二连接端，其第二连接端耦接第二箝位端。

第十九开关管T19，其控制端耦接第三开关管T3的第二连接端，其第一连接端耦接第十七开关管T17的第二连接端，其第二连接端耦接第二箝位端。

其中，定义第九开关管T9、第十开关管T10、第十一开关管T11的控制端电平为K(N)。

可选的，上拉电路11还包括电容Cb，耦接于扫描输出端G(N)与第一开关管T1的控制端之间。

可选的，下面以一种具体的实施例对本实施方式进行说明：

在本实施例中，第一开关管T1的第一连接端通入第一时钟信号CK，第二开关管T2、第三开关管T3的控制端通入第二时钟信号XCK，第二开关管T2的第一连接端通入级传信号ST(N-4)；第一时钟信号CK与第二时钟信号XCK相反。

具体地，如图5所示。本实施例采用8个CK时钟信号，即第N个GOA电路的CK信号与第N+8个GOA电路的CK信号相同，而与第N+4个GOA电路的CK信号相反。LC1，LC2是波形相反的一组低频交流电源，100帧反转一次。Vss1，Vss2是两个DC直流电源，Vss1＞Vss2。

采用上述的波形带入电路，下面结合图6，以第32级GOA(G32)为例，说明电路的工作过程。

假设在这一帧中，LC1为高电平H，LC2为低电平L。

当G(N)＝G(32)时，ST(N-4)＝ST(28)，G(32)由CK8控制，ST(28)由CK4控制，XCK为CK4。

当ST(28)为高电平的时候，CK4为高电平，T2、T3打开，ST(28)高电平传入到Q(32)，Q点为高电平。同时，T1、T5打开，此时，CK8是低电平，所以G(32)、ST(32)为低电平；同时，由于Q点为高电平，T14、T15、T18、T19打开，Vss2使得P(32)、K(32)为低电平，T6、T7、T8、T9、T10、T11为关闭，此时，T6、T7、T8、T9、T10、T11的控制端为Vss2，第二连接端为Vss1，Vss1大于Vss2，因此，T6、T7、T8、T9、T10、T11不会因为导通阈值漂移而错误导通，不会影响G(N)的电平。

然后ST(28)为低电平，CK4为低电平，T2、T3关闭，此时，CK8为高电平，G(32)输出高电平，Q(32)受到电容Cb的耦合效应，被抬升到更高的电平；P(32)、K(32)继续保持低电平。

然后CK4为高电平，ST(28)的低电平传到Q(32)，Q(32)被拉到低电平；同时，K(32)为低电平，P(32)为高电平，T6、T7、T8打开，Q(32)、G(32)、ST(32)被拉到低电平。

可以理解的，本领域技术人员应当知道，上述的开关管的第一连接端和第二连接端并不表示开关管引脚的顺序，而是对开关管引脚的特定命名。上述各个实施方式中提到的开关管为IGZO制作的TFT(薄膜晶体管)，可选的，在上述实施方式中的TFT为N型，其控制端为栅极，其第一连接端为源极，其第二连接端为漏极；或其控制端为栅极，其第一连接端为漏极，其第二连接端为源极。

另外，在其他实施方式中，也可以采用P型TFT进行电路的连接，仅需要在上述实施方式的基础上对控制端电平或者源极、漏极的顺序进行相应的调整即可。

参阅图7，图7是本发明液晶显示器一实施方式的结构示意图，该液晶显示器包括显示面板71以及驱动电路72，其中，驱动电路72设置于显示面板71的侧边，用于驱动该显示面板71。

具体地，该驱动电路72是如上述各个实施方式所述的GOA电路，其工作原理和电路结构类似，这里不再赘述。

以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。