一种模拟电路实验装置的制作方法

本实用新型属于电子电路领域，特别涉及一种模拟电路实验装置。

背景技术：

目前，国内现有模拟电路实验平台均为较简单的模拟单元电路，如单管放大器（共射、共基）、负反馈放大器、集成运算放大器基本运算电路、场效应管电路、OTL功率放大器等较为简单的模拟电路单元。

普通单管放大器不能同时对输入输出电阻进行匹配，导致放大电路的带宽受限；负反馈放大器的电流补偿电路要消耗一定的功率，并且容易受到温度等外界条件的影响，容易产生自激，从而导致放大倍数受限；场效应管电路采用电压控制元件，它的放大倍数小，一级放大只能做到几倍，并且输入端由于静电感应容易击穿。OTＬ功率放大器输出端采用大容量电解电容，体积庞大，笨重，消耗有色金属，且效率较低，低频和高频特性均较差，这些实验项目，学生在做实验的过程当中发现实验结果差，并且有些较复杂的实验项目根本无法开出。

现市场上出售的模拟电子技术实验装置，虽然运用了先进技术，但价格昂贵，并且改装、升级不方便，并且用于学生开展创新训练、各类学科竞赛常用的新型模拟器件，如高速运放、高精度运放、滤波器、高速AD/DA，可控增益放大器等，模拟电路实验装置，在国内较为贫乏。

本实验装置利用TI公司的芯片，研制出一种高性能的模拟电路实验装置，该实验装置既能满足模拟电子技术基础实验的需要，提高当代大学生模拟技术水平，掌握模拟信号的实际调试情况，又可以作为综合设计型实验教学，为学生进行电子竞技比赛提供开发平台，提高大学生电子竞技能力，奠定未来工程师道路。

技术实现要素：

针对对现有技术的缺点，本实用新型一种模拟电路实验装置，该装置价格便宜，改装、升级方便，采用模块化结构，根据需要可无限制的增加各类模块，能满足多种模拟电路实验装置。

本发明所采用的技术方案为：

一种模拟电路实验装置，包括串行ADC（Analog to Digital Converter模拟数字转换器）模块、并行ADC模块、高速放大器模块、高速缓冲器模块、AGC（Automatic Gain Control自动增益控制）+VCA（variable gain amplifiers 可控增益放大器）模块、低频放大器模块、FPGA（Field Programmable Gate Array 现场可编程门阵列）控制模块、并行DAC（Digital-to-Analog Converter 数字模拟转换器）模块、滤波器模块、串行DAC模块和可控电流源模块；

高速缓冲器模块和低频放大器模块分别与输入信号相连接，

AGC+VCA模块与高速放大器模块、高速缓冲器模块相连接，

并行ADC模块与高速放大器模块、FPGA控制模块、AGC+VCA模块相连接，

串行ADC模块与低频放大器模块、FPGA控制模块相连接，

FPGA控制模块与并行DAC模块、串行DAC模块相连接，

并行DAC模块与滤波器模块相连接

串行DAC模块与可控电流源模块相连接，

滤波器模块和控电流源模块分别与输出信号相连接，

滤波器模块连接的输出信号还作为低频放大器模块的输入信号。

所述串行ADC模块中包含不带直流分量的交流信号、带有直流偏置的交流信号和纯直流信号的前级信号输入调理电路；带有4.096V电压基准电路、0-5V电压基准电路和2.048V基准电路；带有SPI协议的串行AD采集模块，

所述并行ADC模块中包含前级信号输入处理调理电路和的并口AD采集电路，

进一步的并口AD采集电路为12位并口，传输速率为20Mbps。

所述高速放大器模块包括电压反馈同相电路、电压反馈反相电路、电流反馈同相电路和电流反馈同相电路。

所述高速缓冲器模块包括依次连接功率放大器、电流驱动器和缓冲电路，

进一步的高速缓冲器模块设有输入端和输出端。

所述AGC+VCA模块包括AGC电路、VCA电路和单元供电电路，VCA电路分别与AGC电路和单元供电电路相连接，为各模块提供电源。

所述低频放大器模块包括双电源放大器、第一单电源放大器8、第二单电源放大器和差分放大器，双电源放大器、第一单电源放大器、第二单电源放大器和差分放大器依次连接，

所述FPGA控制模块包括具有+12V、+9V、+3.3V、+1.8V、+1.25V的线性稳压电路和JTAG仿真器电路及IO接口电路。

所述并行DAC模块包含DAC转换通道，可以通过把差分电流信号转化为单端电压信号实现高速数据链路的电流到电压的转换并放大输出功能，

进一步的DAC转换通道为12位的通道，传输速率为165Mbps。

所述串行DAC模块包括第一DAC转换通道、第二DAC转换通道、多种采样基准电路、第一信号调理输出电路和第二信号调理输出电路，

进一步的第一DAC转换通道和第二DAC转换通道完全相同。

所述滤波器模块包含有源滤波器、VCVS电路和MFB电路，

所述可控电流源模块包括压控恒流源部分和运放可调电流源部分。

有益效果

本实用新型提供一种模拟电路实验装置，该装置价格便宜，改装、升级方便，

1、采用模块化结构、根据需要可无限制的增加各类模块，无限升级。

2、多个模块通过不同连接方式，可组成多种综合实用系统，且系统指标不低于同类市售产品。

3、在使用实验装置的某一模块时，可采用同类不同型号芯片进行二次开发，与现在有模块参数进行对比，同时又丰富实验平台的资源。

附图说明

图1为本发明的结构简图。

图2为本发明的具体框图。

图3为射频程控增益功能结构框图。

图4为低频信号采集功能结构框图。

图5为高频信号采集功能结构框图。

图6 为DDS信号发生功能结构框图。

图7 为程控恒流源功能结构框图。

图8为幅频特性功能结构框图。

具体实施方式

下面结合附图和实施例对本实用新型内容作进一步的阐述，但不是对本实用新型的限定。

实施例

如图1所示

一种模拟电路实验装置，包括串行ADC模块18、并行ADC模块15、高速放大器模块1、高速缓冲器模块25、AGC+VCA模块14、低频放大器模块6、FPGA控制模块26、并行DAC模块30、滤波器模块41、串行DAC模块32和可控电流源模块42；

高速缓冲器模块25和低频放大器模块6分别与输入信号相连接，

AGC+VCA模块14与高速放大器模块1、高速缓冲器模块25相连接，

并行ADC模块15与高速放大器模块1、FPGA控制模块26、AGC+VCA模块14相连接，

串行ADC模块18与低频放大器模块6、FPGA控制模块26相连接，

FPGA控制模块26与并行DAC模块30、串行DAC模块32相连接，

并行DAC模块30与滤波器模块41相连接

串行DAC模块32与可控电流源模块42相连接，

滤波器模块41和控电流源模块42分别与输出信号相连接，

滤波器模块41连接的输出信号还作为低频放大器模块6的输入信号。

所述串行ADC模块18中包含不带直流分量的交流信号、带有直流偏置的交流信号和纯直流信号的前级信号输入调理电路19；带有4.096V电压基准电路、0-5V电压基准电路和2.048V基准电路20；带有SPI协议的串行AD采集模块21，

所述并行ADC模块15中包含前级信号输入处理调理电路16和并口AD采集电路17，

进一步的并口AD采集电路17为12位并口，传输速率为20Mbps。

所述高速放大器模块1包括电压反馈同相电路2、电压反馈反相电路3、电流反馈同相电路4和电流反馈同相电路5，

进一步的电压反馈同相电路2设有电压反馈同相电路输入端和电压反馈同相电路输出端、

进一步的电压反馈反相电路3设有电压反馈反相电路输入端和电压反馈反相电路输出端、

进一步的电流反馈同相电路4设有电流反馈同相电路输入端和电流反馈同相电路输出端、

进一步的电流反馈同相电路5设有电流反馈同相电路输入端和电流反馈同相电路输出端，

所述高速缓冲器模块25包括依次连接功率放大器22、电流驱动器23和缓冲电路24，

进一步的高速缓冲器模块25设有输入端和输出端。

所述AGC+VCA模块14包括AGC电路11、VCA电路12和单元供电电路13，VCA电路12分别与AGC电路11和单元供电电路13相连接，为各模块提供电源，AGC电路和VCA电路12相互连接。

所述低频放大器模块6包括双电源放大器7、第一单电源放大器8、第二单电源放大器9和差分放大器10，双电源放大器7、第一单电源放大器8、第二单电源放大器9和差分放大器10依次连接。

所述FPGA控制模块26包括具有+12V、+9V、+3.3V、+1.8V、+1.25V的线性稳压电路27和JTAG仿真器电路28及IO接口电路29。

所述并行DAC模块30包含DAC转换通道31，可以通过把差分电流信号转化为单端电压信号实现高速数据链路的电流到电压的转换并放大输出功能，

进一步的DAC转换通道为12位的通道，传输速率为165Mbps。

所述串行DAC模块32包括第一DAC转换通道33、第二DAC转换通道34、多种采样基准电路35、第一信号调理输出电路36和第二信号调理输出电路37，

进一步的第一DAC转换通道36和第二DAC转换通道37完全相同。

所述滤波器模块41包含有源滤波器40、VCVS电路39和MFB电路38，

所述可控电流源模块42包括压控恒流源部分43和运放可调电流源部分44，

进一步的压控恒流源部分43设有输入端和输出端，

进一步的运放可调电流源部分44设有输入端和输出端。

图2为本发明的具体框图，

串行ADC模块18、并行ADC模块15、高速放大器模块1、AGC+VCA模块14、高速缓冲器模块25、低频放大器模块6组成输入处理，输入处理可以实现射频程控增益功能、低频信号采集功能、高频信号采集功能；

由FPGA控制模块26组成控制处理；

由并行DAC模块30、滤波器模块41、串行DAC模块32和可控电流源模块42组成输出，输出可以实现DDS信号发生功能、程控恒流源功能和幅频特性功能。

图3所示为射频程控增益功能框图，由高速放大器模块1、AGC+VCA模块14和高速缓冲器模块25依次连接实现，可以放大电路的增益自动的随信号强度自动调整在某一个固定的值。

图4所示为低频信号采集功能框图，由低频放大器模块6和串行ADC模块18依次连接实现，输入信号经过放大，再经过同相比例运算处理后输出，最终实现信号检测，放大电路（新的名称）实现双电源放大、直流耦合反向放大、交流耦合反向放大、直流耦合同向放大、交流耦合同向放大。

图5为高频信号采集功能框图，由高速放大器模块1和并行ADC模块15依次连接实现。

图6为DDS信号发生功能框图，由并行DAC模块31和滤波器模块41依次连接实现，函数发生部分（新的名称）的作用能产生某些特定周期性时间函数波形信号，频率范围可以从几个微赫兹到几十兆赫兹。

图7为程控恒流源功能框图，由串行DAC模块32和可控电流源模块42依次连接实现。

图8为幅频特性功能框图，由并行DAC模块31、滤波器模块41、低频放大器模块6、串行ADC模块16和FPGA控制模块26依次连接实现。