一种像素电路、显示面板、显示装置及驱动方法与流程

本发明涉及显示技术领域，特别涉及一种像素电路、显示面板、显示装置及驱动方法。

背景技术：

有机发光二极管(Organic Light Emitting Diode，OLED)是当今平板显示器研究领域的热点之一，与液晶显示器(Liquid Crystal Display，LCD)相比，OLED显示器具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点。目前，在手机、平板电脑、数码相机等显示领域，OLED显示器已经开始取代传统的LCD显示器。

与LCD利用稳定的电压控制亮度不同，OLED属于电流驱动，需要稳定的电流来控制其发光。一般OLED显示器通过每个像素中的像素电路中的驱动晶体管向OLED输出电流，以驱动OLED发光。然而一般驱动晶体管驱动发光器件发光的时间段较长，导致驱动晶体管的栅极较长时间处于某一电压的作用下，由于驱动晶体管的迟滞现象，导致在进行下一个画面显示时，驱动晶体管的栅极的电压不能及时达到预定电压，从而导致显示画面出现残像的问题。

技术实现要素：

本发明实施例提供一种像素电路、显示面板、显示装置及驱动方法，用以对驱动晶体管的栅极电压进行补偿恢复，以改善驱动晶体管的迟滞现象对显示的影响。

因此，本发明实施例提供了一种像素电路，包括：电压补偿模块、电压输入模块、数据写入模块、补偿控制模块、存储模块、发光控制模块、驱动晶体管以及发光器件；其中，所述驱动晶体管的第一极与第一电源端相连，并且所述发光器件的第一端与第二电源端相连；

所述电压补偿模块用于在复位信号的控制下将具有激励脉冲的初始化信号提供给所述驱动晶体管的控制极，并在预设时长之后将具有预设电压的初始化信号提供给所述驱动晶体管的控制极；所述激励脉冲的电压与所述预设电压之间具有电压差；

所述电压输入模块用于在所述复位信号的控制下将所述第一电源端的信号提供给所述第一节点；

所述数据写入模块用于在扫描信号的控制下将数据信号提供给所述第一节点；

所述补偿控制模块用于在所述扫描信号的控制下导通所述驱动晶体管的控制极与其第二极，控制所述驱动晶体管处于二极管状态；

所述存储模块用于在所述第一节点的信号与所述驱动晶体管的控制极的信号的控制下进行充电或放电，以及在所述驱动晶体管的控制极处于浮接状态时保持所述第一节点与所述驱动晶体管的控制极之间的电压差稳定；

所述发光控制模块用于在发光控制信号的控制下将参考信号提供给所述第一节点以及将所述驱动晶体管的第二极的信号提供给所述发光器件的第二端，以控制所述驱动晶体管驱动所述发光器件发光。

优选地，在本发明实施例提供的上述像素电路中，所述驱动晶体管为P型晶体管，所述激励脉冲为具有负电压的激励脉冲；或者，

所述驱动晶体管为N型晶体管，所述激励脉冲为具有正电压的激励脉冲。

优选地，在本发明实施例提供的上述像素电路中，所述激励脉冲包括具有负电压的激励子脉冲和具有正电压的激励子脉冲；

所述驱动晶体管为P型晶体管，所述激励脉冲为先具有所述负电压的激励子脉冲，再具有所述正电压的激励子脉冲；或者，

所述驱动晶体管为N型晶体管，所述激励脉冲为先具有所述正电压的激励子脉冲，再具有所述负电压的激励子脉冲。

优选地，在本发明实施例提供的上述像素电路中，所述电压补偿模块包括：第一开关晶体管；其中，

所述第一开关晶体管的控制极用于接收所述复位信号，所述第一开关晶体管的第一极用于接收所述初始化信号，所述第一开关晶体管的第二极与所述驱动晶体管的控制极相连。

优选地，在本发明实施例提供的上述像素电路中，所述电压输入模块包括：第二开关晶体管；其中，

所述第二开关晶体管的控制极用于接收所述复位信号，所述第二开关晶体管的第一极与所述第一电源端相连，所述第二开关晶体管的第二极与所述第一节点相连。

优选地，在本发明实施例提供的上述像素电路中，所述数据写入模块包括：第三开关晶体管；其中，

所述第三开关晶体管的控制极用于接收所述扫描信号，所述第三开关晶体管的第一极用于接收所述数据信号，所述第三开关晶体管的第二极与所述第一节点相连。

优选地，在本发明实施例提供的上述像素电路中，所述补偿控制模块包括：第四开关晶体管；其中，

所述第四开关晶体管的控制极用于接收所述扫描信号，所述第四开关晶体管的第一极与所述驱动晶体管的控制极相连，所述第四开关晶体管的第二极与所述驱动晶体管的第二极相连。

优选地，在本发明实施例提供的上述像素电路中，所述发光控制模块包括：第五开关晶体管与第六开关晶体管；其中，

所述第五开关晶体管的控制极用于接收所述发光控制信号，所述第五开关晶体管的第一极用于接收所述参考信号，所述第五开关晶体管的第二极与所述第一节点相连；

所述第六开关晶体管的控制极用于接收所述发光控制信号，所述第六开关晶体管的第一极与所述驱动晶体管的第二极相连，所述第六开关晶体管的第二极与所述发光器件的第二端相连。

优选地，在本发明实施例提供的上述像素电路中，所述存储模块包括：电容；其中，

所述电容的第一端与所述第一节点相连，第二端与所述驱动晶体管的控制极相连。

相应地，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述任一种像素电路。

优选地，在本发明实施例提供的上述显示面板中，所述像素电路沿行方向排列，所述显示面板还包括：显示驱动芯片；其中，

所述显示驱动芯片用于根据所述像素电路中驱动晶体管的类型确定所述初始化信号的预设电压，并根据确定的所述预设电压以及所述显示面板中扫描一行像素电路的时长确定所述初始化信号的激励脉冲；并在所述像素电路处于激励阶段时，向初始化信号端输入所述激励脉冲；在所述像素电路处于复位阶段时，向所述初始化信号端输入所述预设电压。

优选地，在本发明实施例提供的上述显示面板中，所述显示驱动芯片通过同一信号线向各所述像素电路输入所述初始化信号；

所述显示驱动芯片还用于根据所述显示面板中扫描一行像素电路的时长确定所述初始化信号的一个周期时长。

相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述任一种显示面板。

相应地，本发明实施例还提供了一种本发明实施例提供的上述任一种像素电路的驱动方法，包括：激励阶段、复位阶段、补偿阶段以及发光阶段；其中，

在所述激励阶段，所述电压补偿模块在所述复位信号的控制下将具有所述激励脉冲的初始化信号提供给所述驱动晶体管的控制极；所述电压输入模块在所述复位信号的控制下将所述第一电源端的信号提供给所述第一节点；所述存储模块在所述第一节点的信号与所述驱动晶体管的控制极的信号的控制下进行放电；

在所述复位阶段，所述电压补偿模块在所述复位信号的控制下将具有所述预设电压的初始化信号提供给所述驱动晶体管的控制极；所述电压输入模块在所述复位信号的控制下将所述第一电源端的信号提供给所述第一节点；所述存储模块在所述第一节点的信号与所述驱动晶体管的控制极的信号的控制下进行放电；

在所述补偿阶段，所述数据写入模块在所述扫描信号的控制下将所述数据信号提供给所述第一节点；所述补偿控制模块在所述扫描信号的控制下导通所述驱动晶体管的控制极与其第二极，控制所述驱动晶体管处于二极管状态；所述存储模块在所述第一节点的信号与所述驱动晶体管的控制极的信号的控制下进行充电；

在所述发光阶段，所述存储模块在所述驱动晶体管的控制极处于浮接状态时保持所述第一节点与所述驱动晶体管的控制极之间的电压差稳定；所述发光控制模块在发光控制信号的控制下将所述参考信号提供给所述第一节点以及将所述驱动晶体管的第二极的信号提供给所述发光器件的第二端，以控制所述驱动晶体管驱动所述发光器件发光。

相应地，本发明实施例还提供了一种本发明实施例提供的上述任一种显示面板的驱动方法，包括：

根据所述像素电路中驱动晶体管的类型确定所述初始化信号的预设电压，并根据确定的所述预设电压以及所述显示面板中扫描一行像素电路的时长确定所述初始化信号的激励脉冲；

在确定所述像素电路处于激励阶段时，向初始化信号端输入所述激励脉冲；

在确定所述像素电路处于复位阶段时，向所述初始化信号端输入所述预设电压。

本发明实施例提供的像素电路、显示面板、显示装置及驱动方法；其中，通过电压补偿模块先将具有激励脉冲的初始化信号提供给驱动晶体管的控制极，对驱动晶体管的控制极的电压进行激励以使驱动晶体管的控制极的电压趋于目标电压值，实现补偿恢复；在预设时长之后将具有预设电压的初始化信号提供给驱动晶体管的控制极，以使驱动晶体管的控制极的电压快速达到预设电压，从而可以改善由于驱动晶体管的迟滞现象带来的显示残像问题。

附图说明

图1a为本发明实施例提供的像素电路的结构示意图之一；

图1b为本发明实施例提供的像素电路的结构示意图之二；

图2a为本发明实施例提供的初始信号的示意图之一；

图2b为本发明实施例提供的初始信号的示意图之二；

图3a为本发明实施例提供的初始信号的示意图之三；

图3b为本发明实施例提供的初始信号的示意图之四；

图4a为图1a所示的像素电路的具体结构示意图之一；

图4b为图1a所示的像素电路的具体结构示意图之二；

图5a为图1b所示的像素电路的具体结构示意图之一；

图5b为图1b所示的像素电路的具体结构示意图之二；

图6a为图4a所示的像素电路的电路时序图；

图6b为图5a所示的像素电路的电路时序图；

图7为本发明实施例提供的像素电路的驱动方法的流程图；

图8为本发明实施例提供的显示面板的检测JND值示意图；

图9为本发明实施例提供的显示面板的驱动方法的流程图。

具体实施方式

为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的像素电路、显示面板、显示装置及驱动方法的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

本发明实施例提供了一种像素电路，如图1a和图1b所示，包括：电压补偿模块1、电压输入模块2、数据写入模块3、补偿控制模块4、存储模块5、发光控制模块6、驱动晶体管M0以及发光器件L；其中，驱动晶体管M0的第一极m1与第一电源端VDD相连，并且发光器件L的第一端与第二电源端VSS相连；

电压补偿模块1用于在复位信号Re的控制下将具有激励脉冲的初始化信号Vint提供给驱动晶体管M0的控制极m0，并在预设时长之后将具有预设电压的初始化信号Vint提供给驱动晶体管M0的控制极m0；激励脉冲的电压与预设电压之间具有电压差；

电压输入模块2用于在复位信号Re的控制下将第一电源端VDD的信号提供给第一节点A；

数据写入模块3用于在扫描信号Scan的控制下将数据信号Vdata提供给第一节点A；

补偿控制模块4用于在扫描信号Scan的控制下导通驱动晶体管M0的控制极m0与其第二极m2，控制驱动晶体管M0处于二极管状态；

存储模块5用于在第一节点A的信号与驱动晶体管M0的控制极m0的信号的控制下进行充电或放电，以及在驱动晶体管M0的控制极m0处于浮接状态时保持第一节点A与驱动晶体管M0的控制极m0之间的电压差稳定；

发光控制模块6用于在发光控制信号EM的控制下将参考信号Vref提供给第一节点A以及将驱动晶体管M0的第二极m2的信号提供给发光器件L的第二端，以控制驱动晶体管M0驱动发光器件L发光。

本发明实施例提供的上述像素电路，包括：电压补偿模块、电压输入模块、数据写入模块、补偿控制模块、存储模块、发光控制模块、驱动晶体管以及发光器件；其中，通过电压补偿模块先将具有激励脉冲的初始化信号提供给驱动晶体管的控制极，对驱动晶体管的控制极的电压进行激励以使驱动晶体管的控制极的电压趋于目标电压值，实现补偿恢复；在预设时长之后将具有预设电压的初始化信号提供给驱动晶体管的控制极，以使驱动晶体管的控制极的电压快速达到预设电压，从而可以改善由于驱动晶体管的迟滞现象带来的显示残像问题。并且通过上述六个模块以及驱动晶体管的相互配合，可以使像素电路中的驱动晶体管驱动发光器件发光的工作电流仅与数据信号的电压以及参考信号的电压有关，而与驱动晶体管的阈值电压以及第一电源端的电压无关，可以避免驱动晶体管的阈值电压以及IR Drop对流过发光器件的工作电流的影响，从而使驱动发光器件发光的工作电流保持稳定，进而可以提高显示装置中显示区域画面亮度的均匀性。

在具体实施时，在本发明实施例提供的上述像素电路中，发光器件的第一端为负极，发光器件的第二端为正极。并且，发光器件一般为有机电致发光二极管，其在驱动晶体管处于饱和状态时的电流的作用下实现发光。

在具体实施时，在本发明实施例提供的上述像素电路中，第一电源端的电压V_dd一般为正值，参考信号的电压V_ref一般为正值。第二电源端的电压V_ss一般接地或为负值。

在具体实施时，在本发明实施例提供的上述像素电路中，如图1a所示，驱动晶体管M0可以为P型晶体管；其中，该P型晶体管的栅极为驱动晶体管M0的控制极m0，源极为驱动晶体管M0的第一极m1，漏极为驱动晶体管M0的第二极m2。并且在P型晶体管处于饱和状态时，电流由P型晶体管的源极流向其漏极，P型晶体管的阈值电压V_th一般为负值，其宽长比较小，等效电阻较大。并且初始信号的预设电压V_int(0)与第一电源端的电压V_dd需要满足公式：V_int(0)<V_dd+V_th。

在具体实施时，在本发明实施例提供的上述像素电路中，如图2a所示，在驱动晶体管M0为P型晶体管时，初始信号Vint的激励脉冲SP为具有负电压的激励脉冲，即激励脉冲SP的有效电压V_int(SP)小于预设电压V_int(0)，例如激励脉冲SP的有效电压可以为-8V，当然激励脉冲SP的有效电压也可以设置为其它满足条件的电压，在此不作限定。或者，为了更好的改善驱动晶体管M0的迟滞现象，如图3a所示，激励脉冲SP包括具有负电压的激励子脉冲SP1和具有正电压的激励子脉冲SP2；在驱动晶体管M0为P型晶体管时，激励脉冲SP为先具有负电压的激励子脉冲SP1，再具有正电压的激励子脉冲SP2。例如负电压的激励子脉冲SP1的有效电压可以为-8V，正电压的激励子脉冲SP2的有效电压可以为8V；当然，负电压的激励子脉冲SP1的有效电压可以为-5V，正电压的激励子脉冲SP2的有效电压可以为8V，当然正电压的激励子脉冲SP2的有效电压以及负电压的激励子脉冲SP1的有效电压也可以设置为其它满足条件的电压，在此不作限定。并且，如图2a和图3a所示，具有激励脉冲SP和预设电压V_int(0)的初始信号Vint也可以为周期信号，其每个周期的时长为由多行像素电路组成的显示面板进行扫描一行像素电路的时长。

或者，如图1b所示，驱动晶体管M0也可以为N型晶体管；其中，N型晶体管的栅极为驱动晶体管M0的控制极m0，源极为驱动晶体管M0的第二极m2，漏极为驱动晶体管M0的第一极m1。并且在N型晶体管处于饱和状态时，电流由N型晶体管的漏极流向其源极，N型晶体管的阈值电压V_th一般为正值，其宽长比较小，等效电阻较大。并且初始信号的预设电压V_int(0)与第一电源端的电压V_dd需要满足公式：V_int(0)>V_dd+V_th。

在具体实施时，在本发明实施例提供的上述像素电路中，如图2b所示，在驱动晶体管M0为N型晶体管时，初始信号的激励脉冲SP为具有正电压的激励脉冲，即激励脉冲SP的有效电压V_int(SP)大于预设电压V_int(0)，例如，激励脉冲SP的有效电压可以为8v，当然激励脉冲SP的有效电压也可以设置为其它满足条件的电压，在此不作限定。或者，为了更好的改善驱动晶体管M0的迟滞现象，如图3b所示，激励脉冲包括具有负电压的激励子脉冲SP1和具有正电压的激励子脉冲SP2；在驱动晶体管为N型晶体管时，激励脉冲SP为先具有正电压的激励子脉冲SP2，再具有负电压的激励子脉冲SP1。例如负电压的激励子脉冲SP1的有效电压可以为-8V，正电压的激励子脉冲SP2的有效电压可以为8V；当然，负电压的激励子脉冲SP1的有效电压可以为-5V，正电压的激励子脉冲SP2的有效电压可以为8V，当然正电压的激励子脉冲SP2的有效电压以及负电压的激励子脉冲SP1的有效电压也可以设置为其它满足条件的电压，在此不作限定。并且，如图2b和图3b所示，具有激励脉冲SP和预设电压V_int(0)的初始信号Vint也可以为周期信号，其每个周期的时长为由多行像素电路组成的显示面板进行扫描一行像素电路的时长。

在具体实施时，在本发明实施例提供的上述像素电路中，预设时长需要根据实际应用中复位信号的有效脉冲信号的时长确定，例如，复位信号的有效脉冲信号的时长为8.7ms，则预设时长可以设置为1us，并且每个周期的时长可以为16.7us，当然，预设时长以及每个周期的时长也可以设置为其它时长，这需要根据显示面板的具体结构来确定，在此不作限定。

下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例仅是为了更好的解释本发明，但不限制本发明。

具体地，在具体实施时，在本发明实施例提供的上述像素电路中，如图4a至图5b所示，电压补偿模块1具体可以包括：第一开关晶体管M1；其中，

第一开关晶体管M1的控制极用于接收复位信号Re，第一开关晶体管M1的第一极用于接收初始化信号Vint，第一开关晶体管M1的第二极与驱动晶体管M0的控制极m0相连。

在具体实施时，在本发明实施例提供的上述像素电路中，如图4a和图5b所示，第一开关晶体管M1可以为P型开关晶体管；或者，如图4b和图5a所示，第一开关晶体管M1也可以为N型开关晶体管，在此不作限定。

在具体实施时，在本发明实施例提供的上述像素电路中，第一开关晶体管在复位信号的控制下处于导通状态时，将初始化信号提供给驱动晶体管的控制极。

具体地，在具体实施时，在本发明实施例提供的上述像素电路中，如图4a至图5b所示，电压输入模块2具体可以包括：第二开关晶体管M2；其中，

第二开关晶体管M2的控制极用于接收复位信号Re，第二开关晶体管M2的第一极与第一电源端VDD相连，第二开关晶体管M2的第二极与第一节点A相连。

在具体实施时，在本发明实施例提供的上述像素电路中，如图4a和图5b所示，第二开关晶体管M2可以为P型开关晶体管；或者，如图4b和图5a所示，第二开关晶体管M2也可以为N型开关晶体管，在此不作限定。

在具体实施时，在本发明实施例提供的上述像素电路中，第二开关晶体管在复位信号的控制下处于导通状态时，将第一电源端的信号提供给第一节点。

具体地，在具体实施时，在本发明实施例提供的上述像素电路中，如图4a至图5b所示，数据写入模块3具体可以包括：第三开关晶体管M3；其中，

第三开关晶体管M3的控制极用于接收扫描信号Scan，第三开关晶体管M3的第一极用于接收数据信号Vdata，第三开关晶体管M3的第二极与第一节点A相连。

在具体实施时，在本发明实施例提供的上述像素电路中，如图4a和图5b所示，第三开关晶体管M3可以为P型开关晶体管；或者，如图4b和图5a所示，第三开关晶体管M3也可以为N型开关晶体管，在此不作限定。

在具体实施时，在本发明实施例提供的上述像素电路中，第三开关晶体管在扫描信号的控制下处于导通状态时，将数据信号提供给第一节点。

具体地，在具体实施时，在本发明实施例提供的上述像素电路中，如图4a至图5b所示，补偿控制模块4具体可以包括：第四开关晶体管M4；其中，

第四开关晶体管M4的控制极用于接收扫描信号Scan，第四开关晶体管M4的第一极与驱动晶体管M0的控制极m0相连，第四开关晶体管M4的第二极与驱动晶体管M0的第二极m2相连。

在具体实施时，在本发明实施例提供的上述像素电路中，如图4a和图5b所示，第四开关晶体管M4可以为P型开关晶体管；或者，如图4b和图5a所示，第四开关晶体管M4也可以为N型开关晶体管，在此不作限定。

在具体实施时，在本发明实施例提供的上述像素电路中，第四开关晶体管在扫描信号的控制下处于导通状态时，导通驱动晶体管的控制极与其第二极，由于驱动晶体管的控制极与其第二极相连，因此可以控制驱动晶体管处于二极管状态。

具体地，在具体实施时，在本发明实施例提供的上述像素电路中，如图4a至图5b所示，发光控制模块6具体可以包括：第五开关晶体管M5与第六开关晶体管M6；其中，

第五开关晶体管M5的控制极用于接收发光控制信号EM，第五开关晶体管M5的第一极用于接收参考信号Vref，第五开关晶体管M5的第二极与第一节点A相连；

第六开关晶体管M6的控制极用于接收发光控制信号EM，第六开关晶体管M6的第一极与驱动晶体管M0的第二极m2相连，第六开关晶体管M6的第二极与发光器件L的第二端相连。

在具体实施时，在本发明实施例提供的上述像素电路中，如图4a和图5b所示，第五开关晶体管M5与第六开关晶体管M6可以为P型开关晶体管；或者，如图4b和图5a所示，第五开关晶体管M5与第六开关晶体管M6也可以为N型开关晶体管，在此不作限定。

在具体实施时，在本发明实施例提供的上述像素电路中，第五开关晶体管在发光控制信号的控制下处于导通状态时，将参考信号提供给第一节点。第六开关晶体管在发光控制信号的控制下处于导通状态时，可以导通驱动晶体管的第二极与发光器件的第二端，从而将驱动晶体管的第二极的信号提供给发光器件的第二端。

具体地，在具体实施时，在本发明实施例提供的上述像素电路中，如图4a至图5b所示，存储模块5具体可以包括：电容C；其中，

电容C的第一端与第一节点A相连，第二端与驱动晶体管M0的控制极m0相连。

在具体实施时，在本发明实施例提供的上述像素电路中，电容在第一节点的信号和驱动晶体管的控制极的信号的共同控制下进行充电；并在第一节点的信号和驱动晶体管的控制极的信号的共同控制下进行放电；以及在驱动晶体管的控制极处于浮接状态时，保持第一节点和驱动晶体管的控制极之间的电压差稳定，以将驱动晶体管的阈值电压V_th和第一电源端的电压V_dd存储于驱动晶体管的控制极上。

以上仅是举例说明本发明实施例提供的像素电路中电压补偿模块、电压输入模块、数据写入模块、补偿控制模块、存储模块以及发光控制模块的具体结构，在具体实施时，电压补偿模块、电压输入模块、数据写入模块、补偿控制模块、存储模块以及发光控制模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。

进一步地，为了简化像素电路的制作工艺流程，在具体实施时，在本发明实施例提供的上述像素电路中，如图4a所示，在驱动晶体管M0为P型晶体管时，所有的开关晶体管可以均为P型开关晶体管。或如图5a所示，在驱动晶体管M0为N型晶体管时，所有的开关晶体管可以均为N型开关晶体管，在此不作限定。

在具体实施时，在本发明实施例提供的上述像素电路中，P型开关晶体管在高电位作用下截止，在低电位作用下导通；N型开关晶体管在高电位作用下导通，在低电位作用下截止。

需要说明的是，在本发明实施例提供的上述像素电路中，驱动晶体管和开关晶体管可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal Oxide Scmiconductor)，在此不作限定。在具体实施时，这些开关晶体管的控制极作为开关晶体管的栅极，并且这些开关晶体管根据开关晶体管类型以及信号端的信号的不同，可以将第一极作为开关晶体管的源极或漏极，以及将第二极作为开关晶体管的漏极或源极，在此不作限定。并且在描述具体实施例时，均是以驱动晶体管和开关晶体管为薄膜晶体管为例进行说明的。

下面以图4a和图5a所示的像素电路为例，结合电路时序图对本发明实施例提供的上述像素电路的工作过程作以描述。下述描述中以1表示高电位，0表示低电位。需要说明的是，1和0是逻辑电位，其仅是为了更好的解释本发明实施例的具体工作过程，而不是在具体实施时施加在各开关晶体管的控制极上的电位。

实施例一、

如图4a所示，驱动晶体管M0为P型晶体管，所有开关晶体管均为P型晶体管；以图3a所示的初始化信号Vint为例，对应的电路时序图如图6a所示。具体地，选取如图6a所示的输入时序图中的T1、T2、T3以及T4四个阶段。

在T1阶段，Scan＝1，Re＝0，EM1＝1。

由于Re＝0，因此第一开关晶体管M1与第二开关晶体管M2均导通。由于Scan＝1，因此第三开关晶体管M3和第四开关晶体管M4均截止。由于EM1＝1，因此第五开关晶体管M5和第六开关晶体管M6均截止。导通的第二开关晶体管M2将第一电源端VDD的信号提供给第一节点。导通的第一开关晶体管M1将具有激励脉冲的初始化信号Vint提供给驱动晶体管M0的栅极，对驱动晶体管M0的栅极的电压进行激励以使驱动晶体管M0的栅极的电压趋于目标电压值。电容C根据第一节点A的信号以后驱动晶体管M0的信号进行放电复位。

在T2阶段，Scan＝1，Re＝0，EM1＝1。

由于Re＝0，因此第一开关晶体管M1与第二开关晶体管M2均导通。由于Scan＝1，因此第三开关晶体管M3和第四开关晶体管M4均截止。由于EM1＝1，因此第五开关晶体管M5和第六开关晶体管M6均截止。导通的第二开关晶体管M2将第一电源端VDD的信号提供给第一节点A。导通的第一开关晶体管M1将具有预设电压V_int(0)的初始化信号Vint提供给驱动晶体管M0的栅极，对驱动晶体管M0的栅极进行复位。

在T3阶段，Scan＝0，Re＝1，EM1＝1。

由于Scan＝0，因此第三开关晶体管M3和第四开关晶体管M4均导通。由于Re＝1，因此第一开关晶体管M1与第二开关晶体管M2均截止。由于EM1＝1，因此第五开关晶体管M5和第六开关晶体管M6均截止。导通的第三开关晶体管M3将数据信号Vdata提供给第一节点A，使第一节点A的电压为V_data，即电容C第一端的电压为V_data。导通的第四开关晶体管M4使驱动晶体管M0的栅极与其漏极导通，控制驱动晶体管M0处于二极管状态，由于处于二极管连接状态的驱动晶体管M0以及导通的第四开关晶体管M4可以使第一电源端VDD对电容C进行充电，直至驱动晶体管M0的栅极的电压变为V_dd+V_th为止，即电容C第二端的电压为V_dd+V_th。此时电容C两端的电压差为：V_data-V_dd-V_th。

在T4阶段，Scan＝1，Re＝1，EM1＝0。

由于EM1＝0，因此第五开关晶体管M5和第六开关晶体管M6均导通。由于Scan＝1，因此第三开关晶体管M3和第四开关晶体管M4均截止。由于Re＝1，因此第一开关晶体管M1与第二开关晶体管M2均截止。导通的第五开关晶体管M5将参考信号Vref提供给第一节点A，因此第一节点A的电压为V_ref。由于第一开关晶体管M1和第四开关晶体管M4均截止，因此驱动晶体管M0的栅极处于浮接状态，即电容C的第二端处于浮接状态。根据电容C的电荷在跳变前后的电荷守恒原则，为了保持电容C两端的电压差仍为：V_data-V_dd-V_th，因此电容C的第二端的电压跳变为：V_ref-V_data+V_dd+V_th，即驱动晶体管M0的栅极的电压为：V_ref-V_data+V_dd+V_th。并且此时驱动晶体管M0处于饱和状态，驱动晶体管M0的源极的电压为V_dd，根据饱和状态电流特性可知，流过驱动晶体管M0且用于驱动发光器件L发光的工作电流I_L满足公式：I_L＝K(V_gs-V_th)²＝K[(V_ref-V_data+V_dd+V_th-V_dd)-V_th]²＝K(V_ref-V_data)²；其中，V_gs为驱动晶体管M0的栅源电压；K为结构参数，相同结构中此数值相对稳定，可以算作常量。通过上式可知，驱动晶体管M0处于饱和状态时的电流仅与参考信号Vref的电压V_ref和数据信号Vdata的电压V_data相关，而与驱动晶体管M0的阈值电压V_th以及第一电源端VDD的电压V_dd无关，可以解决由于驱动晶体管M0的工艺制程以及长时间的操作造成的阈值电压V_th漂移，以及IR Drop对流过发光器件的电流的影响，从而使发光器件L的工作电流保持稳定，实现发光稳定。

实施例二、

如图5a所示，驱动晶体管M0为N型晶体管，所有开关晶体管均为N型晶体管；以图3b所示的初始化信号Vint为例，对应的电路时序图如图6b所示。具体地，选取如图6b所示的输入时序图中的T1、T2、T3以及T4四个阶段。

在T1阶段，Scan＝0，Re＝1，EM1＝0。

由于Re＝1，因此第一开关晶体管M1与第二开关晶体管M2均导通。由于Scan＝0，因此第三开关晶体管M3和第四开关晶体管M4均截止。由于EM1＝0，因此第五开关晶体管M5和第六开关晶体管M6均截止。导通的第二开关晶体管M2将第一电源端VDD的信号提供给第一节点。导通的第一开关晶体管M1将具有激励脉冲的初始化信号Vint提供给驱动晶体管M0的栅极，对驱动晶体管M0的栅极的电压进行激励以使驱动晶体管M0的栅极的电压趋于目标电压值。电容C根据第一节点A的信号以后驱动晶体管M0的信号进行放电复位。

在T2阶段，Scan＝0，Re＝1，EM1＝0。

由于Re＝1，因此第一开关晶体管M1与第二开关晶体管M2均导通。由于Scan＝0，因此第三开关晶体管M3和第四开关晶体管M4均截止。由于EM1＝0，因此第五开关晶体管M5和第六开关晶体管M6均截止。导通的第二开关晶体管M2将第一电源端VDD的信号提供给第一节点A。导通的第一开关晶体管M1将具有预设电压V_int(0)的初始化信号Vint提供给驱动晶体管M0的栅极，对驱动晶体管M0的栅极进行复位。

在T3阶段，Scan＝1，Re＝0，EM1＝0。

由于Scan＝1，因此第三开关晶体管M3和第四开关晶体管M4均导通。由于Re＝0，因此第一开关晶体管M1与第二开关晶体管M2均截止。由于EM1＝0，因此第五开关晶体管M5和第六开关晶体管M6均截止。导通的第三开关晶体管M3将数据信号Vdata提供给第一节点A，使第一节点A的电压为V_data，即电容C第一端的电压为V_data。导通的第四开关晶体管M4使驱动晶体管M0的栅极与其源极导通，控制驱动晶体管M0处于二极管状态，由于处于二极管连接状态的驱动晶体管M0以及导通的第四开关晶体管M4可以使第一电源端VDD对电容C进行充电，直至驱动晶体管M0的栅极的电压变为V_dd+V_th为止，即电容C第二端的电压为V_dd+V_th。此时电容C两端的电压差为：V_data-V_dd-V_th。

在T4阶段，Scan＝0，Re＝0，EM1＝1。

由于EM1＝1，因此第五开关晶体管M5和第六开关晶体管M6均导通。由于Scan＝0，因此第三开关晶体管M3和第四开关晶体管M4均截止。由于Re＝0，因此第一开关晶体管M1与第二开关晶体管M2均截止。导通的第五开关晶体管M5将参考信号Vref提供给第一节点A，因此第一节点A的电压为V_ref。由于第一开关晶体管M1和第四开关晶体管M4均截止，因此驱动晶体管M0的栅极处于浮接状态，即电容C的第二端处于浮接状态。根据电容C的电荷在跳变前后的电荷守恒原则，为了保持电容C两端的电压差仍为：V_data-V_dd-V_th，因此电容C的第二端的电压跳变为：V_ref-V_data+V_dd+V_th，即驱动晶体管M0的栅极的电压为：V_ref-V_data+V_dd+V_th。并且此时驱动晶体管M0处于饱和状态，驱动晶体管M0的漏极的电压为V_dd，根据饱和状态电流特性可知，流过驱动晶体管M0且用于驱动发光器件L发光的工作电流I_L满足公式：I_L＝K(V_gd-V_th)²＝K[(V_ref-V_data+V_dd+V_th-V_dd)-V_th]²＝K(V_ref-V_data)²；其中，V_gd为驱动晶体管M0的栅漏电压；K为结构参数，相同结构中此数值相对稳定，可以算作常量。通过上式可知，驱动晶体管M0处于饱和状态时的电流仅与参考信号Vref的电压V_ref和数据信号Vdata的电压V_data相关，而与驱动晶体管M0的阈值电压V_th以及第一电源端VDD的电压V_dd无关，可以解决由于驱动晶体管M0的工艺制程以及长时间的操作造成的阈值电压V_th漂移，以及IR Drop对流过发光器件的电流的影响，从而使发光器件L的工作电流保持稳定，实现发光稳定。

在本发明实施例一和实施例二中，由于在T1阶段，对驱动晶体管的栅极施加一个激励脉冲，可以使驱动晶体管的栅极的电压趋于目标电压值，从而在T2阶段时，驱动晶体管的栅极的电压可以快速的达到预设电压的电压值，从而可以改善驱动晶体管的迟滞现象，降低其响应时间。

基于同一发明构思，本发明实施例还提供了一种本发明实施例提供的上述任一种像素电路的驱动方法，如图7所示，包括：激励阶段、复位阶段、补偿阶段以及发光阶段；其中，

S701、在激励阶段，电压补偿模块在复位信号的控制下将具有激励脉冲的初始化信号提供给驱动晶体管的控制极；电压输入模块在复位信号的控制下将第一电源端的信号提供给第一节点；存储模块在第一节点的信号与驱动晶体管的控制极的信号的控制下进行放电；

S702、在复位阶段，电压补偿模块在复位信号的控制下将具有预设电压的初始化信号提供给驱动晶体管的控制极；电压输入模块在复位信号的控制下将第一电源端的信号提供给第一节点；存储模块在第一节点的信号与驱动晶体管的控制极的信号的控制下进行放电；

S703、在补偿阶段，数据写入模块在扫描信号的控制下将数据信号提供给第一节点；补偿控制模块在扫描信号的控制下导通驱动晶体管的控制极与其第二极，控制驱动晶体管处于二极管状态；存储模块在第一节点的信号与驱动晶体管的控制极的信号的控制下进行充电；

S704、在发光阶段，存储模块在驱动晶体管的控制极处于浮接状态时保持第一节点与驱动晶体管的控制极之间的电压差稳定；发光控制模块在发光控制信号的控制下将参考信号提供给第一节点以及将驱动晶体管的第二极的信号提供给发光器件的第二端，以控制驱动晶体管驱动发光器件发光。

本发明实施例提供的上述驱动方法，在激励阶段通过先将具有激励脉冲的初始化信号提供给驱动晶体管的控制极，对驱动晶体管的控制极的电压进行激励以使驱动晶体管的控制极的电压趋于目标电压值，实现补偿恢复；在复位阶段将具有预设电压的初始化信号提供给驱动晶体管的控制极，以使驱动晶体管的控制极的电压快速达到预设电压，从而可以改善由于驱动晶体管的迟滞现象带来的显示残像问题。

基于同一发明构思，本发明实施例还提供了一种显示面板，包括：本发明实施例提供的上述任一种像素电路。该显示面板解决问题的原理与前述的像素电路相似，因此该显示面板的实施可以参见上述像素电路的实施，重复之处不再赘述。

在具体实施时，在本发明实施例提供的上述显示面板中，像素电路沿行方向排列，显示面板还包括：显示驱动芯片；其中，

显示驱动芯片用于根据像素电路中驱动晶体管的类型确定初始化信号的预设电压，并根据确定的预设电压以及显示面板中扫描一行像素电路的时长确定初始化信号的激励脉冲；并在像素电路处于激励阶段时，向初始化信号端输入激励脉冲；在像素电路处于复位阶段时，向初始化信号端输入预设电压。这样可以根据显示面板的具体结构对像素电路输入对应的激励脉冲和预设电压。

在具体实施时，在本发明实施例提供的上述显示面板中，在确定驱动晶体管为P型晶体管时，初始信号的激励脉冲为具有负电压的激励脉冲，即激励脉冲的有效电压小于预设电压，例如激励脉冲SP的有效电压可以为-8V，当然激励脉冲SP的有效电压也可以设置为其它满足条件的电压，在此不作限定。或者，为了更好的改善驱动晶体管的迟滞现象，激励脉冲包括具有负电压的激励子脉冲和具有正电压的激励子脉冲；在确定驱动晶体管为P型晶体管时，激励脉冲为先具有负电压的激励子脉冲，再具有正电压的激励子脉冲。例如负电压的激励子脉冲的有效电压可以为-8V，正电压的激励子脉冲的有效电压可以为8V；当然，负电压的激励子脉冲的有效电压也可以为-5V，正电压的激励子脉冲的有效电压也可以为8V，当然正电压的激励子脉冲的有效电压以及负电压的激励子脉冲的有效电压也可以设置为其它满足条件的电压，在此不作限定。

或者，在具体实施时，在本发明实施例提供的上述像素电路中，在确定驱动晶体管M0为N型晶体管时，初始信号的激励脉冲为具有正电压的激励脉冲，即激励脉冲的有效电压大于预设电压，例如，激励脉冲的有效电压可以为8v，当然激励脉冲的有效电压也可以设置为其它满足条件的电压，在此不作限定。或者，为了更好的改善驱动晶体管的迟滞现象，激励脉冲包括具有负电压的激励子脉冲和具有正电压的激励子脉冲；在确定驱动晶体管为N型晶体管时，激励脉冲为先具有正电压的激励子脉冲，再具有负电压的激励子脉冲。例如负电压的激励子脉冲的有效电压可以为-8V，正电压的激励子脉冲的有效电压可以为8V；当然，负电压的激励子脉冲的有效电压也可以为-5V，正电压的激励子脉冲的有效电压也可以为8V，当然正电压的激励子脉冲的有效电压以及负电压的激励子脉冲的有效电压也可以设置为其它满足条件的电压，在此不作限定。

在具体实施时，在本发明实施例提供的上述显示面板中，显示驱动芯片通过同一信号线向各像素电路输入初始化信号；

显示驱动芯片还用于根据显示面板中扫描一行像素电路的时长确定初始化信号的一个周期时长。当然显示驱动芯片也可以通过与各像素电路一一对应的信号线向各像素电路输入初始化信号。

一般显示面板的刷新频率包括：50HZ、60HZ或120Hz等，并且不同型号的显示面板包括的屏幕分辨率也不同，其中屏幕分辨率例如为HD(High Definition，高清)、FHD(Full High Definition，全高清)、QHD(Quarter High Definition，高清的)。因此，不同型号的显示面板扫描一行像素电路的时长也不同。在显示面板的型号为HD时，以图3a所示的初始化信号为例，预设时长预设时长可以设置为2us，其中具有负电压的激励子脉冲的时长为1us，具有正电压的激励子脉冲的时长为1us，并且每个周期的时长可以为16.7us。在实际应用中，显示面板扫描一行像素电路的时长需要根据实际应用环境来确定，在此不作限定。

在具体实施时，在本发明实施例提供的上述显示面板中，显示面板可以为有机电致发光显示面板。

一般显示面板通过JND(Just Noticeable Difference，最小可觉差)值来表示其显示的效果，并且在JND值小于或等于0.004时，人眼将难以觉察到显示面板在显示相邻两帧画面时的残像问题。以显示面板包括图4a所示的像素电路为例，对该显示面板进行检测，得到调整前后的JND值，如图8所示，其中，横坐标代表时间，纵坐标代表JND值，S1代表检测现有技术中以直流恒定电压为初始化信号的显示面板的JND曲线，S2代表本发明实施例提供的显示面板的JND曲线。可以看出，S2曲线在10s时JND值就可以达到0.005，而S1曲线在将近30s时JND值才能偶尔达到0.005，S2曲线相比S1曲线下降的快，因此S2曲线相比S1曲线可以较快的达到0.004，说明本发明实施例通过在显示面板中的像素电路处于激励阶段时，向初始化信号端输入激励脉冲，从而可以对驱动晶体管的控制极输入激励脉冲，对驱动晶体管的控制进行激励以使驱动晶体管的控制极的电压趋于目标电压值，实现补偿恢复；在像素电路处于复位阶段时，向初始化信号端输入预设电压，从而使像素电路中的驱动晶体管的控制极的电压为预设电压，相比现有技术中的显示面板可以改善显示面板由于驱动晶体管的迟滞现象带来的显示残像问题。

基于同一发明构思，本发明实施例还提供了一种本发明实施例提供的上述任一种显示面板的驱动方法，如图9所示，包括：

S901、根据像素电路中驱动晶体管的类型确定初始化信号的预设电压，并根据确定的预设电压以及显示面板中扫描一行像素电路的时长确定初始化信号的激励脉冲；

S902、在确定像素电路处于激励阶段时，向初始化信号端输入激励脉冲；

S903、在确定像素电路处于复位阶段时，向初始化信号端输入预设电压。

本发明实施例提供的上述驱动方法，通过像素电路中驱动晶体管的类型可以确定得到初始化信号的预设电压，并根据确定的预设电压以及显示面板中扫描一行像素电路的时长可以确定得到初始化信号的激励脉冲，在像素电路处于激励阶段时，向初始化信号端输入激励脉冲，从而可以对驱动晶体管的控制极输入激励脉冲，对驱动晶体管的控制进行激励以使驱动晶体管的控制极的电压趋于目标电压值，实现补偿恢复；在像素电路处于复位阶段时，向初始化信号端输入预设电压，从而使像素电路中的驱动晶体管的控制极的电压为预设电压，从而可以改善显示面板由于驱动晶体管的迟滞现象带来的显示残像问题。

基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。该显示装置的实施可以参见上述像素电路的实施例，重复之处不再赘述。

本发明实施例提供的像素电路、显示面板、显示装置及驱动方法；包括：电压补偿模块、电压输入模块、数据写入模块、补偿控制模块、存储模块、发光控制模块、驱动晶体管以及发光器件；其中，通过电压补偿模块先将具有激励脉冲的初始化信号提供给驱动晶体管的控制极，对驱动晶体管的控制极的电压进行激励以使驱动晶体管的控制极的电压趋于目标电压值，实现补偿恢复；在预设时长之后将具有预设电压的初始化信号提供给驱动晶体管的控制极，以使驱动晶体管的控制极的电压快速达到预设电压，从而可以改善由于驱动晶体管的迟滞现象带来的显示残像问题。并且本发明实施例提供的像素电路、显示面板、显示装置及驱动方法；还可以通过上述六个模块以及驱动晶体管的相互配合，可以使像素电路中的驱动晶体管驱动发光器件发光的工作电流仅与数据信号的电压以及参考信号的电压有关，而与驱动晶体管的阈值电压以及第一电源端的电压无关，可以避免驱动晶体管的阈值电压以及IR Drop对流过发光器件的工作电流的影响，从而使驱动发光器件发光的工作电流保持稳定，进而可以提高显示面板中显示画面亮度的均匀性。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。