一种显示模组及其驱动方法与流程

本发明涉及显示技术领域，尤其涉及一种显示模组及其驱动方法。

背景技术：

显示模组基本工作原理是：阵列基板上设置有纵横交错的栅线和数据线，栅线和数据线围成像素，像素内设置有选通晶体管和像素电极，一条栅线控制一行选通晶体管的开启，进而决定数据线是否对该行像素的像素电极进行充电，因此，为了驱动显示装置，阵列基板上需要设置栅极驱动电路和源极驱动电路，其中，栅极驱动电路向栅线输出栅极驱动信号，源极驱动电路向数据线输出数据信号。

目前，显示装置正向着大尺寸、高解析度的方向发展，一条栅线需要控制的选通晶体管越来越多，为了避免距离栅极驱动电路较远的选通晶体管的开启电压不足，例如公开号为CN101202024A的专利申请，如图1所示，显示装置包括分别位于栅线两端的两个栅极驱动电路，两个栅极驱动电路同时从两侧向一条栅线输出相同的栅极驱动信号，进而保证了该栅线控制的所有选通晶体管的正常开启。

但对于大尺寸、高解析度的显示装置而言，栅线、数据线和公共电极线等电阻较大，且栅线、数据线和公共电极之间的耦合电容较大，当两个栅极驱动电路同时驱动一条栅线时，一行选通晶体管同时开启，一行像素电极同时充电，会在很大程度上拉动公共电极的电压，进而影响施加在像素上的实际电压，容易出现残像、串扰等不良。

为解决上述问题，公开号为CN104318890A的专利申请提供一种阵列基板，如图2所示，所述阵列基板上设置有多条栅线，所述栅线两端分别连接第一栅极驱动电路和第二栅极驱动电路，其特征在于，每条所述栅线分为与所述第一栅极驱动电路连接的第一栅线部分和与所述第二栅极驱动电路连接的第二栅线部分，所述第一栅线部分和所述第二栅线部分之间设置有开关元件。避免同一条栅线控制的选通晶体管同步开启，进而减小对公共电极电压的拉动，同时，单侧栅极驱动电路驱动的线路不至于过长。

但上述专利申请存在的问题在于由于第一栅线部分和第二栅线部分之间设置有开关元件，使得显示区域布线更加复杂，也增大了阵列基本的体积以及成本。

另外一个需要关注的问题是，由于显示模组本身的温度会随着工作时间的持续而发生变化，这样使得显示模组中的电源单元输出电压信号不可避免的发生漂移，也会影响到选通晶体管的正常开启，从而降低显示品质。

技术实现要素：

为解决上述技术问题，本发明提供一种显示模组，其包括控制印刷电路板、数据驱动电路、第一栅极驱动电路、以及第二栅极驱动电路，所述第二栅极驱动电路中设置有检测单元，用于检测靠近第二栅极驱动电路模块一侧的选通晶体管有无正常开启。

所述控制印刷电路板上安装有时序控制器、第一电平变换器和第二电平变换器、以及电源单元，所述第一栅极驱动电路和第二栅极驱动电路经过数据驱动电路被连接到时序控制器和电源单元，或者经过柔性印刷电路板被直接连接到时序控制器和电源单元。

第一电平变换器和第二电平变换器经过数据驱动电路将产生的脉冲提供给第一栅极驱动电路和第二栅极驱动电路，第一栅极驱动电路输出第一栅极脉冲CKV1，第二栅极驱动电路输出第二栅极脉冲CKV2，第一栅极脉冲CKV1具有使选通晶体管导通的开启信号V1和关断信号V0，第二栅极脉冲CKV2具有使选通晶体管导通的开启信号V2和关断信号V0，其中，V2大于或等于V1。

在选通时段T的第一选通时段t1内，第一栅极驱动电路130输出第一栅极脉冲CKV1的开启信号V1至栅线部分；第二栅极驱动电路140的检测单元检测靠近第二栅极驱动电路140一侧的选通晶体管是否正常开启；如果正常开启，则在选通时段T的第二选通时段t2内，第一栅极驱动电路130继续提供开启信号V1进行驱动，否则，在选通时段T的第二选通时段t2内，第一栅极驱动电路130停止提供开启信号，同时第二栅极驱动电路140提供第二栅极脉冲CKV2的开启信号V2进行驱动。

第一选通时段t1和第二选通时段t2相等，或者第二选通时段t2比第一选通时段t1大。

所述电源单元中设置稳压电路，包括：双极型晶体管Q1、Q2、Q3；PMOS晶体管M30、M31、M32、M33；NMOS晶体管M40、M41；电阻R1、R2、R3、R4、R41；运算放大器A1，缓冲器B1、B2；电容Cc；

其中，PMOS晶体管M30、M31、M32、M33的源极连接电源电压VDD，PMOS晶体管M30的栅极连接PMOS晶体管M31、M32、M33的栅极，晶体管M30的漏极连接晶体管Q1的发射极以及电阻R1的一端，电阻R1的另一端连接电阻R2的一端以及缓冲器B1的输入端，缓冲器B1的输出端连接晶体管Q1、Q2的基极，电阻R2的另一端以及晶体管Q1的集电极接地；

PMOS晶体管M31的漏极连接晶体管Q2的发射极以及运算放大器A1的反相输入端，晶体管Q2的集电极接地；运算放大器A1的输出端连接晶体管M31的栅极，运算放大器A1的正相输入端连接NMOS晶体管M41的栅极；

NMOS晶体管M40的漏极连接晶体管M32的栅极，晶体管M40的栅极连接电阻R41的另一端以及晶体管M41的漏极，晶体管M40的源极接地；晶体管M32的漏极连接晶体管Q3的发射极，晶体管Q3的基极连接缓冲器B2的输出端，晶体管Q3的集电极接地；电阻R41的一端连接电源电压VDD，另一端连接晶体管M41的漏极，晶体管M41的源极接地；

电容Cc的一端连接电源电压VDD，另一端连接晶体管M33的栅极，晶体管M33的源极连接电源电压VDD，漏极连接电阻R3的一端，并作为稳压电路的输出端；电阻R3的另一端连接缓冲器B2的输入端以及电阻R4的一端，电阻R4的另一端接地。

缓冲器B1、B2为低输出阻抗单位增益缓冲器，缓冲器电路包括PMOS晶体管M1、M2、M5、M7；NMOS晶体管M3、M4、M6、M8、Ms1；电阻R8、电容Cc1；

其中晶体管M5、M7的源极以及电阻R8的一端连接电源电压VDD，晶体管M5的栅极连接晶体管M7的栅极，晶体管M5的漏极连接晶体管M1、M2的源极，晶体管M1的栅极连接晶体管Ms1的栅极以及电阻R8的另一端，并作为缓冲器的输出端；晶体管M1的漏极连接晶体管M3的漏极以及栅极，晶体管M3的栅极连接晶体管M4的栅极，晶体管M3、M4的源极接地；

晶体管M2栅极连接晶体管Ms1的源极，并作为缓冲器的输入端，晶体管M2的漏极连接晶体管M4的漏极以及晶体管M6、M8的栅极；

晶体管M7的栅极连接其漏极，晶体管M7的漏极连接晶体管Ms1的漏极以及晶体管M6的漏极，晶体管M6的栅极连接电容Cc1的一端，电容Cc1的另一端以及晶体管M6的源极接地；晶体管M8的源极接地，漏极连接电阻R8的另一端以及晶体管Ms1的栅极。

本发明还提供一种显示模组的驱动方法，所述显示模组包括控制印刷电路板、数据驱动电路、第一栅极驱动电路、以及第二栅极驱动电路，其特征在于：所述第二栅极驱动电路中设置有检测单元，用于检测靠近第二栅极驱动电路模块一侧的选通晶体管有无正常开启，第一栅极驱动电路输出第一栅极脉冲CKV1，第二栅极驱动电路输出第二栅极脉冲CKV2，第一栅极脉冲CKV1具有使选通晶体管导通的开启信号V1和关断信号V0，第二栅极脉冲CKV2具有使选通晶体管导通的开启信号V2和关断信号V0，所述方法包括以下步骤：

S101：在选通时段T的第一选通时段t1内，第一栅极驱动电路130输出第一栅极脉冲CKV1的开启信号V1至栅线部分；

S102：第二栅极驱动电路的检测单元检测靠近第二栅极驱动电路一侧的选通晶体管是否正常开启；如果正常开启，则转向S103，否则，转向S104；

S103：在选通时段T的第二选通时段t2内，第一栅极驱动电路继续提供开启信号V1进行驱动；

S104：在选通时段T的第二选通时段t2内，第一栅极驱动电路停止提供开启信号，同时第二栅极驱动电路提供第二栅极脉冲CKV2的开启信号V2进行驱动，以正常开启选通晶体管。

V2大于或等于V1。

第一选通时段t1和第二选通时段t2相等，或者第二选通时段t2比第一选通时段t1大。

本发明所提供的驱动模组，通过在第二栅极驱动电路中设置检测单元检测选通晶体管是否正常开启，从而决定是否由第二栅极驱动电路向栅线提供开启信号。在第二栅极驱动电路向栅线提供开启信号时，由于开启信号V1的渐进衰减效果，使得开启信号V2的开启能力得以增强，从而在不增加显示区域电路负担的前提下，提高选通晶体管的开启效果。另外，由于电源单元的稳压电路的作用，使得电源单元输出的电压信号可以不受温度变化的干扰，从而减少对晶体管开启的影响。

附图说明

图1为现有技术1显示模组示意图；

图2为现有技术2显示模组示意图；

图3为本发明显示模组示意图；

图4为本发明显示模组驱动方法流程图；

图5为本发明显示模组电源单元稳压电路图；

图6为本发明显示模组电源单元稳压电路缓冲器电路图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一

实施例一提供一种显示模组及其驱动方法，能够在不增加硬件负担前提下，减小对公共电极电压的拉动并保证选通晶体管的正常开启。

如图3所示，该显示模组包括控制印刷电路板104、数据驱动电路120、第一栅极驱动电路130、以及第二栅极驱动电路140。

时序控制器170、第一电平变换器150和第二电平变换器160、电源单元180被安装在控制印刷电路板104上。所述控制印刷电路板104经柔性印刷电路板102被连接到TFT基底。被设置到LCD面板110的第一栅极驱动电路130和第二栅极驱动电路140经过数据驱动电路120被连接到时序控制器170和电源单元180，或者可经过柔性印刷电路板102被直接连接到时序控制器170和电源单元180。

时序控制器170将输出使能信号OE、栅极时钟信号CVP和栅极起始信号STV提供给第一电平变换器150和第二电平变换器160中的每一个。而且，时序控制器170调节负载信号(TP)的时序，然后将其提供给数据驱动电路120。同时，通过电源单元180向第一电平变换器150和第二电平变换器160提供作为栅极线驱动电压的栅极导通电压V_ON和栅极截止电压V_OFF，并且时序控制器170还向第一电平变换器150和第二电平变换器160提供作为栅极控制信号的输出使能信号OE、栅极时钟信号CPV和栅极扫描起始信号STV。第一电平变换器150和第二电平变换器160产生在栅极导通电压和栅极截止电压的电平之间变换的相应起始脉冲STVP、第一栅极脉冲CKV1和第二栅极脉冲CKV2。然后，第一电平变换器150和第二电平变换器160经过数据驱动电路120将产生的脉冲提供给第一栅极驱动电路130和第二栅极驱动电路140。

栅极起始信号STV是指示一个帧的起始的信号。起始脉冲STVP是用于使栅极驱动电路130或140在一帧中产生第一栅极驱动信号的信号。第一栅极脉冲CKV1具有可使选通晶体管导通的开启信号V1和关断信号V0，第二栅极脉冲CKV2具有可使选通晶体管导通的开启信号V2和关断信号V0，其中，V1可以和V2相等。

另外，第二栅极驱动电路模块中集成有检测单元，用于检测靠近第二栅极驱动电路模块一侧的选通晶体管有无正常开启。

所述显示模组的驱动方法如下：

S101：在选通时段T的第一选通时段t1内，第一栅极驱动电路130输出第一栅极脉冲CKV1的开启信号V1至栅线部分；

S102：第二栅极驱动电路140的检测单元检测靠近第二栅极驱动电路140一侧的选通晶体管是否正常开启；如果正常开启，则转向S103，否则，转向S104；

S103：在选通时段T的第二选通时段t2内，第一栅极驱动电路130继续提供开启信号V1进行驱动；

S104：在选通时段T的第二选通时段t2内，第一栅极驱动电路130停止提供开启信号，同时第二栅极驱动电路140提供第二栅极脉冲CKV2的开启信号V2进行驱动，以正常开启选通晶体管。

在所述显示模组的驱动方法中，当第一栅极驱动电路130能够正常开启显示区域所有选通晶体管时，是不需要第二栅极驱动电路工作的，只有当检测单元检测到靠近第二栅极驱动电路140侧的选通晶体管存在不正常开启的情况下，才由第二栅极驱动电路140提供第二栅极脉冲CKV2。在第二栅极驱动电路140工作的同时，中止第一栅极驱动电路130的工作。在第一栅极驱动电路130停止向栅线提供第一栅极脉冲CKV1时，由于选通晶体管本身的寄生电容，使得信号不会立即衰减至关断信号，此时，相当于为第二栅极脉冲CKV2提供了预充电，增强了第二栅极脉冲CKV2开启选通晶体管的能力，使得选通晶体管能够正常开启。

选通时段T指的是在一个帧内，为了开启某条栅线上的选通晶体管，而由栅极驱动电路提供开启信号的时间段，在本实施例中，T由t1和t2组成，并且t1和t2为连续时间段，示意性的，第一选通时段t1和第二选通时段t2可以各占选通时段T的一半，或者第二选通时段t2比第一选通时段t1大，比如t2为0.6T，t1为0.4T。

本领域技术人员不难理解，V2还可以大于V1，以进一步保证选通晶体管的正常开启。

其中检测单元可以是本领域任何可检测选通晶体管开启与否的手段，其本身结构不是本发明重点，不作过多描述。

进一步地，选通晶体管的开启信号和关断信号的大小可以根据选通晶体管的V-I特性进行选择。另外，由于阵列基板上的像素内设置有显示薄膜晶体管，显示薄膜晶体管也需要开启信号和关断信号来控制其开启和关断，为了简化阵列基板的驱动方法，本发明实施例中优选选通晶体管的开启信号和关断信号与选通晶体管的开启信号和关断信号相同。

此外，本发明实施例还提供了一种显示装置，该显示装置包括以上显示模组。具体地，该显示装置可以为液晶面板、电子纸、有机发光显示面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

实施例二

实施例二为电源单元提供一种稳压电路，以消除温度变化给电压信号带来的影响，从而进一步影响选通晶体管的开启。示例性的，本实施例二稳压电路提供电压为V_REF。

参见图5和6，本实施例2的稳压电路包括：双极型晶体管Q1、Q2、Q3；PMOS晶体管M30、M31、M32、M33；NMOS晶体管M40、M41；电阻R1、R2、R3、R4、R41；运算放大器A1，缓冲器B1、B2；电容Cc。

图5为本发明显示模组电源单元稳压电路图。其中，PMOS晶体管M30、M31、M32、M33的源极连接电源电压VDD，PMOS晶体管M30的栅极连接PMOS晶体管M31、M32、M33的栅极，晶体管M30的漏极连接晶体管Q1的发射极以及电阻R1的一端，电阻R1的另一端连接电阻R2的一端以及缓冲器B1的输入端，缓冲器B1的输出端连接晶体管Q1、Q2的基极，电阻R2的另一端以及晶体管Q1的集电极接地；

PMOS晶体管M31的漏极连接晶体管Q2的发射极以及运算放大器A1的反相输入端，晶体管Q2的集电极接地；运算放大器A1的输出端连接晶体管M31的栅极，运算放大器A1的正相输入端连接NMOS晶体管M41的栅极；

NMOS晶体管M40的漏极连接晶体管M32的栅极，晶体管M40的栅极连接电阻R41的另一端以及晶体管M41的漏极，晶体管M40的源极接地；晶体管M32的漏极连接晶体管Q3的发射极，晶体管Q3的基极连接缓冲器B2的输出端，晶体管Q3的集电极接地；电阻R41的一端连接电源电压VDD，另一端连接晶体管M41的漏极，晶体管M41的源极接地；

电容Cc的一端连接电源电压VDD，另一端连接晶体管M33的栅极，晶体管M33的源极连接电源电压VDD，漏极连接电阻R3的一端，并作为稳压电路的输出端；电阻R3的另一端连接缓冲器B2的输入端以及电阻R4的一端，电阻R4的另一端接地。

图6为本发明显示模组电源单元稳压电路缓冲器电路图。如图6所示，缓冲器B1、B2为低输出阻抗单位增益缓冲器，缓冲器电路包括PMOS晶体管M1、M2、M5、M7；NMOS晶体管M3、M4、M6、M8、Ms1；电阻R8、电容Cc1；

其中晶体管M5、M7的源极以及电阻R8的一端连接电源电压VDD，晶体管M5的栅极连接晶体管M7的栅极，晶体管M5的漏极连接晶体管M1、M2的源极，晶体管M1的栅极连接晶体管Ms1的栅极以及电阻R8的另一端，并作为缓冲器的输出端；晶体管M1的漏极连接晶体管M3的漏极以及栅极，晶体管M3的栅极连接晶体管M4的栅极，晶体管M3、M4的源极接地；

晶体管M2栅极连接晶体管Ms1的源极，并作为缓冲器的输入端，晶体管M2的漏极连接晶体管M4的漏极以及晶体管M6、M8的栅极；

晶体管M7的栅极连接其漏极，晶体管M7的漏极连接晶体管Ms1的漏极以及晶体管M6的漏极，晶体管M6的栅极连接电容Cc1的一端，电容Cc1的另一端以及晶体管M6的源极接地；晶体管M8的源极接地，漏极连接电阻R8的另一端以及晶体管Ms1的栅极。

其中，晶体管M31的宽长比是晶体管M30、M32以及M33的N倍，N为大于1的正整数；晶体管Q3的发射极面积是晶体管Q2的发射极面积的n倍，n为大于1的正整数,从而使晶体管Q3和Q2的集电极电流密度不同；当电路正常工作时，电阻R1两端的电压就是双极型晶体管Q1的发射极-基极电压V_EB1，如果电阻R1和R2的比值为m,那么R2两端的电压就等于V_EB1/m，故而，运算放大器A1的反相端输入端的电压为：

V_IN＝V_EB1/m+V_EB2

如果运算放大器为理想运算放大器，则其两个输入端电压V_IN与V_IP相等，因此，电阻R4两端的电压为：

V_R4＝V_IP-V_EB3＝V_EB1/m+V_EB2-V_EB3，

由于晶体管Q2和Q3的集电极电流密度不同，因此V_EB2-V_EB3＝ΔV_EB是一个PTAT电压，适当选取m的值，就可以得到一个与温度无关的稳定电压V_R4，此时：

V_REF＝V_R4(1+R₃/R₄)；

因此，适当选取电阻R1、R2、R3、R4的值，便可得到一与温度无关的稳定电压V_REF。

通过以上的实施方式的描述，发明对现有技术的贡献主要体现为三个部分：一是本发明显示模组通过在第二栅极电路140中设置检测单元以检测靠近第二栅极电路侧的选通晶体管是否正常开启；二是本发明显示模组的驱动方法；三是本发明通过在电源单元中设置稳压电路，使得输出电压不受环境温度变化的影响。所属领域的技术人员可以清楚地了解到，本发明可借助软件加必需的通用硬件的方式来实现。

本领域的技术人员应理解，虽然本发明已以较佳实施例揭示如上，但本发明可实施成其它特定形式，而不脱离其精神或实质特征。上述实施例在所有方面都将被理解成仅仅是示例性的和非限制性的。因此，本发明的保护范围由所附的权利要求书而不是前面的说明书来限定。所有落入权利要求书等效物的含义和范围内的改变都将包含在权利要求书的范围之内。