快速放电电路、显示装置、快速放电方法和显示控制方法与流程

文档序号:11097177阅读:782来源:国知局
快速放电电路、显示装置、快速放电方法和显示控制方法与制造工艺

本发明涉及放电控制技术领域,尤其涉及一种快速放电电路、显示装置、快速放电方法和显示控制方法。



背景技术:

LTPS(Low Temperature Poly-silicon,低温多晶硅技术)显示产品因工艺设计与双栅的结构设计,漏电流Ioff比较小。所以在显示面板异常下电时,LTPS显示产品因漏电流Ioff较小的原因,电荷释放过程缓慢,易产生电荷残留。因此在显示装置异常掉电后,需要设置放电单元来快速释放Panel(显示面板)像素区电荷。现有的应用于显示装置的快速放电电路需要在GOA(Gate On Array,阵列基板行驱动)电路内为放电单元额外设计空间,在制作显示面板时需要采用变更后的Mask(掩膜)的数目多,费用高。



技术实现要素:

本发明的主要目的在于提供一种快速放电电路、显示装置、快速放电方法和显示控制方法,解决现有技术中需要在显示基板上为放电单元额外设计专门的空间,在制作显示面板时需要采用变更后的掩膜的数目多,费用高的问题。

为了达到上述目的,本发明提供了一种快速放电电路,应用于显示装置,所述快速放电电路包括放电单元;

所述放电单元的控制端与驱动集成电路连接,所述放电单元的第一端与所述显示装置包括的栅线连接,所述放电单元的第二端与所述显示装置中的显示电平端连接;所述显示电平端与所述驱动集成电路连接;

所述放电单元用于在所述显示装置异常掉电时控制所述显示电平端将第一电平写入所述栅线。

实施时,所述放电单元包括放电晶体管;

所述放电晶体管的栅极与所述驱动集成电路连接,所述放电晶体管的第一极与所述栅线连接,所述放电晶体管的第二极与所述显示电平端连接。

本发明还提供了一种显示装置,包括多行栅线、多列数据线、数据开关和驱动集成电路,所述驱动集成电路包括数据电压提供单元,所述数据开关的第一端与所述数据电压提供单元连接,所述数据开关的第二端与所述数据线连接,所述显示装置还包括上述的快速放电电路;

所述驱动集成电路还包括判断单元、电位控制单元和数据线控制单元;所述数据开关的控制端与所述数据线控制单元连接;

所述判断单元用于当判断到所述显示装置异常掉电时输出异常掉电指示信号;

所述电位控制单元分别与所述判断单元、所述放电单元的控制端和所述显示电平端连接,用于当接收到所述异常掉电指示信号时向所述放电单元的控制端输出放电控制信号,并控制所述显示电平端的电位为第一电平;

所述数据线控制单元分别与所述判断单元、所述数据开关的控制端和所述数据电压提供单元连接,用于当接收到来自所述判断单元的异常掉电指示信号时控制所述数据开关以使得所述数据电压提供单元将预定放电电平写入所述数据线;

所述放电单元用于当其控制端接收到所述放电控制信号时控制所述显示电平端将第一电平写入所述栅线。

实施时,当像素区域中的栅极与所述栅线连接的薄膜晶体管为n型晶体管时,所述第一电平为高电平;

当像素区域中的栅极与所述栅线连接的薄膜晶体管为p型晶体管时,所述第一电平为低电平。

实施时,当所述放电单元包括放电晶体管时,所述放电晶体管的栅极与所述电位控制单元连接,所述放电晶体管的第一极与所述栅线连接,所述放电晶体管的第二极与所述显示电平端连接。

所述电位控制单元还用于在未接收到所述异常掉电指示信号时,在触控时间段控制所述放电晶体管导通,并控制所述显示电平端将第二电平写入所述栅线。

实施时,当像素区域中的栅极与所述栅线连接的薄膜晶体管为n型晶体管时,所述第二电平为低电平;

当像素区域中的栅极与所述栅线连接的薄膜晶体管为p型晶体管时,所述第二电平为高电平。

实施时,所述显示电平端为显示用低电平端;所述显示用低电平端与所述显示装置中的应用于静电防护电路中的静电防护用低电平端之间不导通。

实施时,所述显示装置还包括栅极驱动电路;所述栅极驱动电路与起始信号输入端、时钟信号输入端、第一扫描电压输出端和第二扫描电压输出端连接;

所述放电单元还分别与所述起始信号输入端、所述时钟信号输入端、所述第一扫描电压输出端和所述第二扫描电压输出端连接,还用于在接收到所述异常掉电指示信号时控制所述起始信号输入端、所述时钟信号输入端、所述第一扫描电压输出端和所述第二扫描电压输出端都接入第三电平,以控制所述栅极驱动电路正常工作。

本发明还提供了一种快速放电方法,应用于上述的快速放电电路,所述快速放电方法包括:在显示装置异常掉电时,放电单元控制显示电平端将第一电平写入栅线。

本发明还提供了一种显示控制方法,应用于上述的显示装置,所述显示控制方法包括:

当判断单元判断到显示装置异常掉电时,判断单元向电位控制单元和数据线控制单元输出异常掉电指示信号;

当数据线控制单元接收到所述异常掉电指示信号时,所述数据线控制单元控制所述数据开关以使得所述数据电压提供单元将预定放电电平写入数据线;当电位控制单元接收到所述异常掉电指示信号时,所述电位控制单元向放电单元的控制端输出放电控制信号,并控制显示电平端的电位为第一电平;

当所述放电单元的控制端接收到所述放电控制信号时,所述放电单元控制所述显示电平端将第一电平写入栅线,以控制像素区域内栅极与该栅线连接的薄膜晶体管打开;

像素电极上的残留电荷通过打开的薄膜晶体管释放至所述数据线。

实施时,当所述放电单元包括放电晶体管,所述放电晶体管的栅极与所述电位控制单元连接,所述放电晶体管的第一极与相应行栅线连接,所述放电晶体管的第二极与所述显示电平端连接时,所述显示控制方法还包括:

在所述电位控制单元未接收到所述异常掉电指示信号时,在触控时间段,所述电位控制单元控制所述放电晶体管导通,并控制所述显示电平端将第二电平写入所述栅线。

实施时,当所述显示装置中的显示电平端为显示用低电平端时,所述显示控制方法还包括:

控制将显示用低电平端和所述显示装置中的静电防护用低电平端分离,以使得所述显示用低电平端和静电防护用低电平端不连接。

与现有技术相比,本发明所述的快速放电电路、显示装置、快速放电方法和显示控制方法利用现有的显示装置中已经包括的电路单元即可在显示装置异常掉电时控制像素区域中残留的电荷释放至相应的数据线,可以利用现有的电路单元实现快速放电,与现有技术相比节省显示基板上原有的为放电单元额外设计的空间,在制作显示面板时需要采用变更后的掩膜的数目少,费用低。

附图说明

图1是本发明实施例所述的快速放电电路的结构图;

图2是本发明实施例所述的快速放电电路的放电单元的一具体实施例的结构图

图3是本发明实施例所述的显示装置的结构图;

图4是本发明实施例所述的显示装置的像素区域的示意图;

图5A是本发明实施例所述的显示装置中的快速放电电路的放电单元的一具体实施例的结构图;

图5B是所述放电单元的另一具体实施例的结构图;

图5C是显示用低电平端VGL_GOA与驱动集成电路的输出端子之间的连接示意图;

图6是所述放电单元的又一具体实施例的电路图;

图7是本发明实施例所述的显示控制方法的流程图;

图8是VGL_GOA和VGL_ESD分离示意图;

图9是图8所示中各单元间的信号线的连接与切断示意图;

图10A是在现有技术中第一DO侧ESD单元与第一GOA电路区域共用VGL信号的示意图;

图10B是在本发明实施例中第一DO侧ESD单元通过静电防护低电平端VGL_ESD获得低电平VGL,第一GOA电路区域与显示用低电平端VGL_GOA连接的示意图;

图11A是在现有技术中第一GOA电路区域和第一测试板共用VGL信号的示意图;

图11B是在本发明实施例中第一测试板通过静电防护低电平端VGL_ESD获得低电平VGL,第一GOA电路区域与显示用低电平端VGL_GOA连接的示意图。

具体实施方式

下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。

本发明实施例所述的快速放电电路,应用于显示装置,如图1所示,所述快速放电电路包括放电单元11;

所述放电单元11的控制端与驱动集成电路10连接,所述放电单元11的第一端与所述显示装置包括的栅线Gate连接,所述放电单元的第二端与所述显示装置中的显示电平端DLT连接;所述显示电平端DLT与所述驱动集成电路10连接;

所述放电单元11用于在所述显示装置异常掉电时控制所述显示电平端DLT将第一电平写入所述栅线Gate。

在具体实施例时,当显示装置中的判断单元根据显示装置中的电源电路输出的电源电压和/或所述电源电路接收到的外部电源电压不在预定电压范围内时,所述判断单元判断所述显示装置异常掉电。

在实际操作时,所述驱动集成电路10为集成有数据驱动电路、时序控制器和电源电路的驱动芯片。

在具体实施时,本发明实施例所述的快速放电电路包括的放电单元11即为显示装置中现有的电路单元,与现有技术不同之处在于,在显示装置异常掉电时,由驱动集成电路10提供第一电平至所述显示电平端DLT,放电单元11控制显示电平端DLT将第一电平写入所述栅线Gate,从而使得像素区域中的栅极与所述栅线Gate连接的薄膜晶体管打开。

在实际操作时,如图2所示,所述放电单元11包括放电晶体管Td;

所述放电晶体管Td的栅极与所述驱动集成电路10连接,所述放电晶体管Td的源极与栅线Gate连接,所述放电晶体管Td的漏极与所述显示电平端DLT连接。

在图2所示的实施例中,以Td为n型晶体管为例,但是在实际操作时,Td也可以被替换为p型晶体管。

如图3所示,本发明实施例所述的显示装置,包括多行栅线、多列数据线、数据开关MUX和驱动集成电路;

所述驱动集成电路包括数据电压提供单元21,所述数据开关MUX的第一端与所述数据电压提供单元21连接,所述数据开关MUX的第二端与数据线DL连接;

所述驱动集成电路还包括判断单元22、电位控制单元23和数据线控制单元24;所述数据开关MUX的控制端与所述数据线控制单元24连接;

所述显示装置还包括上述的快速放电电路;

所述快速放电电路包括放电单元11;

所述放电单元11的控制端与所述电位控制单元23连接,所述放电单元11的第一端与所述显示装置包括的栅线Gate连接,所述放电单元的第二端与所述显示装置中的显示电平端DLT连接;所述显示电平端DLT与所述电位控制单元23连接;

所述判断单元22用于当判断到所述显示装置异常掉电时输出异常掉电指示信号Spad;

所述电位控制单元23分别与所述判断单元22、所述放电单元11的控制端和所述显示电平端DLT连接,用于当接收到所述异常掉电指示信号Spad时向所述放电单元11的控制端输出放电控制信号,并控制所述显示电平端DLT的电位为第一电平;

所述数据线控制单元24分别与所述判断单元22、所述数据开关MUX的控制端和所述数据电压提供单元21连接,用于当接收到来自所述判断单元22的异常掉电指示信号Spad时控制所述数据开关MUX以使得所述数据电压提供单元21将预定放电电平写入所述数据线DL;

所述放电单元11用于当其控制端接收到所述放电控制信号时控制所述显示电平端DLT将第一电平写入所述栅线Gate。

在实际操作时,所述数据电压提供单元可以为所述驱动集成电路中的数据驱动电路,所述判断单元可以为设置于驱动集成电路中的比较器,通过比较电源电路接收到的电源电压而判断是否异常掉电,电位控制单元可以为设置于驱动集成电路中的寄存器,数据线控制单元可以为设置于驱动集成电路中的控制器。

本发明实施例的显示装置包括多行栅线和多列数据线;所述栅线和所述数据线限定出像素区域,所述像素区域内设有薄膜晶体管和像素电极,所述薄膜晶体管的栅极与所述栅线连接,所述薄膜晶体管的源极与所述数据线连接,所述薄膜晶体管的漏极与所述像素电极连接;

图3未示出显示装置包括的多行栅线、多行数据线,以及设置于所述栅线和所述数据线限定出的像素区域内的薄膜晶体管和像素电极,以上部件将在下面结合图4说明。

本发明实施例所述的显示装置中的快速放电电路包括多个放电单元,每一个放电单元分别与一行栅线连接,用于在异常掉电时将该行栅线的电位置为第一电平,从而使得像素区域中的栅极与该行栅线连接的薄膜晶体管打开,此时数据线控制单元控制所述数据开关以使得所述数据电压提供单元将预定放电电平写入所述数据线,从而使得像素电极中残留的电荷通过打开的薄膜晶体管释放至数据线。

优选的,该预定放电电平为地电平。

在具体实施时,当控制所述数据线置地(即接入地电平)时,放电效果最佳。

本发明实施例所述的显示装置利用其中已经包括的放电单元和显示电平端即可在显示装置异常掉电时控制像素区域中残留的电荷释放至相应的数据线,可以利用现有的放电单元和显示电平实现快速放电,与现有技术相比节省显示基板中为异常掉电时放电额外设计的空间,对旧显示产品变更处小,需要变更的Mask(掩膜)少,费用低。

如图4所示,所述显示装置包括设置于AA(有效显示区,Active Area)区的多行栅线和多行数据线;

所述栅线和所述数据线限定出像素区域,所述像素区域内设有薄膜晶体管和像素电极,所述薄膜晶体管的栅极与所述栅线连接,所述薄膜晶体管的源极与所述数据线连接,所述薄膜晶体管的漏极与所述像素电极连接;

在图4中,标号为Gate1、Gate2、Gate3、Gate4的分别为第一行栅线、第二行栅线、第三行栅线、第四行栅线;标号为Data1、Data2、Data3、Data4、Data5、Data6、Data7、Data8的分别为第一列数据线、第二列数据线、第三列数据线、第四列数据线、第五列数据线、第六列数据线、第七列数据线、第八列数据线;标号为TFT的为薄膜晶体管,标号为PE的为像素电极。

在实际操作时,所述多行数据线都与数据驱动电路连接。所述数据驱动电路设置于上述的驱动IC中。

当像素区域中的栅极与所述栅线连接的薄膜晶体管为n型晶体管时,所述第一电平为高电平;

当像素区域中的栅极与所述栅线连接的薄膜晶体管为p型晶体管时,所述第一电平为低电平。

具体的,所述放电单元可以包括放电晶体管;

所述放电晶体管的栅极与所述电位控制单元连接,所述放电晶体管的第一极与相应行栅线连接,所述放电晶体管的第二极与所述显示电平端连接。

具体的,如图5A所示,当所述放电单元11包括放电晶体管Td时,所述放电晶体管Td的栅极与所述电位控制单元23连接,所述放电晶体管Td的源极与栅线Gate连接,所述放电晶体管Td的漏极与所述显示电平端DLT连接;

所述电位控制单元23还用于在未接收到所述异常掉电指示信号时,在触控时间段控制所述放电晶体管Td导通,并控制所述显示电平端DLT将第二电平写入所述栅线Gate,以使得在触控时间段像素区域中栅极与所述栅线Gate连接的薄膜晶体管断开。也即,在此种情况下,由现有的触控控制晶体管复用为放电晶体管Td,该触控控制晶体管即为在触控时间段时控制栅线的电位以控制像素区域中的栅极与该栅线连接的薄膜晶体管断开的晶体管。在实际操作时,也可以采用显示装置中其他的晶体管复用为放电晶体管,在此不作限定。

当像素区域中的栅极与所述栅线连接的薄膜晶体管为n型晶体管时,所述第二电平为低电平;

当像素区域中的栅极与所述栅线连接的薄膜晶体管为p型晶体管时,所述第二电平为高电平。

在具体实施时,如图5B所示,所述显示电平端可以为显示用低电平端VGL_GOA;

所述电位控制单元23还用于当接收到所述异常掉电指示信号时控制所述显示用低电平端VGL_GOA输出第一电平;

在实际操作时,VGL_GOA原本的输出为低电平,无法拉高,因此本发明实施例可以通过驱动IC的输出端子为VGL_GOA提供高电平,该输出端子可以输出高电平,则可以实现在异常掉电时将VGL_GOA的电位拉至高电平。

如图5C所示,VGL_GOA与驱动集成电路10的输出端子OUTP连接,而在现有技术中,VGL_GOA与电源端Power_Pin连接。

如图6所示,一所述放电晶体管Td的栅极与触控使能端TX_EN连接,所述触控使能端TX_EN与所述电位控制单元23连接,所述放电晶体管Td的第一极与相应的一行栅线Gate连接,所述放电晶体管Td的第二极与显示用低电平端VGL_GOA连接;也即由触控控制晶体管复用为放电晶体管Td;

所述放电晶体管Td为n型晶体管(在图6中以Td为n型晶体管为例,在实际操作时,Td也可以为p型晶体管,在此不作限定);

在异常掉电时,电位控制单元控制TX_EN的电位为高电平,电位控制单元控制VGL_GOA的电位也为高电平,从而Td导通,控制该行栅线Gate接入高电平,从而使得像素区域中的栅极接入该行栅线Gate的薄膜晶体管都导通,从而将与该薄膜晶体管的漏极连接的像素电极中残留的电荷放电至该薄膜晶体管的源极连接的数据线,从而实现快速放电。

在实际操作时,当所述显示电平端为显示用低电平端VGL_GOA时,所述显示用低电平端VGL_GOA与所述显示装置中的应用于静电防护电路中的静电防护用低电平端之间不导通。

在实际操作时,当由触控控制晶体管复用作放电晶体管时,放电晶体管Td和GOA(Gate On Array)电路都与显示用低电平端VGL_GOA连接,由于静电防护电路的结构,如果如现有技术般VGL_GOA与静电防护用低电平端连接的话,则无法实现在放电阶段将静电防护用低电平端VGL_ESD的电位拉高,而无法实现在放电阶段将显示用低电平端VGL_GOA的电位拉高,因此与现有技术不同,需要将显示用低电平端和静电防护用低电平端分离。

在具体实施时,所述显示装置还包括栅极驱动电路;所述栅极驱动电路与起始信号输入端、时钟信号输入端、第一扫描电压输出端和第二扫描电压输出端连接;

所述放电单元还分别与所述起始信号输入端、所述时钟信号输入端、所述第一扫描电压输出端和所述第二扫描电压输出端连接,以在接收到所述异常掉电指示信号时控制所述起始信号输入端、所述时钟信号输入端、所述第一扫描电压输出端和所述第二扫描电压输出端都接入第三电平,以控制所述栅极驱动电路正常工作。

当像素区域中设置的薄膜晶体管为n型晶体管时,所述第三电平为高电平。

在实际操作时,需要在放电时保证栅极驱动电路正常工作,以使得不影响TX_EN控制放电晶体管放电。

由于在具体实施时,本发明实施例中的放电单元包括的放电晶体管的第一极与栅极驱动电路的输出端是连接共通的,所以在异常下电时,需要将栅极驱动电路中的时钟信号等信号的电位同样置为高电平,以将显示区的栅极驱动信号的电位置为高电平,从而避免由于栅极驱动电路输出的栅极驱动信号的电位为低电平从而导致在异常掉电时无法将像素区栅线拉高,实现快速放电。

本发明实施例所述的快速放电方法,应用于上述的快速放电电路,所述快速放电方法包括:在显示装置异常掉电时,放电单元控制显示电平端将第一电平写入栅线。

本发明实施例所述的显示控制方法,应用于上述的显示装置,如图7所示,所述显示控制方法包括:

S1:当判断单元判断到显示装置异常掉电时,判断单元向电位控制单元和数据线控制单元输出异常掉电指示信号;

S2:当数据线控制单元接收到所述异常掉电指示信号时,所述数据线控制单元控制所述数据开关以使得所述数据电压提供单元将预定放电电平写入数据线;当电位控制单元接收到所述异常掉电指示信号时,所述电位控制单元向放电单元的控制端输出放电控制信号,并控制显示电平端的电位为第一电平;

S3:当所述放电单元的控制端接收到所述放电控制信号时,所述放电单元控制所述显示电平端将第一电平写入栅线,以控制像素区域内栅极与该栅线连接的薄膜晶体管打开;

S4:像素电极上的残留电荷通过打开的薄膜晶体管释放至所述数据线。

具体的,当所述放电单元包括放电晶体管,所述放电晶体管的栅极与所述电位控制单元连接,所述放电晶体管的第一极与相应行栅线连接,所述放电晶体管的第二极与所述显示电平端连接时,所述显示控制方法还包括:

在所述电位控制单元未接收到所述异常掉电指示信号时,在触控时间段,所述电位控制单元控制所述放电晶体管导通,并控制所述显示电平端将第二电平写入所述栅线。

具体的,当所述显示装置中的显示电平端为显示用低电平端时,所述显示控制方法还包括:

控制将显示用低电平端和所述显示装置中的静电防护用低电平端分离,以使得所述显示用低电平端和静电防护用低电平端不连接。

在本发明实施例所述的显示装置中,将显示用低电平端VGL_GOA与静电防护用低电平端VGL_ESD分离,由于静电防护电路的结构,无法实现在放电阶段将VGL_ESD的电位拉高,而无法实现在放电阶段将显示用低电平端VGL_GOA的电位拉高,因此与现有技术不同,需要将显示用低电平端和静电防护用低电平端分开。

图8为将VGL_GOA和VGL_ESD分离示意图。

图8意在表达显示装置中VGL分离布线的区域划分。

在图8中,在显示基板上,

在AA区(有效显示区)左侧、右侧分别设置有第一GOA电路区域、第二GOA电路区域,VGL_GOA布线设置于第一GOA电路区域和第二GOA电路区域里面;

在第一GOA电路区域左侧设置有第一VGL_ESD(静电防护)GOA电路区域,在第二GOA电路区域右侧设置有第二VGL_ESD GOA电路区域;

所述第一VGL_ESD GOA电路区域和所述第二VGL_ESD GOA电路区域分别包括保护GOA的ESD单元和连接DO侧ESD单元的VGL_ESD布线;

在AA区的左上方设置有第一DO(Data Output,Drive IC(驱动集成电路)的对侧)侧ESD单元,在AA区的右上方设置有第二DO侧ESD单元;

在AA区的左下方设置有第一测试板(CT Pad),在AA区的右下方设置有第二测试板;

第一测试板上和第二测试板上设置有一些Drive IC输入信号(包括时钟信号、高电平信号VGH、低电平信号VGL等)的测试点,可用示波器等探针进行扎针测试;

在AA区的正下方依次设置有Driver IC(驱动集成电路)和FPC(Flexible Printed Circuit,柔性电路板)。

在现有技术中,第一DO侧ESD单元、第二DO侧ESD单元、第一VGL_ESD GOA电路区域、第二VGL_ESD GOA电路区域、第一测试板、第二测试板、第一GOA电路区域和第二GOA电路区域都通过一根VGL总线(该VGL总线即提供低电平的线)来获取低电平,然而在本发明实施例的技术方案中,第一GOA电路区域和第二GOA电路区域需要通过VGL_GOA从驱动集成电路上的输出端子获取高电平,因此需要将VGL_GOA和VGL_ESD分离开来。

在图9中,各单元间的连接线为信号线,叉号标示之处为切断位置,本发明实施例中新增的信号线为第一GOA电路区域与驱动集成电路之间的信号线,以及第二GOA电路区域与驱动集成电路之间的信号线。

如图10A所示,在现有技术中,第一DO侧ESD单元与第一GOA电路区域共用VGL信号,该VGL信号都由电源端(图10A中未示出)供应;如图10B所示,在本发明实施例中,第一DO侧ESD单元通过静电防护低电平端VGL_ESD从所述电源端(图10B中未示出)获得低电平VGL,第一GOA电路区域通过显示用低电平端VGL_GOA从驱动集成电路的输出端(图10B中未示)在异常掉电时获取高电平。

如图11A所示,在现有技术中,第一GOA电路区域和第一测试板都通过电源端(图11A中未示出)获取VGL信号。而在本发明实施例中,如图11B所示,第一GOA电路区域通过显示用低电平端VGL_GOA从驱动集成电路的输出端(图11B中未示出)在异常掉电时获取高电平,第一测试板仍然通过静电防护低电平端VGL_ESD从电源端(图11B中未示出)获取VGL信号。

以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明所述原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1