显示装置的制作方法

相关申请的交叉引用

本专利申请要求于2016年4月5日提交的第10-2016-0041850号韩国专利申请的优先权，该申请的内容通过引用以其整体并入本文。

本公开涉及一种具有窄边框的显示装置。

背景技术：

平板显示面板通常划分为光发射型和光接收型。光发射型的平板显示面板包括例如等离子显示面板和有机发光显示面板。

平板显示面板包括多个像素和驱动像素的栅极驱动器。通常，栅极驱动器设置在与布置有像素的显示区域相邻的非显示区域中。显示面板具有与非显示区域对应的边框宽度。

技术实现要素：

本公开提供具有窄的边框宽度的显示装置。

本发明构思的实施方式提供包括显示面板和栅极驱动器的显示装置，显示面板包括在一个方向上延伸的栅极线、非显示部、第一显示部、第三显示部和设置在第一显示部与第三显示部之间的第二显示部，栅极驱动器包括设置在非显示部中的第一栅极电路和设置在第一显示部中并且向栅极线施加栅极信号的第二栅极电路。第一显示部包括第一像素，第一像素包括第一像素电极、第一像素电路和第一光阻挡部，第一像素电路驱动第一像素电极，并且第一光阻挡部与第一像素电路和第二栅极电路重叠，第二显示部包括第二像素，第二像素包括第二像素电极、第二像素电路和第二光阻挡部，第二像素电路驱动第二像素电极，并且第二光阻挡部与第二像素电路重叠，第三显示部包括第三像素，第三像素包括第三像素电极、第三像素电路和第三光阻挡部，第三像素电路驱动第三像素电极，并且第三光阻挡部与第三像素电路重叠，并且第二光阻挡部的面积小于第一光阻挡部的面积并且大于第三光阻挡部的面积。

栅极线提供为多个，并且第二栅极电路设置在栅极线中彼此相邻的栅极线之间。

第二栅极电路包括第一晶体管，第一晶体管包括连接至时钟线的输入端子和连接至栅极线的输出端子。

第二栅极电路还包括第二晶体管，第二晶体管包括连接至低电压线的输入端子和连接至第一晶体管的输出端子的输出端子。

第二像素电极具有大于第一像素电极的面积并且小于第三像素电极的面积的面积。

栅极驱动器还包括设置在第二显示部中的第三栅极电路，并且第二光阻挡部与第三栅极电路重叠。

设置有第三栅极电路的面积小于设置有第二栅极电路的面积。

包括在第三栅极电路中的晶体管的数量小于包括在第二栅极电路中的晶体管的数量。

显示面板还包括接收时钟信号的时钟线和接收低电压的低电压线，栅极驱动器还包括多个第二晶体管，第二晶体管中的每个包括连接至低电压线的输入端子和连接至栅极线的输出端子，第二栅极电路包括第一晶体管，第一晶体管包括连接至时钟线的输入端子和连接至栅极线的输出端子，并且第三栅极电路包括第二晶体管中的至少一个第二晶体管。

低电压线的至少一部分和时钟线的至少一部分设置在第一显示部和第二显示部中。

第二栅极电路包括第二晶体管中的至少另一个第二晶体管。

显示面板还包括在与所述一个方向不同的另一方向上延伸的多个数据线，第二栅极电路提供为多个，第二栅极电路中在所述一个方向上的第i个第二栅极电路设置在数据线中的第i数据线与第i+1数据线之间，数字“i”是大于或等于1的整数。

第三栅极电路提供为多个，第三栅极电路中的在所述一个方向上的第三栅极电路设置在数据线中的第j数据线与第j+1数据线之间，并且数字“j”是大于数字“i”的整数。

栅极线提供为多个，第二栅极电路中的在与所述一个方向不同的另一方向上的第k个第二栅极电路设置在栅极线中的第k栅极线与第k+1栅极线之间，并且数字“k”是大于或等于1的整数。

第一显示部和第二显示部中的每个提供为多个，并且第一显示部、第二显示部和第三显示部沿着所述一个方向以第一显示部、第二显示部、第三显示部、第二显示部和第一显示部的顺序布置。

第一显示部、第二显示部和第三显示部中的每个提供为多个，并且第一显示部、第二显示部和第三显示部沿着所述一个方向以第一显示部、第二显示部、第三显示部、第二显示部、第一显示部、第二显示部、第三显示部、第二显示部和第一显示部的顺序布置。

显示装置还包括背光单元，背光单元配置为包括向第一显示部提供第一光的第一部分、向第二显示部提供第二光的第二部分和向第三显示部提供第三光的第三部分。第二光具有小于第一光的强度并且大于第三光的强度的强度。

第一图像信号、第二图像信号和第三图像信号分别施加至第一显示部、第二显示部和第三显示部，并且相对于相同的灰阶值，第二图像信号具有小于第一图像信号的亮度值并且大于第三图像信号的亮度值的亮度值。

本发明构思的实施方式提供包括显示面板和栅极驱动器的显示装置，显示面板包括在一个方向上延伸的栅极线、非显示部、第一显示部、第三显示部和设置在第一显示部与第三显示部之间的第二显示部，栅极驱动器包括设置在非显示部中的第一栅极电路和设置在第一显示部中的第二栅极电路。栅极驱动器不设置在第三显示部中并且向栅极线施加栅极信号，并且第二显示部具有大于第一显示部的透射率并且小于第三显示部的透射率的透射率。

本发明构思的实施方式提供包括显示面板和栅极驱动器的显示装置，显示面板包括在一个方向上延伸的栅极线、第一显示部、第三显示部和设置在第一显示部与第三显示部之间的第二显示部，栅极驱动器包括设置在第一显示部中的第一栅极电路和设置在第二显示部中的第二栅极电路。栅极驱动器不设置在第三显示部中，并且向栅极线施加栅极信号。满足n1>n2或r1>r2的关系，数字n1表示第一栅极电路的晶体管的数量，数字n2表示第二栅极电路的晶体管的数量，数字r1表示设置有第一栅极电路的面积，并且数字r2表示设置有第二栅极电路的面积。

本发明构思的实施方式提供包括显示面板和栅极驱动器的显示装置，显示面板包括在一个方向上延伸的栅极线、非显示部、第一显示部、第三显示部和设置在第一显示部与第三显示部之间的第二显示部，栅极驱动器包括设置在非显示部中的第一栅极电路和设置在第一显示部中的第二栅极电路。栅极驱动器不设置在第三显示部中，并且向栅极线施加栅极信号。第一显示部包括第一类型的第一像素，第二显示部包括第二类型的第二像素，第三显示部包括第三类型的第三像素，并且第二像素的开口率大于第一像素的开口率并且小于第三像素的开口率。

第一像素、第二像素和第三像素中的每个具有光阻挡部和不与光阻挡部重叠的显示区，并且第一像素、第二像素和第三像素中的每个的开口率为显示区与光阻挡部的面积的比率。

每个像素列包括相同像素类型的像素。第一类型的像素的一个或多个连续的列形成第一显示部，第二类型的像素的一个或多个连续的列形成第二显示部，并且第三类型的像素的一个或多个连续的列形成第三显示部。

显示面板沿着像素行方向划分为多个显示部，并且多个显示部沿着像素行方向以第一显示部、第二显示部、第三显示部、第二显示部和第一显示部的顺序布置。

显示面板沿着像素行方向划分为多个显示部，并且多个显示部沿着像素行方向以第一显示部、第二显示部、第三显示部、第二显示部、第一显示部、第二显示部、第三显示部、第二显示部和第一显示部的顺序布置。

根据以上内容，栅极驱动器的第二栅极电路设置在第一显示部中，并由此可减小显示装置的边框宽度。

第二光阻挡部的面积小于第一光阻挡部的面积并且大于第三光阻挡部的面积。因此，当第二栅极电路设置在第一显示部中时，可防止第一显示部与第三显示部之间的边界因第一显示部与第三显示部之间的透射率差异而被识别。因此，可改善显示装置的显示品质。

附图说明

通过结合附图进行的下列详细描述，本公开的以上及其它优点将变得显而易见，其中：

图1是示出根据本公开示例性实施方式的显示装置的平面图；

图2a是示出图1中所示的第一像素的视图；

图2b是示出图1中所示的第二像素的视图；

图2c是示出图1中所示的第三像素的视图；

图3a是示出图2a中所示的像素的布局；

图3b是示出图2b中所示的像素的布局；

图3c是示出图2c中所示的像素的布局；

图4是沿着图3a的线i-i'截取的剖视图；

图5是示出图1中所示的第一级的电路图；

图6是示出根据本公开示例性实施方式的第一像素的视图；

图7是示出根据本公开示例性实施方式的显示面板的视图；

图8是示出根据本公开示例性实施方式的显示面板的视图；

图9是示出根据本公开示例性实施方式的显示面板的视图；

图10a是示出根据本公开示例性实施方式的图9中所示的第一像素的视图；

图10b是示出根据本公开示例性实施方式的图9中所示的第二像素的视图；

图10c是示出根据本公开示例性实施方式的图9中所示的第三像素的视图；

图11是示出根据本公开示例性实施方式的图9中所示的第一像素的视图；

图12是示出根据本公开示例性实施方式的显示装置的视图；以及

图13是示出根据本公开示例性实施方式的显示面板的视图。

具体实施方式

提供了参照附图进行的以下描述以帮助全面理解如权利要求书及其等同所限定的本公开的多种实施方式。其包括多种具体的细节以帮助理解，但是这些细节应仅视为是说明性的。因此，本领域普通技术人员将认识到，在不背离本公开的范围和精神的情况下，可对本文中所描述的各种实施方式进行多种改变和修改。在说明书全文中，相同的附图标记表示相同的元件。

在下文中，参照附图对本发明进行详细的说明。

图1是示出根据本公开示例性实施方式的显示装置1000的平面图。

参照图1，显示装置1000包括显示图像的显示面板dp和驱动显示面板dp的面板驱动器。面板驱动器包括栅极驱动器gd、数据驱动器dd和控制栅极驱动器gd和数据驱动器dd的控制器ctr。

控制器ctr接收多个控制信号cs和输入图像数据rgb，其中输入图像数据rgb包含与图像有关的信息。控制器ctr将输入图像数据rgb转换为适合于数据驱动器dd与显示面板dp之间的接口的输出图像数据rgb'，并且将输出图像数据rgb'施加至数据驱动器dd。此外，控制器ctr基于控制信号cs产生数据控制信号d-cs(例如，输出开始信号、水平开始信号等)和栅极控制信号g-cs。数据控制信号d-cs施加至数据驱动器dd，并且栅极控制信号g-cs施加至栅极驱动器gd。

栅极驱动器gd响应于从控制器ctr提供的栅极控制信号g-cs顺序地输出栅极信号。

数据驱动器dd响应于从控制器ctr提供的数据控制信号d-cs将输出图像数据rgb'转换为数据电压并且输出数据电压。数据电压施加至显示面板dp。

显示面板dp包括多个栅极线gl1至gln、多个数据线dl1至dlm(其中，n和m为自然数)、信号线sl和多个像素。显示面板dp可以是但不限于平板显示面板，诸如包括有机发光层的有机发光显示面板或包括液晶层的液晶显示面板。栅极线gl1至gln在第一方向dr1上延伸并且在第二方向dr2上布置为基本上彼此平行。数据线dl1至dlm与栅极线gl1至gln绝缘，其中，栅极线gl1至gln与数据线dl1至dlm交叉。例如，数据线dl1至dlm在第二方向dr2上延伸并且在第一方向dr1上布置为基本上彼此平行。第一方向dr1可以基本上垂直于第二方向dr2。在下面的描述中，第一方向dr1和第二方向dr2可分别表示一个方向和另一个方向。

像素中的每个显示红色、绿色和蓝色三个原色中的一个。由像素显示的颜色不限于此或不受此限制，并且除了红色、绿色和蓝色以外，像素还可显示多种颜色，例如，黄色、青色和洋红色。像素沿着第一方向dr1和第二方向dr2布置为矩阵形式。

像素中的每个连接至数据线dl1至dlm中对应的数据线和栅极线gl1至gln中对应的栅极线。

在本示例性实施方式中，显示面板dp包括非显示部nda和显示部。显示部显示图像，并且非显示部nda不显示图像。像素设置在显示部中。像素不设置在非显示部nda中，并且用于驱动像素的电路设置在非显示部nda中。

显示部包括第一显示部da1、第二显示部da2和第三显示部da3。第二显示部da2设置在第一显示部da1与第三显示部da3之间。非显示部nda设置在显示面板dp的左端处。

作为示例，各部分可在第一方向dr1上以“非显示部nda/第一显示部da1/第二显示部da2/第三显示部da3”的顺序布置。

作为示例，像素包括第一像素px1、第二像素px2和第三像素px3。第一显示部da1至第三显示部da3分别包括第一像素px1至第三像素px3。

作为示例，栅极驱动器gd可由“像素内栅极驱动器”实现。因此，栅极驱动器gd的至少一部分可设置在设置有像素的部分中。作为示例，栅极驱动器gd包括第一栅极电路100和第二栅极电路200，其中第一栅极电路100设置在非显示部nda中，第二栅极电路200设置在第一显示部da1中。第一栅极电路100和第二栅极电路200中的每个可提供为多个。

第一栅极电路100布置在第二方向dr2上以分别对应于栅极线gl1至gln。

第二栅极电路200以矩阵形式布置为与第一像素px1对应。更具体地，第二栅极电路200中的在第一方向dr1上的第i个第二栅极电路设置在数据线dl1至dlm中的第i数据线与第i+1数据线之间，并且第二栅极电路200中的在第二方向dr2上的第k个第二栅极电路设置在栅极线gl1至gln中第k栅极线与第k+1栅极线之间。“i”和“k”中的每个为大于或等于1的整数，并且i<m并且k<n。

显示面板dp包括彼此串联连接的第一级sg1至第n级sgn。第k级可配置为包括设置在第k行中的第一栅极电路100和第二栅极电路200。设置在第k行中的第一栅极电路100和第二栅极电路200通过信号线sl彼此连接。第一级sg1至第n级sgn分别连接至栅极线gl1至gln以分别将第一栅极信号至第n栅极信号施加至栅极线gl1至gln。

在本示例性实施方式中，第一级sg1至第n级sgn中的每个包括两个第二栅极电路200，但是不限于此或不受此限制。也就是说，第一级sg1至第n级sgn中的每个可包括q个或更多个第二栅极电路200。数字“q”为大于或等于3的整数。

数字“q”根据栅极线gl1至gln中的每个的特性而确定。栅极线gl1至gln中的每个的特性可以是但不限于阻抗特性。例如，随着栅极线gl1至gln的阻抗增加，数字“q”增加。

如果栅极驱动器gd由像素内栅极驱动器实现，则第二栅极电路200分布并布置在第一显示部da1中，并因此非显示部nda中不需要设置有第二栅极电路200的区域。因此，非显示部nda的宽度(即，边框宽度)可减小。

图2a是示出图1中所示的第一像素px1的视图，图2b是示出图1中所示的第二像素px2的视图，以及图2c是示出图1中所示的第三像素px3的视图。

参照图2a，第一像素px1包括第一像素电极310、第一像素电路320和第一光阻挡部330。

第一像素电极310可以是例如透射电极或反射电极。

在本示例性实施方式中，第一像素电路320连接至第一栅极线gl1和第一数据线dl1以驱动第一像素电极310。第一像素电路320包括第一开关晶体管st1。第一开关晶体管st1包括连接至第一数据线dl1的输入端子、连接至第一栅极线gl1的控制端子和连接至第一像素电极310的输出端子。然而，第一像素电路320可包括两个或更多个晶体管，除了数据线和栅极线以外，第一像素电路320还可连接至其他线路，并且可以以多种方式实现。

第一光阻挡部330设置为当在平面图中观察时与第二栅极电路200重叠，使得至少第二栅极电路200不可见。

第二栅极电路200设置为在第二方向dr2上与第一像素电极310相隔开。第二栅极电路200包括信号线sl、第一晶体管t1和第二晶体管t2。在本示例性实施方式中，信号线sl包括开关导通线213、开关截止线216、低电压线215和时钟线211。在本示例性实施方式中，当在平面图中观察时，开关导通线213、开关截止线216、低电压线215和时钟线211中的每个的至少一部分与第一光阻挡部330重叠。第一晶体管t1将高电压的第一栅极信号施加至第一栅极线gl1。第一晶体管t1的输入端子连接至时钟线211以从时钟线211接收第一时钟信号。第一晶体管t1的控制端子连接至开关导通线213以从开关导通线213接收q-节点信号。第一晶体管t1的输出端子连接至第一栅极线gl1。

第二晶体管t2将低电压的第一栅极信号施加至第一栅极线gl1。第二晶体管t2的输入端子连接至低电压线215以从低电压线215接收低电压。第二晶体管t2的控制端子连接至开关截止线216。第二晶体管t2的控制端子从开关截止线216接收第二栅极线gl2(图1中所示)的第二栅极信号。第二晶体管t2的输出端子连接至第一晶体管t1的输出端子。

第一晶体管t1响应于q-节点信号向第一栅极线gl1输出第一时钟信号的高电压作为栅极电压的高电压，并且在预定的时间过去之后，第二晶体管t2响应于第二栅极线gl2的第二栅极信号向第一栅极线gl1输出低电压作为栅极电压的低电压。第一开关晶体管st1响应于高电压而导通，并且将来自第一数据线dl1的数据电压施加至第一像素电极310。第一开关晶体管st1可响应于低电压而截止。

参照图2b，第二像素px2包括第二像素电极410、第二像素电路420和第二光阻挡部430。

第二像素电极410可以是例如透射电极或反射电极。

在本示例性实施方式中，第二像素电路420连接至第一栅极线gl1和第三数据线dl3以驱动第二像素电极410。第二像素电路420包括第二开关晶体管st2。第二开关晶体管st2包括连接至第三数据线dl3的输入端子、连接至第一栅极线gl1的控制端子和连接至第二像素电极410的输出端子。

第二开关晶体管st2从第一栅极线gl1接收第一栅极信号。第二开关晶体管st2响应于第一栅极信号的高电压而导通，并且将从第三数据线dl3提供的数据电压施加至第二像素电极410。第二开关晶体管st2可响应于第一栅极信号的低电压而截止。

第二光阻挡部430设置为当在平面图中观察时与第二开关晶体管st2重叠，使得至少第二开关晶体管st2不可见。

参照图2c，第三像素px3包括第三像素电极510、第三像素电路520和第三光阻挡部530。

第三像素电极510可以是例如透射电极或反射电极。

在本示例性实施方式中，第三像素电路520连接至第一栅极线gl1和第五数据线dl5以驱动第三像素电极510。第三像素电路520包括第三开关晶体管st3。第三开关晶体管st3包括连接至第五数据线dl5的输入端子、连接至第一栅极线gl1的控制端子和连接至第三像素电极510的输出端子。

第三开关晶体管st3从第一栅极线gl1接收第一栅极信号。第三开关晶体管st3响应于第一栅极信号的高电压而导通，并且将从第五数据线dl5提供的数据电压施加至第三像素电极510。第三开关晶体管st3可响应于第一栅极信号的低电压而截止。

第三光阻挡部530设置为当在平面图中观察时与第三开关晶体管st3重叠，使得至少第三开关晶体管st3不可见。

图3a是图2a中所示像素的布局，图3b是图2b中所示像素的布局，图3c是图2c中所示像素的布局，并且图4是沿着图3a的线i-i'截取的剖视图。

参照图3a和图4，第一像素px1包括第一像素电极310、第一像素电路320和第一光阻挡部330。

第一开关晶体管st1包括第一栅电极ge1、第一有源图案ap1、第一源电极se1和第一漏电极de1。在以下描述中，晶体管的栅电极、源电极和漏极可分别称为控制端子、输入端子和输出端子。

第一栅电极ge1从第一栅极线gl1分支，并且第一有源图案ap1设置在第一栅电极ge1上方使得第一绝缘层il1设置在第一有源图案ap1与第一栅电极ge1之间。第一源电极se1从第一数据线dl1分支成接触第一有源图案ap1，并且第一漏电极de1与第一源电极se1相隔开以接触第一有源图案ap1。

第二绝缘层il2覆盖第一开关晶体管st1。第一像素电极310设置在第二绝缘层il2上，并且第一像素电极310经由第一接触孔cnt1接触第一漏电极de1，其中第一接触孔cnt1限定为贯穿第二绝缘层il2。

线211、213、215和216在第一方向dr1上延伸并且在第二方向dr2上布置为彼此相隔开预定距离。

第一晶体管t1包括第二栅电极ge2、第二有源图案ap2、第二源电极se2和第二漏电极de2。

第二栅电极ge2从开关导通线213分支，并且第二有源图案ap2设置在第二栅电极ge2上方使得第一绝缘层il1设置在第二有源图案ap2与第二栅电极ge2之间。

第二源电极se2的一端接触第二有源图案ap2，并且第二源电极se2的另一端经由第二接触孔cnt2接触时钟线211，其中第二接触孔cnt2限定为贯穿第一绝缘层il1。第二源电极se2的一端可包括在与第二方向dr2相反的第三方向dr3上延伸的两个第一分支部。

第二漏电极de2的一端与第二源电极se2相隔开并且接触第二有源图案ap2，并且第二漏电极de2的另一端经由第三接触孔cnt3连接至第一栅极线gl1，其中第三接触孔cnt3限定为贯穿第一绝缘层il1。第二漏电极de2包括两个第一凹槽。

第一凹槽朝着第三方向dr3凹陷。第二源电极se2的两个分支部分别插入两个第一凹槽中。因此，两个第一分支部在第一方向dr1上与两个第一凹槽重叠。第一分支部的数量和第一凹槽的数量可根据第一晶体管t1的驱动特性而确定。例如，可对第一像素px1应用三个或更多个的第一分支部和第一凹槽以改善驱动特性(即，驱动能力)或增加第一晶体管t1的沟道宽度对第一晶体管t1的沟道长度的w/l比。

第二晶体管t2包括第三栅电极ge3、第三有源图案ap3、第三源电极se3和第三漏电极de3。

第三栅电极ge3从开关截止线216分支，并且第三有源图案ap3设置在第三栅电极ge3上方使得第一绝缘层il1设置在第三有源图案ap3与第三栅电极ge3之间。

第三源电极se3的一端接触第三有源图案ap3，并且第三源电极se3的另一端经由第四接触孔cnt4接触低电压线215，其中第四接触孔cnt4限定为贯穿第一绝缘层il1。第三源电极se3的一端可包括在第三方向dr3上延伸的两个第二分支部。

第三漏电极de3的一端与第三源电极se3相隔开并且接触第三有源图案ap3，并且第三漏电极de3的另一端从第二漏电极de2分支。第三漏电极de3包括两个第二凹槽。第二分支部和第二凹槽具有与第一分支部和第一凹槽的结构和功能相似的结构和功能，并因此省略其细节。

第一光阻挡部330防止第一开关晶体管st1、第二栅极电路200和第一栅极线gl1可见。当在平面图中观察时，第一光阻挡部330与第一开关晶体管st1、第二栅极电路200和第一栅极线gl1重叠。

在本示例性实施方式中，第一光阻挡部330具有大致四边形形状并且在第一方向dr1上具有与第一像素电极310相同的宽度。第一光阻挡部330在第二方向dr2上具有第一宽度w1。

在本公开中，显示面板dp在任意选择的区域或部分的透射率(开口率)可由被光阻挡部(例如，第一光阻挡部330)覆盖的区域与未被第一光阻挡部330覆盖的区域的比率来限定。

第一光阻挡部330插置于显示面板dp的上基础衬底us与公共电极ce之间，并且包括包含有光吸收材料的黑矩阵。然而，第一光阻挡部330不限于此或不受此限制，并且第一光阻挡部330可具有多种形状。也就是说，第一光阻挡部330可包括设置在显示面板dp的下基础衬底ls与液晶ll之间的黑矩阵。此外，第一光阻挡部330可包括具有高反射率的金属材料，或者可具有滤色器堆叠结构，在该滤色器堆叠结构中堆叠有透射不同颜色的滤色器。滤色器可堆叠在其中堆叠有红色滤色器、绿色滤色器和蓝色滤色器中的两种滤色器的结构中。

参照图3b，第二像素px2包括第二像素电极410、第二像素电路420和第二光阻挡部430。

第二像素电路420和第二像素电极410分别与第一像素电路320和第一像素电极310相似，并因此省略其细节。

在本示例性实施方式中，第二光阻挡部430防止第二像素电路420和第一栅极线gl1可见。当在平面图中观察时，第二光阻挡部430与第二像素电路420和第一栅极线gl1重叠。

在本示例性实施方式中，第二光阻挡部430具有大致四边形形状并且具有与第二像素电极410相同的在第一方向dr1上的宽度。第二光阻挡部430在第二方向dr2上具有第二宽度w2。

在本示例性实施方式中，第二光阻挡部430可包括与第一光阻挡部330的材料相同的材料。

参照图3c，第三像素px3包括第三像素电极510、第三像素电路520和第三光阻挡部530。

第三像素电路520和第三像素电极510分别与第一像素电路320和第一像素电极310相似，并因此省略其细节。

第三光阻挡部530防止第三像素电路520和第一栅极线gl1可见。当在平面图中观察时，第三光阻挡部530与第三像素电路520和第一栅极线gl1重叠。

在本示例性实施方式中，第三光阻挡部530具有大致四边形形状并且具有与第三像素电极510相同的在第一方向dr1上的宽度。第三光阻挡部530在第二方向dr2上具有第三宽度w3。

在本示例性实施方式中，第三光阻挡部530可包括与第一光阻挡部330的材料相同的材料。

参照图3a至图3c，第一光阻挡部330、第二光阻挡部430和第三光阻挡部530具有彼此不同的面积。更详细地，第一宽度w1、第二宽度w2和第三宽度w3满足以下w1>w2>w3的条件。相应地，第一光阻挡部330、第二光阻挡部430和第三光阻挡部530的面积分别表示为a1、a2和a3，并且满足以下a1>a2>a3的条件。此外，第一像素电极310、第二像素电极410和第三像素电极510的面积分别表示为s1、s2和s3，并且满足以下s1<s2<s3的条件。

因此，设置有第一像素px1的第一显示部da1的第一透射率是最低的，设置有第三像素px3的第三显示部da3的第三透射率是最高的，并且设置有第二像素px2的第二显示部da2的第二透射率具有在第一透射率与第三透射率之间的值。

也就是说，由于第二栅极电路200设置在第一显示部da1中，第一透射率与第三透射率之间存在大的差异。然而，当具有第二透射率的第二显示部da2插置于第一显示部da1与第三显示部da3之间时，即使第一显示部da1与第三显示部da3之间存在透射率的差异，也能够防止第一显示部da1与第三显示部da3之间的边界被识别。也就是说，第二显示部da2使得第一透射率与第三透射率之间的视觉过渡更不突兀并且被显示装置1000的观察者更少地识别。因此，能够改善显示装置1000(参照图1)的显示品质。

图5是示出图1中所示的第一级的电路图。

参照图1和图5，控制线cl和第一级sg1的第一栅极电路100设置在非显示部nda中，并且第二栅极电路200设置在第一显示部da1中。

控制线cl包括提供至第一级sg1的第一电压线vsl1、第一时钟线clk1、第二时钟线clk2和垂直开始线stl。虽然未在附图中示出，但是控制线cl还可包括第三时钟线和第四时钟线。第一电压线vsl1传输低电压，第一时钟线clk1传输第一时钟信号，第二时钟线clk2传输第二时钟信号，并且垂直开始线stl传输垂直开始信号。

在本示例性实施方式中，第一栅极电路100包括缓冲部110、充电部120、进位部140、第一放电部151、第二放电部153、开关部170、第一保持部181、第二保持部182、第三保持部183和第四保持部184。

缓冲部110包括第四晶体管t4。缓冲部110的控制端子和输入端子连接至垂直开始线stl以接收垂直开始信号，并且缓冲部110的输出端子连接至q-节点q(或控制节点)。响应于垂直开始信号的高电压，缓冲部110允许连接至q-节点q的充电部120以垂直开始信号的高电压被充电。

充电部120包括升压电容器cgs。升压电容器cgs包括连接至q-节点q的第一端子和连接至第一栅极线gl1的第二端子。

第一晶体管t1的控制端子经由开关导通线213电连接至充电部120的与q-节点q连接的第一端子，第一晶体管t1的输入端子通过连接至第一时钟线clk1的时钟线211接收第一时钟信号，并且输出端子连接至第一栅极线gl1。当接收到第一时钟信号同时被充电至升压电容器cgs中的高电压施加至第一晶体管t1的控制端子时，第一晶体管t1自举(bootstrapped)。在这种情况下，升压电容器cgs使被充电至其中的电压升高。第一晶体管t1响应于升高的电压将第一时钟信号的高电压施加至第一栅极线gl1。

进位部140包括第十五晶体管t15。进位部140的控制端子连接至q-节点q，进位部140的输入端子接收第一时钟信号，进位部140的输出端子连接至在进位部140之后的后续级中的一个级。当高电压施加至q-节点q时，进位部140将第一时钟信号的高电压作为第一进位信号cr1施加至第二级sg2。

第一放电部151包括第九晶体管t9。第一放电部151的控制端子连接至开关截止线216并且从开关截止线216接收第二栅极线gl2的第二栅极信号，其中第二栅极线gl2来自与后续级中的一个对应的第二级sg2(参照图1)，第一放电部151的输入端子连接至q-节点q，并且第一放电部151的输出端子连接至第一电压线vsl1。第一放电部151响应于从第二级sg2输出的第二栅极信号的高电压而将施加于q-节点q的电压放电为低电压。

第二晶体管t2的控制端子经由开关截止线216连接至第二级sg2，第二晶体管t2的输出端子连接至第一栅极线gl1，并且第二晶体管t2的输入端子经由低电压线215连接至第一电压线vsl1。第二晶体管t2将施加至第一栅极线gl1的电压放电为低电压。

第二放电部153包括第六晶体管t6。第二放电部153的控制端子接收重置信号rs，第二放电部153的输入端子连接至q-节点q，并且第二放电部153的输出端子连接至第一电压线vsl1。第二放电部153响应于重置信号rs的高电压将施加至q-节点q的电压放电为低电压，其中重置信号rs从与栅极驱动器gd(参照图1)的最后一级对应的第n级sgn输出。

开关部170包括第十二晶体管t12、第七晶体管t7、第十三晶体管t13和第八晶体管t8。当高电压施加至第一栅极线gl1时，第八晶体管t8和第十三晶体管t13导通，并且施加至n-节点n的电压放电为低电压。当低电压施加至第一栅极线gl1时，第八晶体管t8和第十三晶体管t13截止，并因此与第一时钟信号同步的信号施加至n-节点n。

第一保持部181包括第十晶体管t10。第一保持部181的控制端子从第一时钟线clk1接收第一时钟信号，第一保持部181的输入端子连接至q-节点q，并且第一保持部181的输出端子连接至第一栅极线gl1。第一保持部181响应于第一时钟信号的高电压将q-节点q的电压保持为第一栅极线gl1的电压。

第二保持部182包括第三晶体管t3。第二保持部182的控制端子连接至n-节点n，第二保持部182的输入端子连接至第一栅极线gl1，并且第二保持部182的输出端子连接至第一电压线vsl1。

第二保持部182响应于施加至n-节点n的高电压将第一栅极线gl1的电压保持为低电压。第三保持部183包括第十一晶体管t11。第三保持部183的控制端子连接至第二时钟线clk2以接收第二时钟信号，第三保持部183的输入端子接收垂直开始信号，并且第三保持部183的输出端子连接至q-节点q。第三保持部183响应于第二时钟信号的高电压将q-节点q的电压保持为垂直开始信号的电压电平。第四保持部184包括第五晶体管t5。第四保持部184的控制端子接收第二时钟信号，第四保持部184的输入端子连接至第一栅极线gl1，并且第四保持部184的输出端子连接至第一电压线vsl1。第四保持部184响应于第二时钟信号的高电压将第一栅极线gl1的电压保持为低电压。

根据上述描述，第一晶体管t1和第二晶体管t2作为第二栅极电路200的部件设置在第一显示部da1中，但是本公开不限于此或不受此限制。

图6是示出根据本公开示例性实施方式的第一像素px1的视图。如图6中所示，根据本示例性实施方式的第二栅极电路210仅包括第一晶体管t1，并且第二晶体管t2(参照图5)作为第一栅极电路100的部件设置在非显示部nda(参照图5)中，而不设置在第一显示部da1中。可选地，虽然未在图6中示出，但是第二栅极电路210可以仅包括第二晶体管t2或者还可包括缓冲部110、充电部120、进位部140、第一放电部151、第二放电部153、开关部170、第一保持部181、第二保持部182、第三保持部183和第四保持部184中的至少一个。

图7是示出根据本公开示例性实施方式的显示面板dp1的视图。图7仅示出第一显示部da1、第二显示部da2和第三显示部da3的高层次图示，并省略了第一显示部da1至第三显示部da3的配置细节(例如，图1中所示的第一栅极电路100和第二栅极电路200)。

在本示例性实施方式中，显示面板dp1的第一显示部da1和第二显示部da2中的每个提供为多个。第一显示部da1、第二显示部da2和第三显示部da3以第一显示部da1、第二显示部da2、第三显示部da3、第二显示部da2和第一显示部da1的顺序布置在显示面板dp1中。

在上述结构中，栅极驱动器gd(参照图1)设置在非显示部nda和第一显示部da1中，其中非显示部nda和第一显示部da1限定在第三显示部da3的相对的两侧处，并因此显示面板dp1可被稳定地操作。具体地，尽管第三显示部da3具有大面积，但是仍可防止产生第三显示部da3的相对的两侧处的区域之间的亮度差异，并且显示面板dp1可被更加稳定地操作。

第一显示部da1至第三显示部da3不限于此或不受此限制。图8是示出根据本公开示例性实施方式的显示面板dp2的视图。图8仅示出第一显示部da1、第二显示部da2和第三显示部da3的高层次图示，并省略了第一显示部da1至第三显示部da3的配置细节(例如，图1中所示的第一栅极电路100和第二栅极电路200)。

不同于图7中所示的显示面板dp1，图8中所示的显示面板dp2的第三显示部da3可提供为多个。第三显示部da3布置为在第一方向dr1上彼此相隔开。显示面板dp2包括在第一方向dr1上以第一显示部da1、第二显示部da2、第三显示部da3、第二显示部da2、第一显示部da1、第二显示部da2、第三显示部da3、第二显示部da2和第一显示部da1的顺序布置的第一显示部da1、第二显示部da2和第三显示部da3。

因此，尽管第三显示部da3具有大面积，但是仍可防止产生第三显示部da3的相对的两侧处的区域之间的亮度差异，并且显示面板dp2可被更加稳定地操作。

图9是示出根据本公开示例性实施方式的显示面板dp3的视图。

参照图9，显示面板dp3包括由像素内栅极驱动器实现的栅极驱动器gf。除了栅极驱动器gf还包括第三栅极电路250以外，栅极驱动器gf具有与图1中所示的栅极驱动器gd的结构和功能相同的结构和功能，并因此省略重复的说明。

此外，不同的附图标记已分配至图9中所示的第二栅极电路210，以使第二栅极电路210与图1中所示的第二栅极电路200区分开。第二栅极电路210经由信号线sl连接至对应的第三栅极电路250。

第二栅极电路210以矩阵形式布置为与第一像素px1对应。更详细地，第二栅极电路210中的第一方向dr1上的第i个第二栅极电路设置在数据线dl1至dlm中的第i数据线与第i+1数据线之间。

第三栅极电路250以矩阵形式布置为与第二像素px2对应。更详细地，第三栅极电路250中的第一方向dr1上的第j个第三栅极电路设置在数据线dl1至dlm中的第j数据线与第j+1数据线之间。数字“j”是大于数字“i”的整数。

在第三栅极电路250之中，第二方向dr2上的第k个第三栅极电路设置在栅极线gl1至gln中的第k栅极线与第k+1栅极线之间。

在本示例性实施方式中，在第一级sg1至第n级sgn中，第k级配置为包括布置在第k行中的第一栅极电路100、第二栅极电路210和第三栅极电路250。布置在第k行中的第一栅极电路100、第二栅极电路210和第三栅极电路250通过信号线sl彼此连接。

在本示例性实施方式中，第一级sg1至第n级sgn中的每个包括两个第三栅极电路250，但是第一级sg1至第n级sgn中的每个中的第三栅极电路250的数量不限于两个。也就是说，第一级sg1至第n级sgn中的每个可包括q个或更多个的第三栅极电路250。数字“q”根据栅极线gl1至gln中的每个的特性而确定。

由于栅极驱动器gf的若干配置随第三栅极电路250在空间上分布在第一显示部da1和第二显示部da2中，因此非显示部nda(或边框)的宽度有效地减小，并且第一显示部da1的透射率提升。

图10a是示出根据本公开示例性实施方式的图9中所示的第一像素px1的视图，图10b是示出根据本公开示例性实施方式的图9中所示的第二像素px2的视图，以及图10c是示出根据本公开示例性实施方式的图9中所示的第三像素px3的视图。

图10a和图10c中所示的第一像素px1和第三像素px3与图2a和图2c中所示的第一像素px1和第三像素px3基本上相同，并因此省略其细节。

参照图10b，第二像素px2包括第二像素电极410、第二像素电路420和第二光阻挡部440。

第三栅极电路250设置为在第二方向dr2上与第二像素电极410相隔开。作为示例，第二晶体管可提供为多个。因此，如图10a中所示，第二晶体管中的至少一个晶体管t21设置在第二栅极电路210中，并且第二晶体管中的至少一个晶体管t22设置在第三栅极电路250中。

在本示例性实施方式中，开关截止线216和低电压线215中的每个的至少一部分可设置在第二显示部da2中。例如，当在平面图中观察时，开关截止线216和低电压线215中的每个的至少上述部分可与第二光阻挡部440重叠。

在本示例性实施方式中，第二光阻挡部440防止第二像素电路420、第三栅极电路250和第一栅极线gl1可见。当在平面图中观察时，第二光阻挡部440与第二像素电路420、第三栅极电路250和第一栅极线gl1重叠。

第三栅极电路250不限于此或不受此限制。在本示例性实施方式中，为实现比第一显示部da1的第一透射率高的第二显示部da2的第二透射率，设置有第三栅极电路250的面积可小于设置有第二栅极电路210的面积，或者包括在第三栅极电路250中的晶体管的数量可少于包括在第二栅极电路210中的晶体管的数量。换句话说，可满足n1>n2或r1>r2的关系。n1表示第二栅极电路210的晶体管的数量，n2表示第三栅极电路250的晶体管的数量，r1表示设置有第二栅极电路210的面积，并且r2表示设置有第三栅极电路250的面积。在本示例性实施方式中，第三栅极电路250可包括第一晶体管t1，而不是第二晶体管t22。

图11是示出根据本公开示例性实施方式的图9中所示的第一像素px1的视图。

参照图11，第二栅极电路210可包括第一晶体管t1并且可不包括第二晶体管t2。

在本示例性实施方式中，开关导通线213、低电压线215和开关截止线216中的每个的至少一部分可设置在第一显示部da1中。例如，开关导通线213、开关截止线216和低电压线215中的每个的至少一部分可与第一光阻挡部331重叠。

第一光阻挡部331防止第一开关晶体管st1、第二栅极电路210和第一栅极线gl1可见。当在平面图中观察时，第一光阻挡部331与第一开关晶体管st1、第二栅极电路210和第一栅极线gl1重叠。

图12是示出根据本公开示例性实施方式的显示装置1000的视图。

参照图12，显示装置1000还可包括背光单位blu，并且显示面板dp可以为液晶显示面板，但不限于此。

背光单位blu可包括例如第一部分p1、第二部分p2和第三部分p3。在平面图中，第一部分p1至第三部分p3分别与第一显示部da1至第三显示部da3重叠。第一部分p1、第二部分p2和第三部分p3分别产生第一光l1、第二光l2和第三光l3，并且第一光l1至第三光l3分别被提供至第一显示部da1至第三显示部da3的背面。

在本示例性实施方式中，第一光l1至第三光l3的强度可根据第一显示部da1至第三显示部da3的透射率来控制。更详细地，由于第二显示部da2的第二透射率大于第一显示部da1的第一透射率并且小于第三显示部da3的第三透射率，因此第二光l2的强度可小于第一光l1的强度并且大于第三光l3的强度。

作为示例，第一光l1至第三光l3间的强度比可与第一透射率至第三透射率的比率或第一透射率至第三透射率的平方的比率基本上相同。在本示例性实施方式中，第一光l1至第三光l3间的强度比可与第一光阻挡部330、第二光阻挡部430和第三光阻挡部530(参照图3a至图3c)间的面积比或第一光阻挡部330、第二光阻挡部430和第三光阻挡部530的面积的平方的比率基本上相同。

如上所述，具有相对高强度的光被提供至显示面板dp的具有相对低透射率的部分，并因此可防止第一显示部da1与第三显示部da3之间的边界因第一显示部da1与第三显示部da3之间的透射率差异而被识别。

图13是示出根据本公开示例性实施方式的显示面板的视图。

参照图13，第一图像信号is1，第二图像信号is2和第三图像信号is3分别施加至第一显示部da1、第二显示部da2和第三显示部da3。第一图像信号is1至第三图像信号is3可以是具有与通过第一显示部da1至第三显示部da3显示的图像有关的信息的信号。第一图像信号is1至第三图像信号is3可以是由外部提供的外部信号、控制器ctr中的经处理的信号或基于外部信号或经处理的信号而产生的数据电压，其中控制器ctr中的经处理的信号通过将外部信号处理为适合于显示面板dp而获得。

在本示例性实施方式中，当灰阶值为常数时，第二图像信号is2的亮度值小于第一图像信号is1的亮度值并且大于第三图像信号is3的亮度值。

作为示例，第一图像信号is1至第三图像信号is3间的亮度值的比可与第三透射率至第一透射率的比率或第三透射率至第一透射率的平方的比基本上相同。在本示例性实施方式中，第一光l1至第三光l3间的亮度值的比可与第一光阻挡部330、第二光阻挡部430和第三光阻挡部530(参照图3a至图3c)间的面积比或者第一光阻挡部330、第二光阻挡部430和第三光阻挡部530的面积平方的比基本上相同。

如上所述，在相同灰阶值的情况下，具有相对高亮度值的图像信号被提供至显示面板dp的具有相对低透射率的部分，并由此可防止第一显示部da1与第三显示部da3之间的边界因第一显示部da1与第三显示部da3之间的透射率差异而被识别。

虽然已描述了本发明的示例性实施方式，但是应理解，本发明不限于这些示例性实施方式，并且本领域普通技术人员能够在如所附权利要求要求保护的本发明的精神和范围内进行各种改变和修改。