GOA单元、GOA电路、显示驱动电路和显示装置的制作方法

本发明涉及显示技术领域，尤其涉及oled显示技术内的自适应多脉冲可编程的栅极驱动电路，涉及goa(gatedriveronarray，集成栅极驱动电路)单元和显示装置。

背景技术：

目前显示行业背板工艺有很多种，如a-si、ltps、oxide氧化物等等，其中a-si制造简单，但迁移率低和稳定性都不理想，ltps稳定性好，但成本较高，且均匀性差，也不适合大尺寸面板的制造。igzo(氧化铟镓锌)由于高迁移率，均匀性较好，成本较低，被广泛用于大尺寸oled产品中。

amoled发光均匀性受vth影响，在像素设计中，会增加补偿vth电路。

内部补偿scan信号需要增加脉冲，以延长复位以及获取vth值的时间。

传统方法采用外围ic设计，不利于窄边框，低成本。

不同面板需要的补偿周期不同，因此scan信号脉冲数不固定。

技术实现要素：

本公开的另外方面和优点部分将在后面的描述中阐述，还有部分可从描述中明显地看出，或者可以在本公开的实践中得到。

本公开侧重于goa电路中噪声抑制，不同于其他goa电路，采用特殊电路结构，可以稳定持续地抑制噪声。

本公开涉及一种多脉冲以及脉冲宽度可编程的栅极显示电路或goa电路。本公开包括输入电路、输出电路、下拉电路、控制电路；所述输入电路由4个tft组成；所述控制电路有两个，一个输出qa(n)，一个输出qb(n)；所述下拉电路下拉qa(n)节点以及c(n)；所述输出电路输出c(n)；本公开可以实现可编程多脉冲goa单元功能，同时本公开goa单元可以自行适应初始脉冲个数，即工作范围不局限于脉冲个数，具体可见图12以及图13。

本公开提供一种goa单元，包括：输入电路，连接第一时钟端、第一输入端、第二输入端以及上拉节点，第一输入端接收来自上一级goa单元的输出端的输出信号，第二输入端接收来自下一级goa单元的输出端的输出信号，被配置以在上一级goa单元的输出端和下一级goa单元的输出端中的一个以及第一时钟端处于有效电平时，将上一级goa单元的输出信号传递到上拉节点；第一控制电路，连接第一电源电压端、上拉节点、下拉节点以及第一控制节点，被配置以在上拉节点处于有效电平时，将第一电源电压信号提供给第一控制节点；第二控制电路，连接第三时钟端、第一电源电压端、第二电源电压端、上拉节点以及第二控制节点，被配置以在上拉节点处于有效电平时，将第三时钟端的第三时钟信号提供给第二控制节点；以及在上拉节点处于非有效电平时，将第二控制节点下拉至第二电源电压端的第二电源电压信号；下拉控制电路，连接第二时钟端、第一电源电压端、第二电源电压端、上拉节点以及下拉节点，被配置为通过下拉节点处的下拉信号控制下拉电路是否进行操作；下拉电路，连接下拉节点、第一控制电路、第二电源电压端以及输出端，被配置以在下拉节点处的下拉信号处于有效电平时将所述输出端和所述第一控制节点下拉至第二电源电压端的第二电源电压信号；输出电路，连接第一电源电压端、第二电源电压端、第一控制节点、第二控制节点和输出端，被配置以在第一控制节点处于有效电平以及第二控制节点处于非有效电平时将第一电源电压端的第一电源电压信号输出到输出端。

本公开还提供一种goa电路，包括级联的n个goa单元，该n个goa单元是第一goa单元至第ngoa单元，每一个goa单元是如上所述的goa单元，其中n为大于等于2的整数。

本公开还提供一种显示驱动电路，包括：栅极驱动电路和像素驱动电路；其中，所述栅极驱动电路包括上述的goa电路。

本公开还提供一种显示装置，包括上述的显示驱动电路。

本公开采用两个控制电路的电路结构来对输出电路进行控制，可以稳定持续地抑制噪声。此外，还可以实现可编程多脉冲goa单元功能，同时本公开goa单元可以自行适应初始脉冲个数，即工作范围不局限于脉冲个数。

附图说明

通过结合附图对本公开的优选实施例进行详细描述，本公开的上述和其他目的、特性和优点将会变得更加清楚，其中相同的标号指定相同结构的单元，并且在其中：

图1示出了3t2c内部补偿电路；

图2示出了3t2c内部补偿电路扫描信号时序图；

图3示出了根据本发明实施例的goa单元的结构图；

图4示出了根据本发明第一实施例的goa单元的电路示意图；

图5是本发明实施例提供的goa单元中各信号的时序状态图；

图6示出了根据本发明第一实施例的goa电路的整体结构；

图7示出了根据本发明第一实施例的所述goa单元各端口定义；

图8示出了根据本发明第二实施例的goa单元的电路示意图；

图9示出了根据本发明第二实施例的goa电路的整体结构；

图10示出了根据本发明第二实施例的所述goa单元各端口定义；

图11示出了根据本发明实施例hspice仿真输入时序确认；

图12示出了根据本发明实施例单元多脉冲可编程仿真验证；

图13示出了根据本发明实施例单元自适应功能仿真验证。

具体实施方式

下面将参照示出本发明实施例的附图充分描述本发明。然而，本发明可以以许多不同的形式实现，而不应当认为限于这里所述的实施例。相反，提供这些实施例以便使本公开透彻且完整，并且将向本领域技术人员充分表达本发明的范围。在附图中，为了清楚起见放大了组件。

本公开所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本实施例中，每个晶体管的漏极和源极的连接方式可以互换，因此，本公开实施例中各晶体管的漏极、源极实际是没有区别的。这里，仅仅是为了区分晶体管除栅极之外的两极，而将其中一极称为漏极，另一极称为源极。本公开实施例中采用的薄膜晶体管可以为n型晶体管，也可以为p型晶体管。在本公开实施例中，当采用n型薄膜晶体管时，其第一极可以是源极，第二极可以是漏极。在以下实施例中，以薄膜晶体管为n型晶体管为例进行的说明，即栅极的信号是高电平时，薄膜晶体管导通。可以想到，当采用p型晶体管时，需要相应调整驱动信号的时序。

图1示出了3t2c内部补偿电路。

图1中为了获取t1管vth更正确，扫描(scan)信号需要多个脉冲，用来增加s点位充电，同时需要延长半个时钟用于读取data数据，可见在oledtv设计中，多脉冲可编程栅极驱动作用是巨大的。图2示出了3t2c内部补偿电路扫描信号时序图。

本公开所述goa采用双端控制电路，第一控制节点qa(n)和第二控制节点qb(n)分别控制，达到可编程目的。

图3示出了根据本发明实施例的goa单元的结构图。

如图3所示，作为本发明的一个方面，提供一种goa单元，所述goa单元包括输入电路301、第一控制电路302、第二控制电路303、下拉控制电路304、下拉电路305、输出电路306。

所述输入电路301连接第一时钟端clk1、第一输入端input1、第二输入端input2和上拉节点qa，第一输入端input1接收来自上一级goa单元的输出端c(n-1)的输出信号，第二输入端input2接收来自下一级goa单元的输出端c(n+1)的输出信号，被配置以在上一级goa单元的输出端c(n-1)和下一级goa单元的输出端c(n+1)中的一个以及第一时钟端clk1处于有效电平时，将上一级goa单元的输出信号传递到上拉节点qa。

所述第一控制电路302连接第一电源电压端vgh、上拉节点qa、下拉节点qna以及第一控制节点qa(n)，被配置以在上拉节点qa处于有效电平时，将第一电源电压信号vgh提供给第一控制节点qa(n)。

所述第二控制电路303连接第三时钟端clk3、第一电源电压端vgh、第二电源电压端vgl、上拉节点qa以及第二控制节点qb(n)，被配置以在上拉节点qa处于有效电平时，将第三时钟端clk3的第三时钟信号提供给第二控制节点qb(n)；以及在上拉节点qa处于非有效电平时，将第二控制节点qb(n)下拉至第二电源电压信号vgl。

所述下拉控制电路304连接第二时钟端clk2、第一电源电压端vgh、第二电源电压端vgl、上拉节点qa以及下拉节点qna，被配置为通过下拉节点qna处的下拉信号控制下拉电路305是否进行操作。例如，下拉控制电路304在上拉节点qa处的上拉信号处于有效电平时在下拉节点qna处产生处于非有效电平的下拉信号；而在上拉节点qa处的上拉信号处于非有效电平时，响应第一电源电压信号vgh，将第二时钟端clk2的第二时钟信号提供给下拉节点qna。

所述下拉电路305连接下拉节点qna、第一控制电路302、第二电源电压端vgl、输出端，被配置以在下拉节点qna处的下拉信号处于有效电平时将所述输出端和所述第一控制节点qa(n)下拉至所述第二电源电压信号vgl。

所述输出电路306连接第一电源电压端vgh、第二电源电压端vgl、第一控制节点qa(n)、第二控制节点qb(n)和输出端，被配置以在第一控制节点qa(n)处于有效电平以及第二控制节点qb(n)处于非有效电平时将第一电源电压端vgh的第一电源电压信号输出到输出端。

其中，第一电源电压端vgh是高电源电压端。第二电源电压端vgl是低电源电压端。

图4示出了根据本发明第一实施例的goa单元的电路示意图。

下面以图4中的晶体管均为在栅极输入高电平时导通的n型晶体管为例进行说明。

如图4所示，在一个实施例中，例如，输入电路301包括第一至第四输入晶体管t1-t4。

第一输入晶体管t1的栅极和第一极作为第一输入端与上一级goa单元的输出端c(n-1)连接，第一输入晶体管t1的第二极与第四输入晶体管t4的第一级连接；第二输入晶体管t2的栅极与第三输入晶体管t3的第二极连接，第二输入晶体管t2的第一极与上一级goa单元的输出端c(n-1)连接，第二输入晶体管t2的第二极与上拉节点qa连接；第三输入晶体管t3的栅极与第一时钟端clk1连接，第三输入晶体管t3的第一级作为第二输入端与下一级goa单元的输出端c(n+1)连接；第四输入晶体管t4的栅极与第一时钟端clk1连接，第四输入晶体管t4的第二级与上拉节点qa连接。

输入电路301的具体实现结构和控制方式等不构成对本公开实施例的限制。

在一个实施例中，例如，第一控制电路302包括第一至第三控制晶体管tm1-tm3。

第一控制晶体管tm1的栅极与上拉节点qa连接，第一控制晶体管tm1的第一级与第一电源电压端vgh连接，第一控制晶体管tm1的第二极与第一控制节点qa(n)连接；第二控制晶体管tm2的栅极与下拉节点qna连接，第二控制晶体管tm2的第一极与第一控制节点qa(n)连接，第二控制晶体管tm2的第二极与下拉电路305连接；第三控制晶体管tm3的栅极与上拉节点qa连接，第三控制晶体管tm3的第一极与第一电源电压端vgh连接，和第三控制晶体管tm3的第二极与下拉电路305连接。

上述的第一控制电路302仅仅是示例，其还可以具有其它结构。

在一个实施例中，例如，第二电源电压端vgl包括第三电源电压端vgl1、第四电源电压端vgl2和第五电源电压端vgl3。

在一个实施例中，例如，第二控制电路303包括第四控制晶体管tm5、第五控制晶体管t1a、第六控制晶体管t1b和第七控制晶体管t2b。

第四控制晶体管tm5的栅极与上拉节点qa连接，第四控制晶体管tm5的第一极与第三时钟端clk3连接，第四控制晶体管tm5的第二极与第二控制节点qb(n)连接；第五控制晶体管t1a的栅极和第一极与第一电源电压端vgh连接，第五控制晶体管t1a的第二极与第七控制晶体管t2b的栅极连接；第六控制晶体管t1b的栅极与上拉节点qa连接，第六控制晶体管t1b的第一极与第七控制晶体管t2b的栅极连接，第六控制晶体管t1b的第二极与第四电源电压端vgl2连接；第七控制晶体管t2b的第一极与第二控制节点qb(n)连接，第七控制晶体管t2b的第二极与第五电源电压端vgl3连接。

在上拉节点qa处于有效电平时，将第三时钟端clk3的第三时钟信号提供给第二控制节点qb(n)；以及在上拉节点qa处于非有效电平时，将第二控制节点qb(n)下拉至第五电源电压信号vgl3。上述的第二控制电路303仅仅是示例，其还可以具有其它结构。

在一个实施例中，例如，下拉控制电路304包括第一下拉控制晶体管t3a、第二下拉控制晶体管t3b、第三下拉控制晶体管t4a和第四下拉控制晶体管t4b。

第一下拉控制晶体管t3a的栅极和第一极与第一电源电压端vgh连接，第二极与第三下拉控制晶体管t4a的栅极连接；第二下拉控制晶体管t3b的栅极与上拉节点qa连接，第一极与第三下拉控制晶体管t4a的栅极连接，第二极与第三电源电压端vgl1连接；第三下拉控制晶体管t4a的第一极与第二时钟端clk2连接，第二极与下拉节点qna连接；第四下拉控制晶体管t4b的栅极与上拉节点qa连接，第一极与下拉节点qna连接，第二极与第四电源电压端vgl2连接。

在一个实施例中，例如，下拉电路305包括节点下拉晶体管tm4以及第一和第二输出下拉晶体管t7和t8。

节点下拉晶体管tm4的栅极与下拉节点qna连接，节点下拉晶体管tm4的第一极与第二控制晶体管tm2的第二极连接，节点下拉晶体管tm4的第二极与第三电源电压端vgl1连接；第一和第二输出下拉晶体管t7和t8的栅极与下拉节点qna连接，第一输出下拉晶体管t7的第一极与第一输出端c(n)连接，第二输出下拉晶体管t8的第一极与第二输出端g(n)连接，第一和第二输出下拉晶体管t7和t8的第二极与第三电源电压端vgl1连接。

在下拉节点qna处的下拉信号处于有效电平时，节点下拉晶体管tm4以及第一和第二输出下拉晶体管t7和t8导通，分别将上拉节点qa和第一和第二输出端下拉至第三电源电压端vgl1的电源电压。

上述的下拉控制电路304和下拉电路305仅仅是示例，其还可以具有其它结构。

在一个实施例中，例如，输出端包括：第一输出端和第二输出端。输出电路306包括第一输出电路和第二输出电路。所述第一输出电路包括第一输出晶体管t11和第二输出晶体管t12，所述第二输出电路包括第三输出晶体管t21和第四输出晶体管t22。

第一输出晶体管t11的栅极与第一控制节点qa(n)连接，第一输出晶体管t11的第一极与第一电源电压端vgh连接，第一输出晶体管t11的第二极与第一输出端连接c(n)；第二输出晶体管t12的栅极与第二控制节点qb(n)连接，第二输出晶体管t12的第一极与第一输出端c(n)连接，第二输出晶体管t12的第二极与第四电源电压端vgl2连接；第三输出晶体管t21的栅极与第一控制节点qa(n)连接，第三输出晶体管t21的第一极与第一电源电压端vgh连接，第三输出晶体管t21的第二极与第二输出端g(n)连接；第四输出晶体管t22的栅极与第二控制节点qb(n)连接，第四输出晶体管t22的第一极与第二输出端g(n)连接，第四输出晶体管t22的第二极与第三电源电压端vgl1连接。

上述的输出电路306仅仅是示例，其还可以具有其它结构。

其中，第三电源电压信号vgl1大于第四电源电压信号vgl2，第四电源电压信号vgl2大于第五电源电压信号vgl3。图4所示的goa单元采用了具有不同电平的低电源电压端以便更适用于igzo(oled面板)氧化物背板，但本领域技术人员应该理解，也可以采用相同电平的低电源电压端或者其他数量的低电源电压端。

图5是本发明第一实施例提供的goa单元中各信号的时序状态图。

以下，参照图5所示的时序状态示意图，对图4所示的goa单元的工作原理进行说明。其中，以图4所示电路中的晶体管均为n型晶体管为例进行说明。

图5中示出了第一时钟信号端clk1输入的第一时钟信号、第二时钟信号端clk2输入的第二时钟信号、第三时钟信号端clk3输入的第三时钟信号、上拉节点qa的电压、下拉节点qna的电压、第一控制节点qa(n)的电压、第二控制节点qb(n)的电压、上级输出端c(n-1)输出的输出信号、本级输出端c(n)输出的输出信号以及下级输出端c(n+1)输出的输出信号的时序状态。

如图5所示，提供7个阶段的时序状态，具体的，第一阶段为t1；第二阶段为t2；第三阶段为t3；第四阶段为t4；第五阶段为t5；第六阶段为t6；第七阶段为t7。

t1阶段，clk1、c(n-1)高电平，clk2、clk3、c(n+1)低电平，此阶段中，由于clk1和c(n-1)为高电平，所以t1、t4和t3导通，c(n-1)的高电平通过通过t1和t4传导至qa，同时由于c(n+1)为低电平，t2截止，qa电压升高，t3b和t4b导通，导通的t3b使得t4a截止，并且qna的电压通过t4b下拉至低电平vgl2，此外，此阶段中由于qa为高电平并且qna为低电平，所以tm1导通而tm2截止，高电平vgh通过tm1传导至qa(n)，qa为高电平又因为clk3为低电平，所以qb(n)通过导通的tm5拉至低电平，此阶段高电平的qa(n)导通t11而低电平的qb(n)截止t12，从而高电平vgh通过t11传导至第一输出端，第一输出端c(n)为高电平；高电平的qa(n)导通t21而低电平的qb(n)截止t22，从而高电平vgh通过t21传导至第二输出端，第二输出端g(n)为高电平。

t2阶段，clk1、clk3高电平，clk2、c(n-1)、c(n+1)低电平，此阶段中，由于c(n-1)和c(n+1)为低电平，所以t2和t1截止，qa仍保持高电平，由于qa保持高电平，t3b和t4b导通，导通的t3b使得t4a截止，并且qna的电压通过导通的t4b保持下拉至低电平vgl2，此外，此阶段中由于qa为高电平并且qna为低电平，所以tm1导通而tm2截止，qa(n)继续保持高电平，qa为高电平又因为clk3为高电平，所以qb(n)通过导通的tm5上拉至高电平clk3，此阶段高电平的qb(n)导通t12，从而通过导通的t12将第一输出端下拉至vgl2，第一输出端c(n)为低电平；高电平的qb(n)导通t22，从而通过导通的t22将第二输出端下拉至vgl1，第二输出端g(n)为低电平。

t3阶段，此阶段，clk2、c(n+1)、c(n-1)高电平，clk1、clk3低电平，此阶段中，由于clk1为低电平，所以t3和t4截止，qa仍保持高电平，由于qa保持高电平，t3b和t4b导通，导通的t3b使得t4a截止，并且qna的电压通过导通的t4b保持下拉至低电平vgl2，此外，此阶段中由于qa为高电平并且qna为低电平，所以tm1导通而tm2截止，qa(n)继续保持高电平，qa为高电平又因为clk3为低电平，所以qb(n)通过导通的tm5拉至低电平clk3，此阶段高电平的qa(n)导通t11而低电平的qb(n)截止t12，从而高电平vgh通过t11传导至第一输出端，第一输出端c(n)为高电平；高电平的qa(n)导通t21而低电平的qb(n)截止t22，从而高电平vgh通过t21传导至第二输出端，第二输出端g(n)为高电平。

t4阶段，clk2、c(n-1)、clk3高电平，clk1、c(n+1)低电平，此阶段中，由于clk1为低电平，所以t3和t4截止，qa仍保持高电平，由于qa保持高电平，t3b和t4b导通，导通的t3b使得t4a截止，并且qna的电压通过导通的t4b保持下拉至低电平vgl2，此外，此阶段中由于qa为高电平并且qna为低电平，所以tm1导通而tm2截止，qa(n)继续保持高电平，qa为高电平又因为clk3为高电平，所以qb(n)通过导通的tm5上拉至高电平clk3，此阶段高电平的qb(n)导通t12，从而通过导通的t12将第一输出端下拉至vgl2，第一输出端c(n)为低电平；高电平的qb(n)导通t22，从而通过导通的t22将第二输出端下拉至vgl1，第二输出端g(n)为低电平。

t5阶段，clk1、c(n+1)高电平，clk2、c(n-1)、clk3低电平，此阶段中，由于clk1为高电平，所以t3导通，高电平的c(n+1)通过导通的t3传导到t2的栅极，从而t2导通，低电平的c(n-1)通过导通的t2将qa拉低至低电平；由于qa为低电平，t3b和t4b截止，由于clk2为低电平，qna的电压通过导通的t4a保持下拉至低电平，qa为低电平，截止tm5和t1b，t2b通过来自导通t1a的高电平vgh而导通，所以qb(n)通过导通的t2b拉至低电平vgl3，此外，此阶段中由于qa和qna为低电平，所以tm1和tm2截止，qa(n)保持高电平，此阶段高电平的qa(n)导通t11而低电平的qb(n)截止t12，从而高电平vgh通过t11传导至第一输出端，第一输出端c(n)为高电平；高电平的qa(n)导通t21而低电平的qb(n)截止t22，从而高电平vgh通过t21传导至第二输出端，第二输出端g(n)为高电平。

t6阶段，clk1、clk3高电平，clk2、c(n-1)、c(n+1)低电平，此阶段中，由于clk1为高电平，所以t3导通，低电平的c(n+1)通过导通的t3传导到t2的栅极，从而t2截止，c(n-1)低电平，所以t1截止，qa保持低电平；由于qa为低电平，t3b和t4b截止，由于clk2为低电平，qna的电压通过导通的t4a保持下拉至低电平；qa为低电平，截止tm5和t1b，t2b通过来自导通t1a的高电平vgh而导通，所以qb(n)通过导通的t2b拉至低电平vgl3；此外，此阶段中由于qa和qna为低电平，所以tm1和tm2截止，qa(n)保持高电平，此阶段高电平的qa(n)导通t11而低电平的qb(n)截止t12，从而高电平vgh通过t11传导至第一输出端，第一输出端c(n)为高电平；高电平的qa(n)导通t21而低电平的qb(n)截止t12，从而高电平vgh通过t21传导至第二输出端，第二输出端g(n)为高电平。

t7阶段，clk2、c(n+1)高电平，clk1、clk3、c(n-1)低电平，此阶段中，由于clk1为低电平，所以t3和t4截止，qa继续保持低电平；由于qa为低电平，t3b和t4b截止，由于clk2为高电平，qna的电压通过导通的t4a上拉至高电平；qa为低电平，截止tm5和t1b，t2b通过来自导通t1a的高电平vgh而导通，所以qb(n)通过导通的t2b拉至低电平vgl3；此外，此阶段中由于qna为高电平，所以tm2、tm4和t7导通，将qa(n)、第一输出端c(n)和第二输出端g(n)下拉至第三电源电压vgl1。

进一步的，上述实施例中的goa单元中所有晶体管还可以均为低电平导通的p型晶体管，若所有晶体管均为p型晶体管，则只需要重新调整反向器各个输入信号的时序状态即可。

再进一步的，上述goa单元中也可以同时采用n型晶体管和p型晶体管，此时需保证goa电路中通过同一个时序信号或电压控制的晶体管需要采用相同的类型，当然这都是本领域的技术人员依据本发明的实施例可以做出的合理变通方案，因此均应为本发明的保护范围，然而考虑到晶体管的制程工艺，由于不同类型的晶体管的有源层掺杂材料不相同，因此goa电路中采用统一类型的晶体管更有利于简化goa电路的制程工艺。

图6示出了根据本发明第一实施例的goa电路的整体结构。

图7示出了根据本发明第一实施例的所述goa单元各端口定义。

图6所示的goa电路包括级联的n个goa单元，该n个goa单元是第一goa单元至第ngoa单元，其中n为大于等于2的整数。每级goa单元都可以采用上文中所描述的结构。

其中在所述级联的n个goa单元中，

第一goa单元的第一信号输入端连接帧起始信号，第ngoa单元的第二信号输入端连接帧起始信号。

第二goa单元至第ngoa单元中的每个goa单元的第一信号输入端连接到与其相邻的上一级goa单元的输出端。

所述第一goa单元至第n-1goa单元中的每个goa单元的第二信号输入端连接到与其相邻的下一级goa单元的输出端。

各级goa单元的驱动信号输出端与栅线相连。

上述goa电路通过各级goa单元的驱动信号输出端与对应的栅线连接，用于顺序地向对应的栅线输出扫描信号。

每个goa单元都有第一时钟信号端clk1、第二时钟信号端clk2、第三时钟信号端clk3、第一电源电压端vgh、第三电源电压端vgl1、第四电源电压端vgl2和第五电源电压端vgl3。

每个goa单元的第一时钟信号端clk1输入第一时钟信号clk1，第二时钟信号端clk2输入第二时钟信号clk2，第三时钟信号端clk3输入第三时钟信号clk3。所述第一时钟信号端的第一时钟信号与所述第二时钟信号端的第二时钟信号相位相反且频率相同，所述第三时钟信号端的第三时钟信号的频率是所述第一时钟信号端的第一时钟信号的频率的两倍。

图8示出了根据本发明第二实施例的goa单元的电路示意图。

如图8所示，该goa单元与图4所示的goa单元的不同之处在于用下拉控制电路304’代替下拉控制电路304，用第二控制电路303’代替第二控制电路303，用下拉电路305’代替下拉电路305，以及用输出电路306’代替输出电路306。

如图8所示，具体地，在一个实施例中，例如，下拉控制电路304’包括第一下拉控制晶体管t3a、第二下拉控制晶体管t3b、第三下拉控制晶体管t4a和第四下拉控制晶体管t4b。

第一下拉控制晶体管t3a的栅极和第一极与第一电源电压端vgh连接，第二极与第三下拉控制晶体管t4a的栅极连接；第二下拉控制晶体管t3b的栅极与上拉节点qa连接，第一极与第三下拉控制晶体管t4a的栅极连接，第二极与第二电源电压端vgl连接；第三下拉控制晶体管t4a的第一极与第二时钟端clk2连接，第二极与下拉节点qna连接；第四下拉控制晶体管t4b的栅极与上拉节点qa连接，第一极与下拉节点qna连接，第二极与第二电源电压端vgl连接。

第二控制电路303’包括第四控制晶体管tm5、第五控制晶体管t1a、第六控制晶体管t1b和第七控制晶体管t8。

第四控制晶体管tm5的栅极与上拉节点qa连接，第四控制晶体管tm5的第一极与第三时钟端clk3连接，第四控制晶体管tm5的第二极与第二控制节点qb(n)连接；第五控制晶体管t1a的栅极和第一极与第一电源电压端vgh连接，第五控制晶体管t1a的第二极与第七控制晶体管t8的栅极连接；第六控制晶体管t1b的栅极与上拉节点qa连接，第六控制晶体管t1b的第一极与第七控制晶体管t8的栅极连接，第六控制晶体管t1b的第二极与第二电源电压端vgl连接；第七控制晶体管t8的第一极与第二控制节点qb(n)连接，第七控制晶体管t8的第二极与第二电源电压端vgl连接。在上拉节点qa处于有效电平时，将第三时钟端clk3的第三时钟信号提供给第二控制节点qb(n)；以及在上拉节点qa处于非有效电平时，将第二控制节点qb(n)下拉至第二电源电压信号vgl。上述的第二控制电路303’仅仅是示例，其还可以具有其它结构。

下拉电路305’包括节点下拉晶体管tm4以及输出下拉晶体管t7，节点下拉晶体管tm4的栅极与下拉节点qna连接，节点下拉晶体管tm4的第一极与第二控制晶体管tm2的第二极连接，节点下拉晶体管tm4的第二极与第二电源电压端vgl连接；输出下拉晶体管t7的栅极与下拉节点qna连接，输出下拉晶体管t7的第一极与输出端c(n)连接，输出下拉晶体管t7的第二极与第二电源电压端vgl连接。

在下拉节点qna处的下拉信号处于高电平时，节点下拉晶体管tm4以及输出下拉晶体管t7导通，分别将上拉节点qa和输出端下拉至第二电源电压端vgl的电源电压。上述下拉电路305’仅仅是示例，其还可以具有其它结构。

输出电路306’包括第一输出晶体管t11和第二输出晶体管t12。第一输出晶体管t11的栅极与第一控制节点qa(n)连接，第一输出晶体管t11的第一极与第一电源电压端vgh连接，第一输出晶体管t11的第二极与输出端c(n)连接；第二输出晶体管t12的栅极与第二控制节点qb(n)连接，第二输出晶体管t12的第一极与输出端c(n)连接，第二输出晶体管t12的第二极与第二电源电压端vgl连接。在第一控制节点qa(n)处于有效电平以及第二控制节点qb(n)处于非有效电平时将第一电源电压端vgh的电平信号输出到信号输出端。

上述的输出电路306’仅仅是示例，其还可以具有其它结构。

图9示出了根据本发明第二实施例的goa电路的整体结构。

图10示出了根据本发明第二实施例的所述goa单元各端口定义。

图9所示的goa电路与图6所示类似，不同之处在于图6中的第三电源电压端vgl1、第四电源电压端vgl2和第五电源电压端vgl3由图9中的第二电源电压端vgl代替。

图11示出了根据本发明实施例hspice仿真输入时序确认。

图12示出了根据本发明实施例单元多脉冲可编程仿真验证。

图13示出了根据本发明实施例单元自适应功能仿真验证。

根据图11-图13的仿真结果可以看到，其结果与图5的时序图是一致的。

本发明一实施例提供一种显示驱动电路，该显示驱动电路包括：

栅极驱动电路和像素驱动电路；

其中，栅极驱动电路包括上述实施例提供的goa电路。

本发明的实施例提供一种显示装置，包括上述实施例提供的显示驱动电路。显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

本公开采用两个控制电路的电路结构来对输出电路进行控制，可以稳定持续地抑制噪声。此外，还可以实现可编程多脉冲goa单元功能，同时本公开goa单元可以自行适应初始脉冲个数，即工作范围不局限于脉冲个数。

除非另有定义，这里使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员共同理解的相同含义。还应当理解，诸如在通常字典里定义的那些术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。

上面是对本发明的说明，而不应被认为是对其的限制。尽管描述了本发明的若干示例性实施例，但本领域技术人员将容易地理解，在不背离本发明的新颖教学和优点的前提下可以对示例性实施例进行许多修改。因此，所有这些修改都意图包含在权利要求书所限定的本发明范围内。应当理解，上面是对本发明的说明，而不应被认为是限于所公开的特定实施例，并且对所公开的实施例以及其他实施例的修改意图包含在所附权利要求书的范围内。本发明由权利要求书及其等效物限定。