像素电路、驱动方法、有机电致发光显示面板及显示装置与流程

本发明涉及计算机技术领域，尤指一种像素电路、其驱动方法、有机电致发光显示面板及显示装置。

背景技术：

有机发光二极管(organiclightemittingdiode，oled)是当今显示面板研究领域的热点之一，与液晶显示面板(liquidcrystaldisplay，lcd)相比，oled显示面板具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点。目前，在手机显示领域，oled显示面板已经开始取代传统的lcd显示面板。

与lcd利用稳定的电压控制亮度不同，oled属于电流驱动，需要稳定的电流来控制其发光。一般通过oled显示器中像素驱动电路的驱动晶体管来驱动oled发光。其中，驱动晶体管工作时，由于驱动晶体管内部存在缺陷态以及驱动晶体管大部分时间处于工作状态，因此在驱动晶体管的源极长时间处于同一偏压下时，其阈值电压漂移以及迁移率变化会逐渐加重，导致驱动晶体管的特性漂移，从而导致显示异常，进而影响显示器的稳定性。

因此，在oled显示面板中一般采用具有对驱动晶体管的阈值电压vth进行补偿的像素电路来驱动oled发光。为实现阈值电压补偿功能，如图1所示，图1为现有技术中的像素电路的具体结构示意图，像素电路多采用7t1c的结构(即包括7个开关晶体管和1个电容)，其电路结构较为复杂，晶体管数目较多。在如今显示分辨率(ppi)提高到600以上的情况下，复杂的像素电路已经开始挑战阵列(array)工艺的极限。尤其对于虚拟现实(vr)显示等要求高ppi的产品，目前的像素电路会过于复杂，将不再适用。

技术实现要素：

本发明实施例提供的一种像素电路、其驱动方法、有机电致发光显示面板及显示装置，用以解决现有技术中存在的像素电路晶体管数目较多的问题。

本发明实施例提供了一种像素电路，包括：共用补偿模块，共用驱动模块，以及至少两个发光模块；其中，

所述共用补偿模块分别与第一参考信号端、第一扫描信号端、第二扫描信号端、第一发光控制端和数据信号端电连接，用于驱动所述共用驱动模块；

所述共用驱动模块包括：驱动晶体管；所述驱动晶体管的源极与第一电压信号端电连接、栅极与所述共用补偿模块电连接，漏极与第一节点电连接；

各所述发光模块包括：第一开关晶体管、第二开关晶体管和有机发光二极管；所述第一开关晶体管的漏极和所述第二开关晶体管的漏极分别与所述有机发光二极管的一端电连接；所述有机发光二极管的另一端与第二电压信号端电连接；所述第一开关晶体管的源极与所述第一节点电连接；所述第二开关晶体管的源极与所述第一参考信号端电连接；所述第一开关晶体管的栅极与第二发光控制端电连接；所述第二开关晶体管的栅极与第三发光控制端电连接；

各所述发光模块中的所述第二发光控制端为不同的控制端。

另一方面，本发明实施例还提供了一种上述像素电路的驱动方法，包括：

将每一帧显示时间分为与所述像素电路中的发光模块一一对应的子帧显示时间；

在每子帧显示时间内，在初始化和数据写入阶段，控制共用补偿模块驱动驱动晶体管，在发光阶段，控制与当前子帧显示时间对应的所述发光模块发光，控制其他所述发光模块不发光。

另一方面，本发明实施例还提供了一种有机电致发光显示面板，包括：多个本发明实施例提供的上述像素电路。

另一方面，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述有机电致发光显示面板。

本发明有益效果如下：

本发明实施例提供的一种像素电路、其驱动方法、有机电致发光显示面板及显示装置，通过多个像素共用相同的共用补偿模块和共用驱动模块的方式，从而可以降低每个像素的平均晶体管数目，以利于实现高分辨率显示，进而有利于实现虚拟现实显示要求的高ppi。具体地，像素电路包括共用补偿模块，共用驱动模块以及至少两个发光模块；其中，共用补偿模块用于驱动共用驱动模块，共用驱动模块包括驱动晶体管；各发光模块中的有机发光二极管通过第一开关晶体管连接到驱动晶体管的漏极，以分时接收经过阈值电压补偿后的驱动电流进行发光；各发光模块中的有机发光二极管通过第二开关晶体管连接到第一参考信号端，以在本发光模块不发光时进行复位。

附图说明

图1为现有技术中的像素电路的具体结构示意图；

图2为本发明实施例提供的一种像素电路的结构示意图；

图3为本发明实施例提供的另一种像素电路的结构示意图；

图4为本发明实施例提供的又一种像素电路的结构示意图；

图5a为本发明实施例提供的又一种像素电路结构示意图；

图5b为本发明实施例提供的又一种像素电路结构示意图；

图6a为图5a所示的结构对应的时序图；

图6b为图5b所示的结构对应的时序图；

图7为本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的像素电路、其驱动方法、有机电致发光显示面板及显示装置的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

具体地，本发明实施例提供了一种像素电路，如图2所示，图2为本发明实施例提供的一种像素电路的结构示意图，具体包括：共用补偿模块1，共用驱动模块2，以及至少两个发光模块3；其中，

共用补偿模块1分别与第一参考信号端vref1、第一扫描信号端scan1、第二扫描信号端scan2、第一发光控制端e1和数据信号端data电连接，用于驱动共用驱动模块2；

共用驱动模块2包括：驱动晶体管dtft；驱动晶体管dtft的源极与第一电压信号端pvdd电连接、栅极与共用补偿模块1电连接，漏极与第一节点n1电连接；

各发光模块3包括：第一开关晶体管t1、第二开关晶体管t2和有机发光二极管oled；第一开关晶体管t1的漏极和第二开关晶体管t2的漏极分别与有机发光二极管oled的一端电连接；有机发光二极管oled的另一端与第二电压信号端pvee电连接；第一开关晶体管t1的源极与第一节点n1电连接；第二开关晶体管t2的源极与第一参考信号端vref1电连接；第一开关晶体管t1的栅极与第二发光控制端e21和e22电连接；第二开关晶体管t2的栅极与第三发光控制端e3电连接；

各发光模块3中的第二发光控制端e21和e22为不同的控制端。

具体地，在本发明实施例提供的上述像素电路中，每个发光模块3对应一个像素，通过多个发光模块3共用相同的共用补偿模块1和共用驱动模块2的方式，可以降低每个像素的平均晶体管数目，以利于实现高分辨率显示，进而有利于实现虚拟现实显示要求的高ppi。

并且，在本发明实施例提供的上述像素电路中，由于与各发光模块3共用相同的共用补偿模块1和共用驱动模块2，因此，需要对各发光模块3分时驱动。具体地，可以通过各发光模块3中的有机发光二极管oled与驱动晶体管dtft之间连接的第一开关晶体管t1的导通和截止状态的切换时间，来切换各发光模块3的发光状态。并通过连接于有机发光二极管oled与第一参考信号端vref1之间连接的第二开关晶体管t2，对有机发光二极管oled进行复位。

基于此，在本发明实施例提供的上述像素电路中，需要各发光模块3中控制第一开关晶体管t1的导通和截止状态的第二发光控制端e21和e22为不同的控制端。即通入不同的发光控制信号，以保证在一个发光模块3的第一开关晶体管t1处于导通状态时，其他发光模块3中的第一开关晶体管t1均处于截止状态。

这样，在本发明实施例提供的上述像素电路中的各发光模块3分时驱动发光时，使得各发光模块3的发光时间占原有一帧发光时间的n分之一，n为共用相同的共用补偿模块1和共用驱动模块2的发光模块3的个数。而在vr显示中，每帧中仅10％的时间为发光时间。因此，在本发明实施例提供的上述像素电路中，通过共用相同的共用补偿模块1和共用驱动模块2的方式以减少晶体管数目而实现高ppi显示，带来的缩短每个像素的发光时间的工作模式变化，不会对vr显示造成影响。当然，本发明实施例不限于vr显示，只要通过多个发光模块3共用相同的共用补偿模块1和共用驱动模块2的方式，均在本发明的保护范围内。

并且，由于在本发明实施例提供的上述像素电路中的各发光模块3的发光时间为传统的像素电路的发光时间的n分之一，为了保证画面亮度不变，需要每个发光模块3的亮度提高n倍。

值得注意的是，在本发明实施例提供的上述像素电路中，并不限定共用相同的共用补偿模块1和共用驱动模块2的各发光模块3的数量，即一个像素电路中可以具有如图2和图3所示的两个发光模块3，也可以具有如图4所示的四个发光模块3，在此不做限定。虽然，一个像素电路中具有的发光模块3数量越多，各像素的平均晶体管数目越少，越有利于实现高ppi显示，但是，每个像素的发光时间越短，每个像素的亮度提高倍数也就越高。因此，需根据实际需要合理设置像素电路中发光模块3的数量。

在具体实施时，在本发明实施例提供的上述像素电路中，由于各发光模块3中的第一开关晶体管t1和第二开关晶体管t2不能同时处于导通状态，因此，需要对各发光模块3中控制第一开关晶体管t1导通状态的第二发光控制端e21和e22和第三发光控制端e3进行设置。

具体地，在本发明实施例提供的上述像素电路中，当第一开关晶体管t1为n型晶体管，第二开关晶体管t2为p型晶体管；或者，如图3所示，图3为本发明实施例提供的另一种像素电路的结构示意图，第一开关晶体管t1为p型晶体管，第二开关晶体管t2为n型晶体管时；如图3所示，在同一发光模块3中，可以将第二发光控制端e21和e22与第三发光控制端e3连接同一控制端e21和e22，这样可以节省与控制端连接的控制线的布线数量，以降低像素电路构成的显示面板的电路版图复杂性，有利于实现高ppi显示。

或者，具体地，在本发明实施例提供的上述像素电路中，如图2所示，当第一开关晶体管t1和第二开关晶体管t2均为p型晶体管时；或者，如图4所示，图4为本发明实施例提供的又一种像素电路的结构示意图，当第一开关晶体管t1和第二开关晶体管t2均为n型晶体管时；为节省与控制端连接的控制线的布线数量，以降低像素电路构成的显示面板的电路版图复杂性，以利于实现高ppi显示，各第三发光控制端e3可以和第一扫描信号端scan1连接同一信号端，这是由于第一扫描信号端scan1仅在初始化阶段加载初始化信号时第二开关晶体管t2同时处于导通状态，以对有机发光二极管oled进行复位，而在各发光模块3的发光阶段第一扫描信号端scan1不会加载初始化信号因而第二开关晶体管t2处于截止状态；或者，各第三发光控制端e3也可以和第二扫描信号端scan2连接同一信号端，这是由于第二扫描信号端scan2仅在数据写入阶段加载扫描信号时第二开关晶体管t2同时处于导通状态，以对有机发光二极管oled进行复位，而在各发光模块3的发光阶段第二扫描信号端scan2不会加载扫描信号因而第二开关晶体管t2处于截止状态；或者，各第三发光控制端e3还可以和其他发光模块3中的第二发光控制端e21或e22连接同一信号端，这是由于在其他发光模块3中的第二发光控制端e21或e22在发光阶段加载发光控制信号的同时，本发光模块3中的第二发光控制端e22或e21不会加载发光控制信号，因此本发光模块3中的第二开关晶体管t2可以处于导通状态，以对有机发光二极管oled进行复位，而在本发光模块3中的第二发光控制端e21或e22在发光阶段加载发光控制信号的同时，其他发光模块3中的第二发光控制端e22或e21不会加载发光控制信号，因而本发光模块3中的第二开关晶体管t2处于截止状态。

在具体实施时，在本发明实施例提供的上述像素电路中，为节省与控制端连接的控制线的布线数量，以降低像素电路构成的显示面板的电路版图复杂性，以利于实现高ppi显示，各发光模块3中的第二电压信号端pvee连接同一信号端，即各发光模块3中的各有机发光二极管oled连接同一第二电压信号端pvee。

在具体实施时，在本发明实施例提供的上述像素电路中的共用补偿模块1的实现结构有多种。例如，如图5a所示，图5a为本发明实施例提供的又一种像素电路结构示意图，共用补偿模块1可以具体包括：第三开关晶体管t3、第四开关晶体管t4、第五开关晶体管t5、第六开关晶体管t6和第一电容c1；其中，

第三开关晶体管t3的栅极与第一扫描信号端scan1电连接，源极与第一参考信号端vref1电连接，漏极与第二节点n2电连接；

第四开关晶体管t4的栅极与第二扫描信号端scan2电连接，源极与数据信号端data电连接，漏极与第三节点n3电连接；

第五开关晶体管t5的栅极与第二扫描信号端scan2电连接，源极与第一节点n1电连接，漏极与第二节点n2电连接；

第六开关晶体管t6的栅极与第一发光控制端e1电连接，源极与第一电压信号端pvdd电连接，漏极与第三节点n3电连接；

第一电容c1连接于第二节点n2与第一电压信号端pvdd之间；

驱动晶体管dtft的栅极与第二节点n2电连接，源极与第三节点n3电连接。

具体地，在本发明实施例提供的上述像素电路中，通过第三开关晶体管t3、第四开关晶体管t4、第五开关晶体管t5、第六开关晶体管t6和第一电容c1以及驱动晶体管dtft的相互配合，可以实现对阈值电压的补偿功能，使驱动晶体管dtft输出至各发光模块3的工作电流与该驱动晶体管的阈值电压无关，从而可以实现补偿驱动晶体管的阈值电压漂移的效果，进而进一步避免由于驱动晶体管的阈值电压的漂移对显示的不利影响。并且，以图5a所示的像素电路为例，当像素电路包含两个发光模块3时，每个像素的平均晶体管数目从现有的七个变为4.5个，有利于实现高ppi显示。

在具体实施时，在本发明实施例提供的上述像素电路中的共用补偿模块1的另一种结构可以如图5b所示，图5b为本发明实施例提供的又一种像素电路结构示意图，包括：第七开关晶体管t7、第八开关晶体管t8、第九开关晶体管t9、第十开关晶体管t10和第二电容c2；其中，

第七开关晶体管t7的栅极与第一扫描信号端scan1电连接，源极与第一参考信号端vref1电连接，漏极与第四节点n4电连接；

第八开关晶体管t8的栅极与第二扫描信号端scan2电连接，源极与数据信号端data电连接，漏极与第五节点n5电连接；

第九开关晶体管t9的栅极与第二扫描信号端scan2电连接，源极与第一节点n1电连接，漏极与第四节点n4电连接；

第十开关晶体管t10的栅极与第一发光控制端e1电连接，源极与第二参考信号端vref2电连接，漏极与第五节点n5电连接；

第二电容c2连接于第四节点n4与第五节点n5之间；

驱动晶体管dtft的栅极与第四节点n4电连接。

具体地，在本发明实施例提供的上述像素电路中，通过第七开关晶体管t7、第八开关晶体管t8、第九开关晶体管t9、第十开关晶体管t10和第二电容c2以及驱动晶体管dtft的相互配合，可以实现对阈值电压的补偿功能，使驱动晶体管dtft输出至各发光模块3的工作电流与该驱动晶体管的阈值电压无关，从而可以实现补偿驱动晶体管的阈值电压漂移的效果，进而进一步避免由于驱动晶体管的阈值电压的漂移对显示的不利影响。并且，以图5b所示的像素电路为例，当像素电路包含两个发光模块3时，每个像素的平均晶体管数目从现有的七个变为4.5个，有利于实现高ppi显示。

以上仅是举例说明本发明实施例提供的像素电路中共用补偿模块1的具体结构，在具体实施时，共用补偿模块1的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。

可选地地，在具体实施时，本发明实施例提供的上述像素电路中提到的驱动晶体管dtft和各开关晶体管可以全部采用n型晶体管设计，或者，驱动晶体管dtft和各开关晶体管可以全部采用p型晶体管设计，这样可以简化像素电路的制作工艺流程。

在具体实施时，在本发明实施例提供的上述像素电路中，n型晶体管在高电位作用下导通，在低电位作用下截止；p型晶体管在高电位作用下截止，在低电位作用下导通。

需要说明的是，在本发明实施例提供的上述阵列基板中，上述各驱动晶体管和各开关晶体管可以是薄膜晶体管(tft，thinfilmtransistor)，也可以是金属氧化物半导体场效应管(mos，metaloxidescmiconductor)，在此不作限定。在具体实施中，这些晶体管的源极和漏极可以互换，不做具体区分。在描述具体实施例是以驱动晶体管和晶体管都为薄膜晶体管为例进行说明的。

下面分别以图5a和图5b所示的像素电路的结构为例，结合电路时序图对本发明实施例提供的上述像素电路的工作过程作以描述。下述描述中以1表示高电位，0表示低电位。需要说明的是，1和0是逻辑电位，其仅是为了更好的解释本发明实施例的具体工作过程，而不是在具体实施时施加在各开关晶体管的栅极上的电压。

可选地，以图5a所示的像素电路的结构为例进行说明，第一电压信号端pvdd的电位为高电位，第二电压信号端pvee的电位为低电位，对应的输入输出时序图如图6a所示，图6a为图5a所示的结构对应的时序图，主要选取如图6a所示的输入输出时序图中的一帧显示时间。一帧显示时间分为第一子帧显示时间和第二子帧显示时间，第一子帧显示时间和第二子帧显示时间又细分为初始化阶段a、数据写入阶段b和发光阶段c三个阶段。

在第一子帧显示时间的初始化阶段a，e1＝1，scan1＝0，scan2＝1，e21＝1，e22＝1，e3＝scan1。

由于scan1＝0，因此第三开关晶体管t3导通以将第一参考信号端vref1的第一参考信号提供给第二节点n2，使驱动晶体管dtft的栅极电位为第一参考信号电压。由于e3＝0，因此各发光模块3中的第二开关晶体管t2导通以将第一参考信号端vref1的第一参考信号提供给各有机发光二极管oled，使有机发光二极管oled复位。由于e1＝1，scan2＝1，e21＝1，e22＝1，因此，第四开关晶体管t4、第五开关晶体管t5、第六开关晶体管t6和各发光模块3的第一开关晶体管t1截止。

在第一子帧显示时间的数据写入阶段b，e1＝1，scan1＝1，scan2＝0，e21＝1，e22＝1，e3＝scan1。

由于scan1＝1，因此第三开关晶体管t3和各发光模块3中的第二开关晶体管t2截止。由于scan2＝0，因此第四开关晶体管t4导通以将数据信号端data的数据信号提供给第三节点n3，第五开关晶体管t5导通，第二节点n2和第一节点n1的电位变为vdata-|vth|。由于e1＝1，e21＝1，e22＝1，因此第六开关晶体管t6和各发光模块3的第一开关晶体管t1截止。

在第一子帧显示时间的发光阶段c，e1＝0，scan1＝1，scan2＝1，e21＝0，e22＝1，e3＝scan1。

由于scan1＝1，因此第三开关晶体管t3和各发光模块3中的第二开关晶体管t2截止。由于scan2＝1，因此第四开关晶体管t4和第五开关晶体管t5截止。e22＝1，因此右边的发光模块3的第一开关晶体管t1截止，右边的发光模块3不工作。由于e1＝0，因此第六开关晶体管t6导通以将第一电压信号端pvdd的第一电压信号提供给第三节点n3，此时驱动晶体管的vsg＝n3-n2＝pvdd-vdata+|vth|，i＝k(vsg-|vth|)²＝k(pvdd-vdata)²。由于e21＝0，因此，左边的发光模块3的第一开关晶体管t1导通，以使驱动晶体管dtft的工作电流驱动左边的发光模块3中的有机发光二极管oled工作发光。

在第二子帧显示时间的初始化阶段a，e1＝1，scan1＝0，scan2＝1，e21＝1，e22＝1，e3＝scan1。

由于scan1＝0，因此第三开关晶体管t3导通以将第一参考信号端vref1的第一参考信号提供给第二节点n2，使驱动晶体管dtft的栅极电位为第一参考信号电压。由于e3＝0，因此各发光模块3中的第二开关晶体管t2导通以将第一参考信号端vref1的第一参考信号提供给各有机发光二极管oled，使有机发光二极管oled复位。由于e1＝1，scan2＝1，e21＝1，e22＝1，因此，第四开关晶体管t4、第五开关晶体管t5、第六开关晶体管t6和各发光模块3的第一开关晶体管t1截止。

在第二子帧显示时间的数据写入阶段b，e1＝1，scan1＝1，scan2＝0，e21＝1，e22＝1，e3＝scan1。

由于scan1＝1，因此第三开关晶体管t3和各发光模块3中的第二开关晶体管t2截止。由于scan2＝0，因此第四开关晶体管t4导通以将数据信号端data的数据信号提供给第三节点n3，第五开关晶体管t5导通，第二节点n2和第一节点n1的电位变为vdata-|vth|。由于e1＝1，e21＝1，e22＝1，因此第六开关晶体管t6和各发光模块3的第一开关晶体管t1截止。

在第二子帧显示时间的发光阶段c，e1＝0，scan1＝1，scan2＝1，e21＝1，e22＝0，e3＝scan1。

由于scan1＝1，因此第三开关晶体管t3和各发光模块3中的第二开关晶体管t2截止。由于scan2＝1，因此第四开关晶体管t4和第五开关晶体管t5截止。e21＝1，因此左边的发光模块3的第一开关晶体管t1截止，左边的发光模块3不工作。由于e1＝0，因此第六开关晶体管t6导通以将第一电压信号端pvdd的第一电压信号提供给第三节点n3，此时驱动晶体管的vsg＝n3-n2＝pvdd-vdata+|vth|，i＝k(vsg-|vth|)²＝k(pvdd-vdata)²。由于e22＝0，因此，右边的发光模块3的第一开关晶体管t1导通，以使驱动晶体管dtft的工作电流驱动右边的发光模块3中的有机发光二极管oled工作发光。

可选地，以图5b所示的像素电路的结构为例进行说明，第一电压信号端pvdd的电位为高电位，第二电压信号端pvee的电位为低电位，对应的输入输出时序图如图6b所示，图6b为图5b所示的结构对应的时序图，主要选取如图6b所示的输入输出时序图中的一帧显示时间。一帧显示时间分为第一子帧显示时间和第二子帧显示时间，第一子帧显示时间和第二子帧显示时间又细分为初始化阶段a、数据写入阶段b和发光阶段c三个阶段。

在第一子帧显示时间的初始化阶段a，e1＝0，scan1＝0，scan2＝1，e21＝1，e22＝1，e3＝scan1。

由于scan1＝0，因此第七开关晶体管t7导通以将第一参考信号端vref1的第一参考信号提供给第四节点n4，使驱动晶体管dtft的栅极电位为第一参考信号电压。由于e3＝0，因此各发光模块3中的第二开关晶体管t2导通以将第一参考信号端vref1的第一参考信号提供给各有机发光二极管oled，使有机发光二极管oled复位。由于e1＝0，因此，第十开关晶体管t10导通以将第二参考信号端vref2的第二参考信号提供给第五节点n5。由于scan2＝1，e21＝1，e22＝1，因此第八开关晶体管t8、第九开关晶体管t9和各发光模块3的第一开关晶体管t1截止。

在第一子帧显示时间的数据写入阶段b，e1＝1，scan1＝1，scan2＝0，e21＝1，e22＝1，e3＝scan1。

由于scan1＝1，因此第七开关晶体管t7和各发光模块3中的第二开关晶体管t2截止。由于scan2＝0，因此第八开关晶体管t8导通以将数据信号端data的数据信号提供给第五节点n5，第九开关晶体管t9导通，使第四节点n4和第一节点n1的电位变为pvdd-|vth|。由于e1＝1，e21＝1，e22＝1，因此第十开关晶体管t10和各发光模块3的第一开关晶体管t1截止。

在第一子帧显示时间的发光阶段c，e1＝0，scan1＝1，scan2＝1，e21＝0，e22＝1，e3＝scan1。

由于scan1＝1，因此第七开关晶体管t7和各发光模块3中的第二开关晶体管t2截止。由于scan2＝1，因此第八开关晶体管t8和第九开关晶体管t9截止。e22＝1，因此右边的发光模块3的第一开关晶体管t1截止，右边的发光模块3不工作。由于e1＝0，因此第十开关晶体管t10导通以将第二参考信号端vref2的第二参考信号提供给第五节点n5，由于第二电容c2的自举作用，第四节点的电位变为pvdd-|vth|-vdata+vref2，此时驱动晶体管的vsg＝pvdd-n4＝|vth|+vdata-vref2，i＝k(vsg-|vth|)²＝k(vdata-vref2)²。由于e21＝0，因此，左边的发光模块3的第一开关晶体管t1导通，以使驱动晶体管dtft的工作电流驱动左边的发光模块3中的有机发光二极管oled工作发光。

在第二子帧显示时间的初始化阶段a，e1＝0，scan1＝0，scan2＝1，e21＝1，e22＝1，e3＝scan1。

由于scan1＝0，因此第七开关晶体管t7导通以将第一参考信号端vref1的第一参考信号提供给第四节点n4，使驱动晶体管dtft的栅极电位为第一参考信号电压。由于e3＝0，因此各发光模块3中的第二开关晶体管t2导通以将第一参考信号端vref1的第一参考信号提供给各有机发光二极管oled，使有机发光二极管oled复位。由于e1＝0，因此，第十开关晶体管t10导通以将第二参考信号端vref2的第二参考信号提供给第五节点n5。由于scan2＝1，e21＝1，e22＝1，因此第八开关晶体管t8、第九开关晶体管t9和各发光模块3的第一开关晶体管t1截止。

在第二子帧显示时间的数据写入阶段b，e1＝1，scan1＝1，scan2＝0，e21＝1，e22＝1，e3＝scan1。

由于scan1＝1，因此第七开关晶体管t7和各发光模块3中的第二开关晶体管t2截止。由于scan2＝0，因此第八开关晶体管t8导通以将数据信号端data的数据信号提供给第五节点n5，第九开关晶体管t9导通，使第四节点n4和第一节点n1的电位变为pvdd-|vth|。由于e1＝1，e21＝1，e22＝1，因此第十开关晶体管t10和各发光模块3的第一开关晶体管t1截止。

在第二子帧显示时间的发光阶段c，e1＝0，scan1＝1，scan2＝1，e21＝1，e22＝0，e3＝scan1。

由于scan1＝1，因此第七开关晶体管t7和各发光模块3中的第二开关晶体管t2截止。由于scan2＝1，因此第八开关晶体管t8和第九开关晶体管t9截止。e21＝1，因此左边的发光模块3的第一开关晶体管t1截止，左边的发光模块3不工作。由于e1＝0，因此第十开关晶体管t10导通以将第二参考信号端vref2的第二参考信号提供给第五节点n5，由于第二电容c2的自举作用，第四节点的电位变为pvdd-|vth|-vdata+vref2，此时驱动晶体管的vsg＝pvdd-n4＝|vth|+vdata-vref2，i＝k(vsg-|vth|)²＝k(vdata-vref2)²。由于e22＝0，因此，右边的发光模块3的第一开关晶体管t1导通，以使驱动晶体管dtft的工作电流驱动右边的发光模块3中的有机发光二极管oled工作发光。

基于同一发明构思，本发明实施例还提供了一种像素电路的驱动方法，包括：

将每一帧显示时间分为与像素电路中的发光模块一一对应的子帧显示时间；例如图6a和图6b所示，在对应的像素电路中的发光模块为两个时，将每一帧显示时间分为第一子帧显示时间和第二子帧显示时间；

在每子帧显示时间内，在初始化和数据写入阶段，控制共用补偿模块驱动驱动晶体管，在发光阶段，控制与当前子帧显示时间对应的发光模块发光，控制其他发光模块不发光。

在具体实施时，在本发明实施例提供的上述像素电路的驱动方法中，当像素点路的共用补偿模块1如图5a所示包括：第三开关晶体管t3、第四开关晶体管t4、第五开关晶体管t5、第六开关晶体管t6和第一电容c1时，驱动方法，如图6a所示，具体包括：

每子帧显示时间的初始化阶段a，向第一扫描信号端scan1提供第一电平信号，向第二扫描信号端scan2提供第二电平信号，向第一发光控制端e1提供第二电平信号，向各第二发光控制端e21和e22提供第二电平信号；

每子帧显示时间的数据写入阶段b，向第一扫描信号端scan1提供第二电平信号，向第二扫描信号端scan2提供第一电平信号，向第一发光控制端e1提供第二电平信号，向各第二发光控制端e21和e22提供第二电平信号；

每子帧显示时间的发光阶段c，向第一扫描信号端scan1提供第二电平信号，向第二扫描信号端scan2提供第二电平信号，向第一发光控制端e1提供第一电平信号，向与当前子帧显示时间对应的发光模块3中的第二发光控制端e21或e22提供第一电平信号，向其他发光模块中的第二发光控制端e22或e21提供第二电平信号。

在具体实施时，在本发明实施例提供的上述像素电路的驱动方法中，当像素点路的共用补偿模块1如图5b所示包括：第七开关晶体管t7、第八开关晶体管t8、第九开关晶体管t9、第十开关晶体管t10和第二电容c2时，驱动方法，如图6b所示，具体包括：

每子帧显示时间的初始化阶段a，向第一扫描信号端scan1提供第一电平信号，向第二扫描信号端scan2提供第二电平信号，向第一发光控制端e1提供第一电平信号，向各第二发光控制端e21和e22提供第二电平信号；

每子帧显示时间的数据写入阶段b，向第一扫描信号端scan1提供第二电平信号，向第二扫描信号端scan2提供第一电平信号，向第一发光控制端e1提供第二电平信号，向各第二发光控制端e21和e22提供第二电平信号；

每子帧显示时间的发光阶段c，向第一扫描信号端scan1提供第二电平信号，向第二扫描信号端scan2提供第二电平信号，向第一发光控制端e1提供第一电平信号，向与当前子帧显示时间对应的发光模块3中的第二发光控制端e21或e22提供第一电平信号，向其他发光模块3中的第二发光控制端e22或e21提供第二电平信号。

可选地，在上述像素电路的驱动方法中的第一电平信号可以为高电位信号，对应地，第二电平信号为低电位信号；或者反之，如图6a和图6b所示，第一电平信号可以为低电位信号，对应地，第二电平信号为高电位信号，具体需要根据开关晶体管是n型晶体管还是p型晶体管而定。

可选地，在本发明实施例提供的上述像素电路的驱动方法中，为了保证各发光模块具有相同的发光时间，较佳地，每子帧显示时间的时长设置为相同。

基于同一发明构思，本发明实施例还提供了一种有机电致发光显示面板，包括：多个本发明实施例提供的上述像素电路。该有机发光显示面板解决问题的原理与前述像素电路相似，因此该有机发光显示面板的实施可以参见前述像素电路的实施，重复之处在此不再赘述。

在具体实施时，在本发明实施例提供的上述有机电致发光显示面板中，为了便于实际结构布图，像素电路中的各发光模块可以属于行相邻的多个像素，例如像素电路中包含的两个发光模块可以属于同一行中相邻的两个像素，则在每一帧显示时间中的第一子帧显示时间和第二子帧显示时间内发光的像素行数变为原来屏幕行数的一半，如果保持每行扫描时间不变，则整个屏幕中每帧显示时间不变。或者，像素电路中的各发光模块也可以属于列相邻的多个像素，例如像素电路中包含的两个发光模块可以属于同一列中相邻的两个像素，则在每一帧显示时间中的第一子帧显示时间和第二子帧显示时间内发光的像素行数不变，但每子帧显示时间内发光的像素列数变为原来屏幕列数的一半，可以减少一半的数据线数量，如果保持每行扫描时间不变，则整个屏幕中每帧显示时间变为原来的两倍。或者，像素电路中的各发光模块还可以同时属于列相邻和行相邻的多个像素，例如像素电路中包含的四个发光模块可以属于相邻两行中相邻的两个像素，则在每一帧显示时间中的第一子帧显示时间至第四子帧显示时间内发光的像素行数变为原来屏幕行数的一半，且每子帧显示时间内发光的像素列数变为原来屏幕列数的一半，可以减少一半的数据线数量，如果保持每行扫描时间不变，则整个屏幕中每帧显示时间不变。

基于同一发明构思，本发明实施例还提供了一种显示装置，如图7所示，图7为本发明实施例提供的一种显示装置的结构示意图，包括本发明实施例提供的有机电致发光显示面板。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。该显示装置的实施可以参见上述阵列基板的实施例，重复之处不再赘述。

本发明实施例提供的上述像素电路、其驱动方法、有机电致发光显示面板及显示装置，通过多个像素共用相同的共用补偿模块和共用驱动模块的方式，从而可以降低每个像素的平均晶体管数目，以利于实现高分辨率显示，进而有利于实现虚拟现实显示要求的高ppi。具体地，像素电路包括共用补偿模块，共用驱动模块以及至少两个发光模块；其中，共用补偿模块用于驱动共用驱动模块，共用驱动模块包括驱动晶体管；各发光模块中的有机发光二极管通过第一开关晶体管连接到驱动晶体管的漏极，以分时接收经过阈值电压补偿后的驱动电流进行发光；各发光模块中的有机发光二极管通过第二开关晶体管连接到第一参考信号端，以在本发光模块不发光时进行复位。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。