一种GOA电路及液晶显示器的制作方法

本发明涉及液晶显示领域，特别是涉及一种goa电路及液晶显示器。

背景技术：

目前主动式液晶显示面板水平扫描线的驱动(即栅极驱动)主要由外接的集成电路(integratedcircuit，ic)来完成，外接的ic用于给相应的栅极线提供电压，使对应的薄膜晶体管(tft)产生开/关动作以实现对各级水平扫描线的驱动。而goa技术(gatedriveronarray)即阵列基板行驱动技术，可以运用液晶显示面板的原有制程将水平扫描线的驱动电路制作在基板的非显示区上，使之能替代外接ic来完成水平扫描线的驱动。goa技术能减少外接ic的焊接(bonding)工序，有机会提升产能并降低产品成本。

现有的goa电路一般利用反相器对下拉维持模块进行下拉，下拉的速度较慢，不利于液晶显示器的正常显示。

技术实现要素：

本发明主要提供一种goa电路及液晶显示器，能够提高下拉维持模块的反应速度，使得下拉维持模块的下拉更加快速有效。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种goa电路，用于液晶显示器，该goa电路包括级联的多个goa单元其中，第n级goa单元包括：上拉控制模块、上拉模块、下传模块、自举电容模块、下拉维持模块、下拉模块和控制模块；上拉控制模块用于接收第n-2级级传信号和第n-2级扫描信号，并根据第n-2级级传信号和第n-2级扫描信号在第n级栅极信号点输出内部控制信号；上拉模块用于接收内部控制信号和时钟信号，并根据内部控制信号和时钟信号拉升第n级扫描信号；下传模块，用于接收内部控制信号和时钟信号以输出第n级级传信号；自举电容模块用于抬升内部控制信号的高电平；下拉维持模块用于接收内部控制信号、外部控制信号、第一低电平信号和第二低电平信号，并根据内部控制信号、外部控制信号、第一低电平信号和第二低电平信号以维持第n级扫描信号的低电平；下拉模块用于接收内部控制信号、第一低电平信号、第二低电平信号、第n+2级扫描信号，并根据内部控制信号、第一低电平信号、第二低电平信号和第n+2级扫描信号拉低第n级扫描信号；控制模块分别与下拉维持模块和相邻下一级goa单元相连，用于通过相邻下一级goa单元增加下拉维持模块的放电路径以加快下拉维持模块的下拉速度。

为解决上述技术问题，本发明采用的另一个技术方案是：提供一种液晶显示器，包括了上述goa电路。

本发明的有益效果是：本发明的goa电路及液晶显示器包括级联的多个goa单元，第n级goa单元包括:上拉控制模块用于接收第n-2级级传信号和第n-2级扫描信号，并根据第n-2级级传信号和第n-2级扫描信号在第n级栅极信号点输出内部控制信号；上拉模块用于接收内部控制信号和时钟信号，并根据内部控制信号和时钟信号拉升第n级扫描信号；下传模块，用于接收内部控制信号和时钟信号以输出第n级级传信号；自举电容模块用于抬升内部控制信号的高电平；下拉维持模块用于接收内部控制信号、外部控制信号、第一低电平信号和第二低电平信号，并根据内部控制信号、外部控制信号、第一低电平信号和第二低电平信号以维持第n级扫描信号的低电平；下拉模块用于接收内部控制信号、第一低电平信号、第二低电平信号、第n+2级扫描信号，并根据内部控制信号、第一低电平信号、第二低电平信号和第n+2级扫描信号拉低第n级扫描信号；控制模块分别与下拉维持模块和相邻下一级goa单元相连，用于通过相邻下一级goa单元增加下拉维持模块的放电路径以加快下拉维持模块的下拉速度。通过上述方式，本发明能够提高下拉维持模块的反应速度，使得下拉维持模块的下拉更加快速有效。

附图说明

图1是本发明实施例的goa电路的结构示意图；

图2是图1所示goa电路中goa单元的第一实施例的电路原理图；

图3是图2所示goa单元的工作时序图；

图4是图1所示goa电路中goa单元的第二实施例的电路原理图；

图5是图4所示goa单元的工作时序图；

图6是本发明实施例的液晶显示器的结构示意图。

具体实施方式

在说明书及权利要求书当中使用了某些词汇来指称特定的组件，所属领域中的技术人员应可理解，制造商可能会用不同的名词来称呼同样的组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的基准。下面结合附图和实施例对本发明进行详细说明。

图1是本发明实施例的goa电路的结构示意图。如图1所示，goa电路10包括级联的多个goa单元11。

其中，第n级goa单元11用于在时钟信号ck、第n-2级级传信号st(n-2)、下第n+2级扫描信号g(n+2)、第n-2级扫描信号g(n-2)、外部控制信号k2的控制下，输出第n级扫描信号g(n)以对对应的第n条水平扫描线进行充电。其中，goa电路中的晶体管为igzotft。

图2是图1所示goa电路中goa单元的第一实施例的电路原理图。如图2所示，第n级goa单元11包括上拉控制模块100、上拉模块201、下传模块202、自举电容模块203、下拉维持模块300、下拉模块400和控制模块500。

上拉控制模块100用于接收第n-2级级传信号st(n-2)和第n-2级扫描信号g(n-2)，并根据第n-2级级传信号st(n-2)和第n-2级扫描信号g(n-2)在第n级栅极信号点q(n)输出内部控制信号k1。

上拉模块201用于接收内部控制信号k1和时钟信号ck，并根据内部控制信号k1和时钟信号ck拉升第n级扫描信号g(n)。

下传模块202用于接收内部控制信号k1和时钟信号ck，并根据内部控制信号k1和时钟信号ck输出第n级级传信号st(n)。

自举电容模块203用于抬升内部控制信号k1的高电平。

下拉维持模块300用于接收内部控制信号k1、外部控制信号k2、第一低电平信号vss1、第二低电平信号vss2，并根据内部控制信号k1、外部控制信号k2、第一低电平信号vss1和第二低电平信号vss2维持第n级扫描信号g(n)的低电平。

下拉模块400用于接收内部控制信号k1、第一低电平信号vss1、第二低电平信号vss2、第n+2级级传信号st(n+2)，并根据内部控制信号k1、第一低电平信号vss1、第二低电平信号vss2和第n+2级扫描信号g(n+2)拉低第n级扫描信号g(n)。

控制模块500分别与下拉维持模块300和相邻goa单元相连，用于通过相邻的goa单元也即第n+2级goa单元增加下拉维持模块300的放电路径以加快下拉维持模块300的下拉速度。

具体来说，上拉控制模块100包括第一晶体管t1，第一晶体管t1的第一端接收第n-2级级传信号st(n-2)，第一晶体管t1的第二端接收第n-2级扫描信号g(n-2)，第一晶体管t1的第三端与第n级栅极信号点q(n)电连接，用于输出内部控制信号k1至第n级栅极信号点q(n)。

上拉模块201包括第三晶体管t3，下传模块202包括第二晶体管t2，自举电容模块203包括电容c。

其中，第二晶体管t2和第三晶体管t3的第一端电连接后接收内部控制信号k1，第二晶体管t2和第三晶体管t3的第二端电连接后接收时钟信号ck，第二晶体管t2的第三端输出第n级级传信号st(n)，第三晶体管t3的第三端与第n级扫描信号g(n)连接，电容c的两端分别与第二晶体管t2的第一端和第三晶体管t3的第三端电连接。

下拉维持模块300包括第六晶体管t6、第七晶体管t7、第八晶体管t8、第九晶体管t9、第十晶体管t10和第十一晶体管t11。第六晶体管t6的第一端、第二端和第八晶体管t8的第二端电连接后接收外部控制信号k2，第六晶体管t6的第三端分别与第七晶体管t7的第二端、第八晶体管t8的第一端电连接，第七晶体管t7的第一端与第九晶体管t9的第一端电连接后接收内部控制信号k1，第八晶体管t8的第三端分别与第九晶体管t9的第二端、第十晶体管t10的第一端、第十一晶体管t11的第一端电连接，第十晶体管t10的第二端与第n级扫描信号g(n)连接，第十一晶体管t11的第二端与第n级栅极信号点q(n)电连接，第七晶体管t7、第十一晶体管t11的第三端与第一低电平信号vss1电连接，第九晶体管t9、第十晶体管t10的第三端与第二低电平信号vss2电连接。

本领域的技术人员可以理解，下拉维持模块300包括一反相器，反相器的输入端为第n级栅极信号点q(n)，反相器的输出端为第十晶体管t10、第八晶体管t8和第九晶体管t9的公共连接端。

下拉模块400包括第四晶体管t4和第五晶体管t5。第四晶体管t4和第五晶体管t5的第一端电连接后接收第n+2级扫描信号g(n+2)，第四晶体管t4的第二端接收内部控制信号k1，第五晶体管t5的第二端与第n级扫描信号g(n)连接，第四晶体管t4的第三端与第一低电平信号vss1电连接，第五晶体管t5的第三端与第二低电平信号vss2电连接。

控制模块500包括第十二晶体管t12。第十二晶体管t12的第一端与第n+2级goa单元的第十二晶体管的第一端电连接后与第n级栅极信号点电连接，第十二晶体管t12的第二端与第六晶体管t6的第三端电连接，第十二晶体管t13的第三端与第一低电平信号vss1电连接。其中，第十二晶体管t12的第二端与第六晶体管t6的第三端的公共节点记为下拉节点s(n)。

优选地，在本实施例中，下拉维持模块300、控制模块500的数量为两个，两个下拉维持模块300中的一个外部控制信号k2为第一低频信号lc1，另一个外部控制信号k2为第二低频信号lc2，其中第一低频信号lc1和第二低频信号lc2互为反相信号。

优选地，在本实施例中，第一低电平信号vss1的绝对值大于第二低电平信号vss2的绝对值。

在本实施例中，由于第十二晶体管t12的引入且第十二晶体t12的第一端与相邻的goa单元的第十二晶体t12的第一端电连接后与第n级的栅极信号点q(n)电连接，可以更好地对下拉节点s(n)进行下拉，从而提高下拉维持模块300的反应速度，使得下拉维持模块300的下拉更加快速有效。另外，在下拉维持模块300中，将连接到第n级栅极信号q(n)的晶体管也即第七晶体管t7、第十一晶体管t11下拉至第一低电平信号vss1，将第九晶体管t9、第十晶体管t10下拉至第二低电平信号vss2，且第一低电平信号vss1的绝对值大于第二低电平信号vss2的绝对值，能进一步提高下拉维持模块300的下拉速度。

请一并参考图3，图3是图2所示goa单元的工作时序图。如图3所示，h表示高电位，l表示低电位，时钟信号ck包括四个时钟信号，四个时钟信号依次循环作用于相邻的四个goa单元，四个时钟信号分别为第一时钟信号clk1、第二时钟信号clk2、第三时钟信号clk3、第四时钟信号clk4，其中，当时钟信号ck为第一时钟信号clk1、第三时钟信号clk3时，时钟信号ck作用于奇数级的goa单元，当时钟信号ck为第二时钟信号clk2、第四时钟信号clk4时，时钟信号ck作用于偶数级的goa单元，本工作时序图以时钟信号ck为第三时钟信号clk3的goa单元为例进行说明。

在t1时刻内，第三时钟信号clk3为高电平，第n-2级级传信号st(n-2)和第n-2级扫描信号g(n-2)为低电平，第一薄膜晶体管t1关闭，第n级栅极信号点q(n)处于低电平，上拉模块201断开，第n级扫描信号g(n)输出低电平信号。

在t2时刻内，第三时钟信号clk3为低电平，第n-2级级传信号st(n-2)和第n-2级扫描信号g(n-2)为高电平，第一薄膜晶体管t1导通，第n级栅极信号点q(n)的电压为高电平，电容c进行充电，同时第二薄膜晶体管t2和第三薄膜晶体管t3导通，由于第三时钟信号clk3为低电平，第n级扫描信号g(n)输出低电平信号。

在t3时刻内，第三时钟信号clk3为高电平，由于电容c(充电后)的存在使第二、第三薄膜晶体管t2、t3的栅极电压被提升到更高的电平，由于第三时钟信号clk3为高电平，第n级扫描信号g(n)输出高电平信号。

在t4时刻内，第三时钟信号clk3为低电平，第n+2级级传信号st(n+2)为高电平信号，下拉模块400将第n级栅极信号点q(n)的电压下拉，使得第n级扫描信号g(n)输出低电平信号。

本领域的技术人员可以理解，若goa单元中没有控制模块500，则第n级栅极信号点q(n)为高电平时，下拉节点s(n)对应为低电平。而在本实施例中，如图3所示，由于goa单元中存在控制模块500，则下拉节点s(n)在第n级栅极信号点q(n)变为高电平之前已变为低电平，从而可以提高下拉维持模块300的反应速度，使得下拉维持模块300的下拉更加快速有效。

图4是图1所示goa电路中goa单元的第二实施例的电路原理图。如图4所示，图4所示的第二实施例与图2所示的第一实施例的区别在于：图4所示的goa单元仅仅包括一个下拉维持电路300’，下拉维持电路300’进一步包括第十三晶体管t13和第十四晶体管t14，第十三晶体管t13和第十四晶体管t14的第一端电连接，第十三晶体管t13的第二端与第n级栅极信号q(n)电连接，第十四晶体管t14的第二端与第十晶体管t10的第二端电连接，第十三晶体管t13和第十四晶体管t14的第三端与第一低电平信号vss1或第二低电平信号vss2连接。

在本实施例中，第一低电平信号vss1和第二低电平信号vss2电连接。换个角度来说，第一低电平信号vss1和第二低电平信号vss2为同一个低电平信号。

在本实施例中，控制模块500’包括第一连接线l1和第二连接线l2。第一连接线l1的一端与下拉维持模块300’中的第十晶体管t10的第一端连接，另一端与n+2级goa单元中的第十四晶体管t14的第一端连接；第二连接线l2的一端与下拉维持模块300’中的第十三晶体管t13的第一端连接，另一端与n+2级goa单元中的第十一晶体管t11的第一端连接。

也就是说，在本实施例中，每两组goa单元也即第n级goa单元和第n+2级goa单元共用一组控制模块500’。

在本实施例中，第n级goa单元的下拉维持模块300’中的外部控制信号k2为第一低频信号lc1，第n+2级goa单元的下拉维持模块300’中的外部控制信号k2为第二低频信号lc2，其中第一低频信号lc1和第二低频信号lc2互为反相信号。

在本实施例中，由于第一连接线l1和第二连接线l2的引入，第n级goa单元的下拉晶体管也即第十晶体管t10和第十三晶体管t13直接连接到下一级也即第n+2级goa单元的下拉晶体管也即第十四晶体管t14和第十一晶体管t11，使得第八晶体管t8一直处于开启状态，从而提高了下拉维持模块300’的下拉速度。

请一并参考图5，图5是图4所示goa单元的工作时序图。图5所示的工作时序和图3所示的工作时序的差别在于：在t2时刻和t3时刻，第十晶体管的第一端(记为p(n))为低电平信号，在其它时刻，p(n)为高电平信号。第十四晶体管的第一端(记为k(n))持续为高电平信号。

其它信号线的工作时序和图3相似，为简约起见，在此不再赘述。

图6是本发明实施例的液晶显示器的结构示意图。如图6所示，液晶显示器1包括了上述goa电路10。

本发明的有益效果是：本发明的goa电路及液晶显示器包括级联的多个goa单元，第n级goa单元包括:上拉控制模块用于接收第n-2级级传信号和第n-2级扫描信号，并根据第n-2级级传信号和第n-2级扫描信号在第n级栅极信号点输出内部控制信号；上拉模块用于接收内部控制信号和时钟信号，并根据内部控制信号和时钟信号拉升第n级扫描信号；下传模块，用于接收内部控制信号和时钟信号以输出第n级级传信号；自举电容模块用于抬升内部控制信号的高电平；下拉维持模块用于接收内部控制信号、外部控制信号、第一低电平信号和第二低电平信号，并根据内部控制信号、外部控制信号、第一低电平信号和第二低电平信号以维持第n级扫描信号的低电平；下拉模块用于接收内部控制信号、第一低电平信号、第二低电平信号、第n+2级扫描信号，并根据内部控制信号、第一低电平信号、第二低电平信号和第n+2级扫描信号拉低第n级扫描信号；控制模块分别与下拉维持模块和相邻下一级goa单元相连，用于通过相邻下一级goa单元增加下拉维持模块的放电路径以加快下拉维持模块的下拉速度。通过上述方式，本发明能够提高下拉维持模块的反应速度，使得下拉维持模块的下拉更加快速有效。

以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。