移位寄存器单元、驱动方法、栅极驱动电路和显示装置与流程

本发明涉及显示驱动技术领域，尤其涉及一种移位寄存器单元、驱动方法、栅极驱动电路和显示装置。

背景技术：

在显示领域，为了不断改善显示画面，提高用户体验，高清、高ppi(pixelperinch，每英寸像素个数)显示成了研究的热门。但随着像素数目的增加，包括多级移位寄存器单元的栅极驱动电路在一帧显示时间内所需扫描的行数增加，平均每一行栅极驱动信号的脉宽不断变窄，对移位寄存器的驱动能力的要求不断提高。

技术实现要素：

本发明的主要目的在于提供一种移位寄存器单元、驱动方法、栅极驱动电路和显示装置，解决现有技术中移位寄存器单元的驱动能力不够强，不能有效实现窄脉宽下的信号的正常传递的问题。

为了达到上述目的，本发明提供了一种移位寄存器单元，包括：

起始模块，分别与第一时钟信号输入端、第一节点和起始电压输入端连接，用于在所述第一时钟信号输入端的控制下控制所述第一节点与所述起始电压输入端连接或断开；

第一电容模块，第一端与第二时钟信号输入端连接，第二端与所述第一节点连接；

第一节点控制模块，分别与第三节点、第一电平输入端和所述第一节点连接，用于在所述第三节点的控制下控制所述第一节点与所述第一电平输入端连接或断开；

电位控制模块，分别与所述第一节点、第二电平输入端和第二节点连接，用于在所述第一节点的控制下控制所述第二节点与所述第二电平输入端连接或断开；

第二电容模块，第一端与所述第二节点连接，第二端与栅极驱动信号输出端连接；

第二节点控制模块，分别与第三节点、第一电平输入端和所述第二节点连接；

输出模块，分别与所述第二节点、第三节点、所述栅极驱动信号输出端、第三时钟信号输入端和所述第一电平输入端连接；以及，

第三节点控制模块，分别与第四时钟信号输入端、第二电平输入端、所述第二节点和所述第三节点连接。

实施时，本发明所述的移位寄存器单元还包括第三电容模块；所述第三电容模块的第一端与所述第三节点连接，所述第三电容模块的第二端与所述栅极驱动信号输出端连接；

所述第二节点控制模块用于在所述第三节点的控制下，控制所述第二节点与所述第一电平输入端连接或断开；

所述第三节点控制模块用于在所述第二节点的控制下控制所述第三节点与所述第四时钟信号输入端连接或断开；

所述输出模块用于在所述第二节点的控制下控制所述栅极驱动信号输出端与所述第三时钟信号输入端连接或断开，在所述第三节点的控制下控制所述栅极驱动信号输出端与所述第一电平输入端连接或断开。

实施时，所述起始模块包括：起始晶体管，栅极与所述第一时钟信号输入端连接，第一极与所述第一节点连接，第二极与所述起始电压输入端连接；

所述第一电容模块包括第一电容；所述第一电容的第一端与第二时钟信号输入端连接，所述第一电容的第二端与所述第一节点连接；

所述第一节点控制模块包括：第一节点控制晶体管，栅极与所述第三节点连接，第一极与所述第一电平输入端连接，第二极与所述第一节点连接；

所述电位控制模块包括：电位控制晶体管，栅极与所述第一节点连接，第一极与所述第二节点连接，第二极与所述第二电平输入端连接。

实施时，第二电容模块包括第二电容；所述第二电容的第一端与所述第二节点连接，所述第二电容的第二端与所述栅极驱动信号输出端连接；

所述第二节点控制模块包括：第二节点控制晶体管，栅极与第三节点连接，第一极与所述第一电平输入端连接，第二极与所述第二节点连接；

所述第三节点控制模块包括：第一控制晶体管，栅极与所述第四时钟信号输入端连接，第一极与所述第三节点连接，第二极与所述第二电平输入端连接；以及，

第二控制晶体管，栅极与所述第二节点连接，第一极与所述第三节点连接，第二极与所述第四时钟信号输入端连接；

所述输出模块包括：第一输出晶体管，栅极与所述第二节点连接，第一极与所述栅极驱动信号输出端连接，第二极与所述第三时钟信号输入端连接；以及，

第二输出晶体管，栅极与所述第三节点连接，第一极与所述第一电平输入端连接，第二极与所述栅极驱动信号输出端连接。

实施时，所述起始晶体管、所述第一节点控制晶体管、所述电位控制晶体管、所述第二节点控制晶体管、所述第一控制晶体管、所述第二控制晶体管、所述第一输出晶体管和所述第二输出晶体管都为p型晶体管，所述第二电平输入端为低电平输入端，所述第一电平输入端为高电平输入端；或者，

所述起始晶体管、所述第一节点控制晶体管、所述电位控制晶体管、所述第二节点控制晶体管、所述第一控制晶体管、所述第二控制晶体管、所述第一输出晶体管和所述第二输出晶体管都为n型晶体管，所述第二电平输入端为高电平输入端，所述第一电平输入端为低电平输入端。

本发明还提供了一种移位寄存器单元的驱动方法，用于驱动上述的移位寄存器单元，所述移位寄存器单元的驱动方法包括：在每一显示周期，

在第一阶段，起始信号输入端和第一时钟信号输入端都输入第二电平v2，第二时钟信号输入端、第三时钟信号输入端和第四时钟信号输入端都输入第一电平v1，起始单元控制所述起始信号输入端与第一节点连接，直至所述第一节点的电位变为v2-vth1，vth1为所述起始单元包括的起始晶体管的阈值电压；电位控制模块在所述第一节点的控制下控制第二节点与第二电平输入端连接，直至所述第二节点的电位变为v2-vth1-vth2，vth2为电位控制模块包括的电位控制晶体管的阈值电压；输出模块在所述第二节点的控制下控制栅极驱动信号输出端与所述第三时钟信号输入端连接，以使得所述栅极驱动信号输出端输出第一电平v1；

在第二阶段，第二时钟信号输入端输入第二电平v2，起始信号输入端、第一时钟信号输入端、第三时钟信号输入端和第四时钟信号输入端都输入第一电平v1，由于第一电容模块的第一端的电位由v1跳变为v2，使得所述第一节点的电位相应变为2v2-vth1-v1，电位控制模块在所述第一节点的控制下控制所述第二节点与所述第二电平输入端连接，以使得所述第二节点的电位为第二电平v2；输出模块在所述第二节点的控制下控制栅极驱动信号输出端与所述第三时钟信号输入端连接，以使得所述栅极驱动信号输出端输出第一电平v1；

在第三阶段，第三时钟信号输入端输入第二电平v2，起始信号输入端、第一时钟信号输入端、第二时钟信号输入端和第四时钟信号输入端都输入第一电平v1，由于第一电容模块的第一端的电位由v2跳变为v1，使得所述第一节点的电位相应变为v2-vth1，电位控制模块在所述第一节点的控制下控制所述第二节点与所述第二电平输入端之间断开；输出模块在所述第二节点的控制下控制栅极驱动信号输出端与所述第三时钟信号输入端连接，以使得所述栅极驱动信号输出端输出第二电平v2，由于第二电容模块的第二端的电位由v1跳变为v2，则所述第二节点的电位跳变为2v2-v1；

在第四阶段，第四时钟信号输入端输入第二电平v2，起始信号输入端、第一时钟信号输入端、第二时钟信号输入端和第三时钟信号输入端都输入第一电平v1，第三节点控制模块在所述第四时钟信号输入端的控制下控制所述第三节点与所述第二电平输入端连接，第二节点控制单元在所述第三节点的控制下控制所述第二节点与第一电平输入端连接，输出模块在第三节点的控制下控制所述栅极驱动信号输出端输出第一电平v1。

实施时，本发明所述的移位寄存器单元的驱动方法还包括：

在所述第一阶段、所述第二阶段和所述第三阶段，在所述第二节点的控制下，第三节点控制模块控制第三节点与所述第四时钟信号输入端连接，以使得所述第三节点的电位为第一电平v1，所述输出模块在所述第三节点的控制下控制所述栅极驱动信号输出端与所述第一电平输入端之间断开。

实施时，由所述第一时钟信号输入端输入的第一时钟信号的占空比、由所述第二时钟信号输入端输入的第二时钟信号的占空比、由所述第三时钟信号输入端输入的第三时钟信号的占空比和由所述第四时钟信号输入端输入的第四时钟信号的占空比都为1/4；

所述第一时钟信号的周期、所述第二时钟信号的周期、所述第三时钟信号的周期和所述第四时钟信号的周期都为t；

所述第二时钟信号比所述第一时钟信号推迟t/4，所述第三时钟信号比所述第二时钟信号推迟t/4，所述第四时钟信号比所述第三时钟信号推迟t/4。

本发明还提供了一种栅极驱动电路，包括m个级联的上述的移位寄存器单元；m为大于1的整数；

第4n+1级移位寄存器单元的第一时钟信号输入端接入第一时钟信号，第4n+1级移位寄存器单元的第二时钟信号输入端接入第二时钟信号，第4n+1级移位寄存器单元的第三时钟信号输入端接入第三时钟信号，第4n+1级移位寄存器单元的第四时钟信号输入端接入第四时钟信号；

第4n+2级移位寄存器单元的第一时钟信号输入端接入第二时钟信号，第4n+2级移位寄存器单元的第二时钟信号输入端接入第三时钟信号，第4n+2级移位寄存器单元的第三时钟信号输入端接入第四时钟信号，第4n+2级移位寄存器单元的第四时钟信号输入端接入第一时钟信号；

第4n+3级移位寄存器单元的第一时钟信号输入端接入第三时钟信号，第4n+3级移位寄存器单元的第二时钟信号输入端接入第四时钟信号，第4n+3级移位寄存器单元的第三时钟信号输入端接入第一时钟信号，第4n+3级移位寄存器单元的第四时钟信号输入端接入第二时钟信号；

第4n+4级移位寄存器单元的第一时钟信号输入端接入第四时钟信号，第4n+4级移位寄存器单元的第二时钟信号输入端接入第一时钟信号，第4n+4级移位寄存器单元的第三时钟信号输入端接入第二时钟信号，第4n+4级移位寄存器单元的第四时钟信号输入端接入第三时钟信号；n为正整数；4n+4小于或等于所述m。

本发明还提供了一种显示装置，包括上述的栅极驱动电路。

与现有技术相比，本发明所述的移位寄存器单元、驱动方法、栅极驱动电路和显示装置通过新增第一电容模块、第一节点控制模块和电位控制模块，通过第一电容模块在每一显示周期的第二阶段的自举作用来控制第一节点的电位，以使得在该第一节点的控制下电位控制模块能够与现有技术相比更好的控制第二节点与第二电平输入端连接；本发明所述的移位寄存器单元、驱动方法、栅极驱动电路和显示装置还通过第二电容模块在每一显示周期的第三阶段的自举作用，以使得第二节点的电位在该第三阶段能够控制输出模块包括的输出晶体管会更好的打开，增强输出晶体管的驱动能力，实现窄脉宽下的信号的正常传递。

附图说明

图1是本发明实施例所述的移位寄存器单元的结构图；

图2是本发明另一实施例所述的移位寄存器单元的结构图；

图3是本发明所述的移位寄存器单元的一具体实施例的电路图；

图4是本发明如图3所示的移位寄存器单元的具体实施例的工作时序图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中一极称为第一极，另一极称为第二极。在实际操作时，所述第一极可以为漏极，所述第二极可以为源极；或者，所述第一极可以为源极，所述第二极可以为漏极。

如图1所示，本发明实施例所述的移位寄存器单元包括：

起始模块11，分别与第一时钟信号输入端cka、第一节点n1和起始电压输入端stv连接，用于在所述第一时钟信号输入端cka的控制下控制所述第一节点n1与所述起始电压输入端stv连接或断开；

第一电容模块12，第一端与第二时钟信号输入端ckb连接，第二端与所述第一节点n1连接；

第一节点控制模块13，分别与第三节点n3、输入第一电平v1的第一电平输入端和所述第一节点n1连接，用于在所述第三节点n3的控制下控制所述第一节点n1与所述输入第一电平v1的第一电平输入端连接或断开；

电位控制模块14，分别与所述第一节点n1、输入第二电平v2的第二电平输入端和第二节点n2连接，用于在所述第一节点n1的控制下控制所述第二节点n2与所述输入第二电平v2的第二电平输入端连接或断开；

第二电容模块15，第一端与所述第二节点n2连接，第二端与栅极驱动信号输出端gout连接；

第二节点控制模块16，分别与第三节点n3、输入第一电平v1的第一电平输入端和所述第二节点n2连接；

输出模块17，分别与所述第二节点n2、所述第三节点n3、所述栅极驱动信号输出端gout、第三时钟信号输入端ckc和所述输入第一电平v1的第一电平输入端连接；以及，

第三节点控制模块18，分别与第四时钟信号输入端ckd、所述输入第二电平v2的第二电平输入端、所述第二节点n2和所述第三节点n3连接。

本发明实施例所述的移位寄存器单元通过新增第一电容模块12、第一节点控制模块13和电位控制模块14，通过第一电容模块12在每一显示周期的第二阶段的自举作用来控制第一节点n1的电位，以使得在该第一节点n1的控制下电位控制模块14能够与现有技术相比更好的控制第二节点n2与第二电平输入端连接；本发明实施例所述的移位寄存器单元还通过第二电容模块15在每一显示周期的第三阶段的自举作用，以使得第二节点n2的电位在该第三阶段能够控制输出模块包括的输出晶体管会更好的打开，增强输出晶体管的驱动能力，实现窄脉宽下的信号的正常传递。

优选的，如图2所示，本发明实施例所述的移位寄存器单元还可以包括第三电容模块19；所述第三电容模块19的第一端与所述第三节点n3连接，所述第三电容模块19的第二端与所述栅极驱动信号输出端gout连接；

所述第二节点控制模块16用于在所述第三节点n3的控制下，控制所述第二节点n2与所述输入第一电平v1的第一电平输入端连接或断开；

所述第三节点控制模块18用于在所述第二节点n2的控制下控制所述第三节点n3与所述第四时钟信号输入端ckd连接或断开；

所述输出模块17用于在所述第二节点n2的控制下控制所述栅极驱动信号输出端gout与所述第三时钟信号输入端ckc连接或断开，在所述第三节点n3的控制下控制所述栅极驱动信号输出端gout与所述输入第一电平v1的第一电平输入端连接或断开。

在优选情况下，本发明所述的移位寄存器单元还包括第三电容模块19，以能够更好的维持第三节点的电位。

具体的，所述起始模块可以包括：起始晶体管，栅极与所述第一时钟信号输入端连接，第一极与所述第一节点连接，第二极与所述起始电压输入端连接；

所述第一电容模块可以包括第一电容；所述第一电容的第一端与第二时钟信号输入端连接，所述第一电容的第二端与所述第一节点连接；

所述第一节点控制模块可以包括：第一节点控制晶体管，栅极与所述第三节点连接，第一极与所述第一电平输入端连接，第二极与所述第一节点连接；

所述电位控制模块可以包括：电位控制晶体管，栅极与所述第一节点连接，第一极与所述第二节点连接，第二极与所述第二电平输入端连接。

具体的，第二电容模块可以包括第二电容；所述第二电容的第一端与所述第二节点连接，所述第二电容的第二端与所述栅极驱动信号输出端连接；

所述第二节点控制模块可以包括：第二节点控制晶体管，栅极与第三节点连接，第一极与所述第一电平输入端连接，第二极与所述第二节点连接；

所述第三节点控制模块可以包括：第一控制晶体管，栅极与所述第四时钟信号输入端连接，第一极与所述第三节点连接，第二极与所述第二电平输入端连接；以及，

第二控制晶体管，栅极与所述第二节点连接，第一极与所述第三节点连接，第二极与所述第四时钟信号输入端连接；

所述输出模块可以包括：第一输出晶体管，栅极与所述第二节点连接，第一极与所述栅极驱动信号输出端连接，第二极与所述第三时钟信号输入端连接；以及，

第二输出晶体管，栅极与所述第三节点连接，第一极与所述第一电平输入端连接，第二极与所述栅极驱动信号输出端连接。

在实际操作时，所述起始晶体管、所述第一节点控制晶体管、所述电位控制晶体管、所述第二节点控制晶体管、所述第一控制晶体管、所述第二控制晶体管、所述第一输出晶体管和所述第二输出晶体管可以都为p型晶体管，所述第一电平输入端为高电平输入端，所述第二电平输入端为高电平输入端；或者，

所述起始晶体管、所述第一节点控制晶体管、所述电位控制晶体管、所述第二节点控制晶体管、所述第一控制晶体管、所述第二控制晶体管、所述第一输出晶体管和所述第二输出晶体管可以都为n型晶体管，所述第一电平输入端为低电平输入端，所述第二电平输入端为高电平输入端。

下面通过一具体实施例来说明本发明所述的移位寄存器单元。

如图3所示，本发明所述的移位寄存器单元的一具体实施例包括起始模块、第一电容模块、第一节点控制模块、电位控制模块、第二电容模块、第二节点控制模块、输出模块、第三节点控制模块和第三电容模块；

所述起始模块包括：起始晶体管m1，栅极与所述第一时钟信号输入端cka连接，源极与所述第一节点n1连接，漏极与所述起始电压输入端stv连接；

所述第一电容模块包括第一电容c1；所述第一电容c1的第一端与第二时钟信号输入端ckb连接，所述第一电容c1的第二端与所述第一节点n1连接；

所述第一节点控制模块包括：第一节点控制晶体管m2，栅极与所述第三节点n3连接，漏极与输入高电平vgh的高电平输入端连接，源极与所述第一节点n1连接；

所述电位控制模块包括：电位控制晶体管m3，栅极与所述第一节点n1连接，源极与所述第二节点n2连接，漏极与输入低电平vgl的低电平输入端连接；

所述第二电容模块包括第二电容c2；所述第二电容c2的第一端与所述第二节点n2连接，所述第二电容c2的第二端与所述栅极驱动信号输出端gout连接；

所述第二节点控制模块包括：第二节点控制晶体管m6，栅极与第三节点n3连接，漏极与所述输入高电平vgh的高电平输入端连接，源极与所述第二节点n2连接；

所述第三节点控制模块包括：第一控制晶体管m4，栅极与所述第四时钟信号输入端ckd连接，源极与所述第三节点n3连接，漏极与输入低电平vgl的低电平输入端连接；以及，

第二控制晶体管m5，栅极与所述第二节点n2连接，源极与所述第三节点n3连接，漏极与所述第四时钟信号输入端ckd连接；

所述输出模块包括：第一输出晶体管m7，栅极与所述第二节点n2连接，源极与所述栅极驱动信号输出端gout连接，漏极与所述第三时钟信号输入端ckc连接；以及，

第二输出晶体管m8，栅极与所述第三节点n3连接，漏极与所述输入高电平vgh的高电平输入端连接，源极与所述栅极驱动信号输出端gout连接；

所述第三电容模块包括第三电容c3；所述第三电容c3的第一端与所述第三节点n3连接，所述第三电容c3的第二端与所述栅极驱动信号输出端gout连接。

在图3所示的实施例中，所有的晶体管都为p型晶体管，在实际操作时，以上晶体管也可以被替换为n型晶体管，在此对晶体管的类型不作限定。

在实际操作时，gout通过依次串联的负载电阻和负载电容接地。

如图4所示，本发明如图3所示的移位寄存器单元的具体实施例在工作时，在每一显示周期，

在第一阶段t1，stv和cka都输入低电平vgl，ckb、ckc和ckd都输入高电平vgh，m1开启，将stv输入的低电平传递到n1，由于p型晶体管传递低电平有阈值损失，则n1的电位变为vgl-vth1，vth1为所述起始单元包括的起始晶体管的阈值电压(由于m1为p型晶体管，所以vth1为负值)；m3开启，直至n2的电位变为vgl-vth1-vth2，vth2为电位控制模块包括的电位控制晶体管的阈值电压(由于m2为p型晶体管，所以vth2为负值)；在n2的控制下，m7开启，gout与ckc连接，以使得gout输出高电平vgh；在n2的控制下，m5开启，以控制n3与ckd连接，以使得n3的电位为高电平vgh，在n3的控制下，m8断开，以控制gout与输入高电平vgh的高电平输入端之间断开；

在第二阶段t2，ckb输入低电平vgl，stv、cka、ckc和ckd都输入高电平vgh，由于c1的第一端的电位由vgh跳变为vgl，使得n1的电位相应变为2vgl-vth1-vgh，在n1的控制下，m3开启，以控制n2与输入低电平vgl的低电平输入端连接，以使得n2的电位为低电平vgl；在n2的控制下，m7开启，以控制gout与ckc端连接，以使得gout输出高电平vgh；在n2的控制下，m5开启，以控制n3与ckd连接，以使得n3的电位为高电平vgh，在n3的控制下，m8断开，以控制gout与所述输入高电平vgh的高电平输入端之间断开；

在第三阶段t3，ckc输入低电平vgl，stv、cka、ckb和ckd都输入高电平vgh，由于c1的第一端的电位由vgl跳变为vgh，使得n1的电位相应变为vgl-vth1，在n1的控制下，m3断开，以控制n2与输入低电平vgl的低电平输入端之间断开；在n2的控制下，m7开启，以控制gout与ckc连接，以使得gout输出低电平vgl，由于c2的第二端的电位由vgh跳变为vgl，则n2的电位跳变为2vgl-vgh；在所述第二节点n2的控制下，m5开启，以控制n3与ckd连接，以使得n3的电位为高电平vgh，在n3的控制下，m8关断，以控制gout与输入高电平vgh的高电平输入端之间断开；

在第四阶段t4，ckd输入低电平vgl，stv、cka、ckb和ckc都输入高电平vgh，在ckd的控制下，m4开启，以控制n3与输入低电平vgl的低电平输入端连接，在n3的控制下，m6开启，以控制n2与输入高电平vgh的高电平输入端连接，在n2的控制下，m7断开；在n3的控制下，m8开启，以控制gout输出高电平vgh；

在第五阶段t5，cka输入低电平vgl，stv、ckb、ckc和ckd都输入高电平vgh，m1开启，stv输入的高电平传递至n1，以使得m3断开，n2的电位仍旧为高电平，n3的电位仍旧为低电平，m7断开，m8开启，gout仍旧输出高电平vgh；

在第四阶段t4结束之后，gout仍旧输出高电平vgh，直至stv和cka再一次同时输入低电平。

本发明所述的移位寄存器单元的具体实施例增加了c1、m2和m3，利用两次电容的自举效应：在第二阶段t2第一电容c1的自举效应，以使得n1的电位能够控制m3很好的打开，从而使得n2接入vgl；在第三阶段t3第二电容c2的自举效应，以使得n2的电位能够控制输出模块包括的第一输出晶体管m7会更好的打开，增强第一输出晶体管m7的驱动能力，实现窄脉宽下的信号的正常传递。

如图4所示，cka输入的第一时钟信号的占空比、ckb输入的第二时钟信号的占空比、ckc输入的第三时钟信号的占空比和ckd输入的第四时钟信号的占空比可以都为1/4；

所述第一时钟信号的周期、所述第二时钟信号的周期、所述第三时钟信号的周期和所述第四时钟信号的周期可以都为t；

所述第二时钟信号比所述第一时钟信号推迟t/4，所述第三时钟信号比所述第二时钟信号推迟t/4，所述第四时钟信号比所述第三时钟信号推迟t/4。

本发明实施例所述的移位寄存器单元的驱动方法，用于驱动上述的移位寄存器单元，所述移位寄存器单元的驱动方法包括：在每一显示周期，

在第一阶段，起始信号输入端和第一时钟信号输入端都输入第二电平v2，第二时钟信号输入端、第三时钟信号输入端和第四时钟信号输入端都输入第一电平v1，起始单元控制所述起始信号输入端与第一节点连接，直至所述第一节点的电位变为v2-vth1，vth1为所述起始单元包括的起始晶体管的阈值电压；电位控制模块在所述第一节点的控制下控制第二节点与第二电平输入端连接，直至所述第二节点的电位变为v2-vth1-vth2，vth2为电位控制模块包括的电位控制晶体管的阈值电压；输出模块在所述第二节点的控制下控制栅极驱动信号输出端与所述第三时钟信号输入端连接，以使得所述栅极驱动信号输出端输出第一电平v1；

在第二阶段，第二时钟信号输入端输入第二电平v2，起始信号输入端、第一时钟信号输入端、第三时钟信号输入端和第四时钟信号输入端都输入第一电平v1，由于第一电容模块的第一端的电位由v1跳变为v2，使得所述第一节点的电位相应变为2v2-vth1-v1，电位控制模块在所述第一节点的控制下控制所述第二节点与所述第二电平输入端连接，以使得所述第二节点的电位为第二电平v2；输出模块在所述第二节点的控制下控制栅极驱动信号输出端与所述第三时钟信号输入端连接，以使得所述栅极驱动信号输出端输出第一电平v1；

在第三阶段，第三时钟信号输入端输入第二电平v2，起始信号输入端、第一时钟信号输入端、第二时钟信号输入端和第四时钟信号输入端都输入第一电平v1，由于第一电容模块的第一端的电位由v2跳变为v1，使得所述第一节点的电位相应变为v2-vth1，电位控制模块在所述第一节点的控制下控制所述第二节点与所述第二电平输入端之间断开；输出模块在所述第二节点的控制下控制栅极驱动信号输出端与所述第三时钟信号输入端连接，以使得所述栅极驱动信号输出端输出第二电平v2，由于第二电容模块的第二端的电位由v1跳变为v2，则所述第二节点的电位跳变为2v2-v1；

在第四阶段，第四时钟信号输入端输入第二电平v2，起始信号输入端、第一时钟信号输入端、第二时钟信号输入端和第三时钟信号输入端都输入第一电平v1，第三节点控制模块在所述第四时钟信号输入端的控制下控制所述第三节点与所述第二电平输入端连接，第二节点控制单元在所述第三节点的控制下控制所述第二节点与第一电平输入端连接，输出模块在第三节点的控制下控制所述栅极驱动信号输出端输出第一电平v1。

在本发明实施例所述的移位寄存器单元的驱动方法中，以通过第一电容模块在每一显示周期的第二阶段的自举作用来控制第一节点的电位，以使得在该第一节点的控制下电位控制模块能够与现有技术相比更好的控制第二节点与第二电平输入端连接；本发明实施例所述的移位寄存器单元还通过第二电容模块15在每一显示周期的第三阶段的自举作用，以使得第二节点n2的电位在该第三阶段能够控制输出模块包括的输出晶体管会更好的打开，增强输出晶体管的驱动能力，实现窄脉宽下的信号的正常传递。

具体的，本发明实施例所述的移位寄存器单元的驱动方法还包括：

在所述第一阶段、所述第二阶段和所述第三阶段，在所述第二节点的控制下，第三节点控制模块控制第三节点与所述第四时钟信号输入端连接，以使得所述第三节点的电位为第一电平v1，所述输出模块在所述第三节点的控制下控制所述栅极驱动信号输出端与所述第一电平输入端之间断开。

具体的，由所述第一时钟信号输入端输入的第一时钟信号的占空比、由所述第二时钟信号输入端输入的第二时钟信号的占空比、由所述第三时钟信号输入端输入的第三时钟信号的占空比和由所述第四时钟信号输入端输入的第四时钟信号的占空比可以都为1/4；

所述第一时钟信号的周期、所述第二时钟信号的周期、所述第三时钟信号的周期和所述第四时钟信号的周期可以都为t；

所述第二时钟信号比所述第一时钟信号推迟t/4，所述第三时钟信号比所述第二时钟信号推迟t/4，所述第四时钟信号比所述第三时钟信号推迟t/4。

本发明实施例所述的栅极驱动电路包括m个级联的上述的移位寄存器单元；m为大于1的整数；

第4n+1级移位寄存器单元的第一时钟信号输入端接入第一时钟信号，第4n+1级移位寄存器单元的第二时钟信号输入端接入第二时钟信号，第4n+1级移位寄存器单元的第三时钟信号输入端接入第三时钟信号，第4n+1级移位寄存器单元的第四时钟信号输入端接入第四时钟信号；

第4n+2级移位寄存器单元的第一时钟信号输入端接入第二时钟信号，第4n+2级移位寄存器单元的第二时钟信号输入端接入第三时钟信号，第4n+2级移位寄存器单元的第三时钟信号输入端接入第四时钟信号，第4n+2级移位寄存器单元的第四时钟信号输入端接入第一时钟信号；

第4n+3级移位寄存器单元的第一时钟信号输入端接入第三时钟信号，第4n+3级移位寄存器单元的第二时钟信号输入端接入第四时钟信号，第4n+3级移位寄存器单元的第三时钟信号输入端接入第一时钟信号，第4n+3级移位寄存器单元的第四时钟信号输入端接入第二时钟信号；

第4n+4级移位寄存器单元的第一时钟信号输入端接入第四时钟信号，第4n+4级移位寄存器单元的第二时钟信号输入端接入第一时钟信号，第4n+4级移位寄存器单元的第三时钟信号输入端接入第二时钟信号，第4n+4级移位寄存器单元的第四时钟信号输入端接入第三时钟信号；n为正整数；4n+4小于或等于所述m。

本发明实施例所述的显示装置包括上述的栅极驱动电路。

本发明实施例所述的显示装置可以包括液晶显示装置，例如液晶面板、液晶电视、手机、液晶显示器。除了液晶显示装置外，本发明实施例所述的还可以包括有机发光显示器或者其他类型的显示装置，比如电子阅读器等。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。