一种显示驱动电路及其驱动方法、显示装置与流程

本发明涉及显示技术领域，尤其涉及一种显示驱动电路及其驱动方法、显示装置。

背景技术：

tft-lcd(thinfilmtransistorliquidcrystaldisplay，薄膜晶体管-液晶显示器)作为一种平板显示装置，因其具有体积小、功耗低、无辐射以及制作成本相对较低等特点，而越来越多地被应用于高性能显示领域当中。

上述tft-lcd包括横纵交叉的栅线和数据线。在显示的过程中，逐行对栅线进行扫描，以对该tft-lcd中的亚像素逐行进行选通；然后，通过数据线向选通的一行亚像素分别输入数据电压，从而对该亚像素进行充电。此时与该亚像素位置相对应的液晶分子发生偏转，使得该亚像素显示的灰阶值与输出至该亚像素的灰阶值相匹配。

通常tft-lcd内设置有用于向上述数据线输出数据电压的sourceic(源极驱动器)，随着tft-lcd分辨率和刷新率的不断提升，对sourceic的运算能力具有较高的要求，使得sourceic处于极限的工作状态，这样一来导致sourceic的功耗提升，发热严重。

为了解决上述问题，现有技术中，会在sourceic上设置具有辅助散热功能的散热片，但是对散热片的尺寸、体积以及散热性能的要求较高，不利于降低生产成本，并且散热片对于处于极限的工作状态的sourceic的散热效果并不理想。

技术实现要素：

本发明的实施例提供一种显示驱动电路及其驱动方法、显示装置，能够在避免使用散热片的同时，降低sourceic的功耗。

为达到上述目的，本发明的实施例采用如下技术方案：

本发明实施例的一方面，提供一种显示驱动电路，包括时序控制器、灰阶控制器以及源极驱动器；所述时序控制器与所述灰阶控制器和所述源极驱动器相连接，所述时序控制器用于将一帧显示图像中亚像素的灰阶数据逐行进行获取，并输出至所述灰阶控制器；所述时序控制器还用于向所述源极驱动器输出时序信号；所述灰阶控制器具有多个基准灰阶电压输出端；所述灰阶控制器用于接收一行亚像素的灰阶数据，并根据该灰阶数据控制至少一部分基准灰阶电压输出端输出基准灰阶电压；所述源极驱动器还与所述多个基准灰阶电压输出端相连接；所述源极驱动器用于在所述时序信号的控制下，根据接收到的基准灰阶电压生成多个灰阶电压，并将所述多个灰阶电压作为数据电压分别输入至与该源极驱动器相连接的多条数据线。

优选的，所述时序控制器通过串行接口与所述灰阶控制器相连接；其中，所述灰阶控制器包括串行转并行模块、多个灰阶电压生成模块；所述串行转并行模块与所述串行接口相连接，所述串行转并行模块用于将所述串行接口输入的串行数据转换为多个并行数据，并将所述多个并行数据分别输出至该串行转并行模块的多个使能信号输出端；每一个灰阶电压生成模块与该串行转并行模块的一个使能信号输出端相连接；所述灰阶电压生成模块用于在所述使能信号输出端的控制下，根据设定的参数生成所述基准灰阶电压。

优选的，所述源极驱动器包括多个与多条所述数据线一一对应的驱动通道，每个所述驱动通道内设置有数模转换模块、运算放大模块；所述数模转换模块与所述灰阶控制器的多个基准灰阶电压输出端相连接，所述数模转换模块用于根据所述基准灰阶电压输出端输出的基准灰阶电压生成多个灰阶电压，该灰阶电压为模拟电压；所述运算放大器与所述数模转换模块和数据线相连接，所述运算放大器用于对所述数模转化模块输出的模拟电压进行放大，以作为所述数据电压输出至所述数据线。

优选的，所述数模转换模块包括多个串联的分压电阻，以及与所述分压电阻相连接的多个级联的控制开关组；每个控制开关组包括多个并联的控制开关；其中，每个所述控制开关与所述时序控制器相连接，所述时序控制器用于控制所述控制开关的通断。

优选的，所述多个基准灰阶电压输出端的一部分位于第一输出端组，另一部分位于第二输出端组；所述第一输出端组中的基准灰阶电压输出端输出的基准灰阶电压为正极性；所述第二输出端组中的基准灰阶电压输出端输出的基准灰阶电压为负极性；其中，所述第一输出端组和所述第二输出端组中的基准灰阶电压输出端的数量相等。

优选的，还包括与所述时序控制器相连接的图像处理器；所述图像处理器用于存储连续多帧显示图像。

本发明实施例的另一方面，提供一种显示装置，包括如上所述的任意一种显示驱动电路。

本发明实施例的又一方面，提供一种用于驱动如上所述的任意一种显示驱动电路的方法，所述方法包括时序控制器将一帧显示图像中亚像素的灰阶数据逐行进行获取，并输出至灰阶控制器；所述灰阶控制器接收一行亚像素的灰阶数据，并根据该灰阶数据控制至少一部分基准灰阶电压输出端输出基准灰阶电压；所述时序控制器向源极驱动器输出时序信号；所述源极驱动器在所述时序信号的控制下，根据接收到的基准灰阶电压生成多个灰阶电压，并将所述多个灰阶电压作为数据电压分别输入至与该源极驱动器相连接的多条数据线。

优选的，在所述时序控制器通过串行接口与灰阶控制器相连接，且该灰阶控制器包括串行转并行模块、多个灰阶电压生成模块的情况下，所述灰阶控制器控制至少一部分基准灰阶电压输出端输出基准灰阶电压包括：所述串行转并行模块将所述串行接口输入的串行数据转换为多个并行数据，并将所述多个并行数据分别输出至该串行转并行模块的多个使能信号输出端；所述灰阶电压生成模块在所述使能信号输出端的控制下，根据设定的参数生成所述基准灰阶电压。

优选的，在所述源极驱动器包括多个与多条所述数据线一一对应的驱动通道，每个所述驱动通道内设置有数模转换模块、运算放大模块的情况下，所述源极驱动器向与该源极驱动器相连接的多条数据线分别输出与该灰阶电压相匹配的数据电压包括：所述数模转换模块根据所述基准灰阶电压输出端输出的基准灰阶电压生成多个灰阶电压，该灰阶电压为模拟电压；所述运算放大器对所述数模转化模块输出的模拟电压进行放大，以作为所述数据电压输出至所述数据线。

本发明实施例提供一种显示驱动电路及其驱动方法、显示装置。由上述可知，该显示驱动电路中的灰阶控制器能够从时序控制器中接收到一行亚像素的灰阶数据，并根据该灰阶数据控制至少一部分基准灰阶电压输出端输出基准灰阶电压，从而可以选择性的对部分上述基准灰阶电压输出端进行组合输出，以得到与各个灰阶值相对应的灰阶电压。因此，当具有上述显示驱动电路的显示装置在显示的过程中，该灰阶控制器的多个基准灰阶电压输出端并不是全部开启，而是根据一帧显示图像中，一行亚像素的灰阶数据，进行选择性的开启。并且同一行亚像素之间的灰阶数据的变化并不大。这样一来，一方面，可以使得灰阶控制器向源极驱动器输入的数据量大大减小，降低对该源极驱动器运算能力的要求，减小该源极驱动器处于极限的工作状态的几率，从而达到减小源极驱动器功耗的目的。另一方面，由于源极驱动器的功耗可以通过该显示驱动电路的内部控制自行降低，因此无需设置用于对源极驱动器进行散热的散热片，从而可以避免由于使用散热片而导致制作成本上升的问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种显示驱动电路的结构示意图；

图2为本发明实施例提供的另一种显示驱动电路的结构示意图；

图3为图1或图2中灰阶控制器的具体结构示意图；

图4为图1或图2中源极驱动器的具体结构示意图；

图5为图4中数模转换模块的一部分分压电阻的连接结构示意图；

图6为图4中数模转换模块的另一部分分压电阻的连接结构示意图；

图7为本发明实施例提供的一种显示驱动电路的驱动方法流程图。

附图标记：

10-时序控制器；20-灰阶控制器；201-串行转并行模块；202-灰阶电压生成模块；30-源极驱动器；301-驱动通道；3011-数模转换模块；3012-运算放大器；40-图像处理器；50-串行接口。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种显示驱动电路，如图1所示，包括时序控制器10、灰阶控制器20以及源极驱动器30(sourceic)。

具体的，时序控制器10(tcon)与灰阶控制器20和源极驱动器30相连接。其中，时序控制器10用于将一帧显示图像中亚像素的灰阶数据逐行进行获取，并输出至上述灰阶控制器20。此外，该时序控制器10还用于向源极驱动器30输出时序信号。

需要说明的是，具有上述显示驱动电路的显示装置，其显示区域内设置有呈矩阵形式排列的亚像素(pixel)。该亚像素的灰阶数据为数字信号。

此外，如图2所示，上述显示驱动电路还包括与该时序控制器10相连接的图像处理器40。该图像处理器40用于存储连续多帧显示图像。在此情况下，每一帧显示图像中各个亚像素的灰阶数据也存储于该图像处理器40中。基于此，当时序控制器10与该图形处理器40相连接时，图像处理器40会逐一将每一帧显示图像输出至时序控制器10，从而使得该时序控制器10能够对一帧显示图像中亚像素的灰阶数据逐行进行获取。

在此基础上，上述灰阶控制器20具有多个基准灰阶电压输出端(g1、g2、g3……gn)，该多个基准灰阶电压输出端(g1、g2、g3……gn)能够分别输出一个基准灰阶电压(vgam_1、vgam_2、vgam_3……vgam_n)。其中，该灰阶控制器20用于接收一行亚像素的灰阶数据，并根据该灰阶数据控制至少一部分基准灰阶电压输出端(例如g1、g2、g3)输出基准灰阶电压(vgam_1、vgam_2、vgam_3)。其中，n≥2，n为正整数。

在此基础上，上述源极驱动器30还与上述多个基准灰阶电压输出端(g1、g2、g3……gn)相连接。该源极驱动器30用于在时序信号10输出的时序信号的控制下，根据接收到的基准灰阶电压(vgam_1、vgam_2、vgam_3……vgam_n)生成多个灰阶电压，并将上述多个灰阶电压以模拟电压的形式作为数据电压(vdata)分别输入至与该源极驱动器30相连接的数据线dl。

具体的，通过源极驱动器30可以根据多个上述基准灰阶电压生成多个灰阶电压，每个灰阶电压与一个灰阶值相对应。以设置有上述显示驱动电路的显示装置能够显示256个灰阶为例，源极驱动器30通过根据上述多个上述基准灰阶电压生成256个灰阶电压，而该256个灰阶电压可以分别与256个灰阶值相对应。或者，源极驱动器30通过根据上述多个上述基准灰阶电压生成64个灰阶电压，而该64个灰阶电压可以分别与64个灰阶值相对应。

此外，本发明对灰阶控制器20能够输出的基准灰阶电压的个数不做限定，例如，当该灰阶控制器20接收到的灰阶数据为8位二进制数时，上述基准灰阶电压输出端的数量可以为8个。

或者，为了使得输入至数据线dl的数据电压(vdata)能够让上述显示装置中的液晶层发生极性反转。优选的，可以增加基准灰阶电压输出端的数量。例如，当该灰阶控制器20接收到的灰阶数据为16位二进制数时，上述基准灰阶电压输出端的数量可以为14个，具体的，该14个基准灰阶电压输出端为：g1、g2、g3、g4、g5、g6、g7、g8、g9、g10、g11、g12、g13、g14，上述14个基准灰阶电压输出端分别输出多个基准灰阶电压：vgam_1、vgam_2、vgam_3、vgam_4、vgam_5、vgam_6、vgam_7、vgam_8、vgam_9、vgam_10、vgam_11、vgam_12、vgam_13、vgam_14。其中，该16位二进制数中的15、16可以不控制该灰阶控制器20的输出。

在此情况下，上述多个基准灰阶电压输出端的一部分(例如，g1、g2、g3、g4、g5、g6、g7、g8)位于第一输出端组，另一部分(例如，g9、g10、g11、g12、g13、g14)位于第二输出端组。该第一输出端组和第二输出端组中的基准灰阶电压输出端的数量相等。

基于此，上述第一输出端组中的基准灰阶电压输出端(例如，g1、g2、g3、g4、g5、g6、g7、g8)输出的基准灰阶电压(vgam_1、vgam_2、vgam_3、vgam_4、vgam_5、vgam_6、vgam_7、vgam_8)为正极性。第二输出端组中的基准灰阶电压输出端(例如，g9、g10、g11、g12、g13、g14)输出的基准灰阶电压(vgam_9、vgam_10、vgam_11、vgam_12、vgam_13、vgam_14)为负极性。此时，输入至数据线的数据电压(vdata)可以根据需要进行极性反转，从而可以防止液晶层中的液晶分子出现老化的现象。

在此情况下，以该灰阶控制器20具有14个基准灰阶电压输出端(g1、g2、g3、g4、g5、g6、g7、g8、g9、g10、g11、g12、g13、g14)为例，该14个基准灰阶电压输出端的启闭组合方式表1所示。

表1

由表1可知，例如当该灰阶控制器20接收到的16位二进制灰阶数据为0002h，该灰阶控制器20的基准灰阶电压输出端g2输出基准灰阶电压vgam_2。或者，当该灰阶控制器20接收到的16位二进制灰阶数据为0003h，该灰阶控制器20的基准灰阶电压输出端g1、g2分别输出基准灰阶电压vgam_1、vgam_2。

其中，由该最大的16位二进制灰阶数据3fffh可知，上述基准灰阶电压输出端的启闭组合具有16³×3种。

需要说明的是，具有上述显示驱动电路的显示装置，其显示区域设置有多条如图1所示的数据线dl。每一条数据线dl均与该源极驱动器30相连接，从而能够接收到该源极驱动器30输出的数据电压(vdata)。此外，上述显示区域内还设置有与数据线dl交叉设置的栅线gl。数据线dl和栅线gl交叉界定出上述亚像素。当一行亚像素被接收到栅极驱动信号的栅线gl选通时，该行亚像素能够通过数据线30接收到该数据线30上的数据电压(vdata)。此时该亚像素被充电，且与该亚像素对应的液晶分子发生偏转，使得该亚像素显示的灰阶值能够与输入至其内部的数据电压(vdata)相匹配。

由上述可知，该灰阶控制器20能够从时序控制器10中接收到一行亚像素的灰阶数据，并根据该灰阶数据控制至少一部分基准灰阶电压输出端(例如g1、g2、g3)输出基准灰阶电压(vgam_1、vgam_2、vgam_3)，从而可以选择性的对部分上述基准灰阶电压输出端进行组合输出，以得到与各个灰阶值相对应的灰阶电压。因此，当具有上述显示驱动电路的显示装置在显示的过程中，该灰阶控制器20的多个基准灰阶电压输出端并不是全部开启，而是根据一帧显示图像中，一行亚像素的灰阶数据，进行选择性的开启。并且同一行亚像素之间的灰阶数据的变化并不大。

这样一来，一方面，可以使得灰阶控制器20向源极驱动器30输入的数据量大大减小，降低对该源极驱动器30运算能力的要求，减小该源极驱动器30处于极限的工作状态的几率，从而达到减小源极驱动器30功耗的目的。另一方面，由于源极驱动器30的功耗可以通过该显示驱动电路的内部控制自行降低，因此无需设置用于对源极驱动器30进行散热的散热片，从而可以避免由于使用散热片而导致制作成本上升的问题。

以下，对上述灰阶控制器20以及源极驱动器30的具体结构进行详细的描述。

具体的，由上述可知，灰阶控制器20接收到的16位二进制灰阶数据中的14位，可以分别控制该灰阶控制器20的14个基准灰阶电压输出端。因此，用于控制该灰阶控制器20的多个基准灰阶电压输出端的数据为并行数据。

在此情况下，为了减小时序控制器10与灰阶控制器20之间的数据接口(i/o)的数量。优选的，如图2所示，时序控制器10通过串行接口50与灰阶控制器20相连接。这样一来，时序控制器10可以通过上述串行接口50向灰阶控制器20输入串行数据，以达到减小时序控制器10与灰阶控制器20之间的数据接口(i/o)数量的目的。

其中，上述串行接口50可以为spi(serialperipheralinterface，串行外设接口)，以使得该时序控制器10与灰阶控制器20之间采用spi串行通讯标准。该spi为标准4线制。

具体的，如图2所示，上述4线制分别为串行时钟线(sck)、主机输入/从机输出数据线(miso)、主机输出/从机输入数据线(most)和低电平有效的从机选择线ss。在此情况下，当低电平有效的从机选择线ss一直置低时，时序控制器10可以通过主机输出/从机输入数据线(most)向灰阶控制器20输入串行的灰阶数据。此时，该灰阶控制器20可以一直处于接收状态。此外，由于本申请中，灰阶控制器20无需向时序控制器10输入数据，因此上述主机输入/从机输出数据线(miso)可以不使用。

在此基础上，由于灰阶控制器20的多个基准灰阶电压输出端的需要通过并行数据分别进行控制。因此，优选的，如图3所示，灰阶控制器20包括串行转并行模块201以及多个灰阶电压生成模块202(ldo)。

其中，串行转并行模块201与串行接口50相连接。该串行转并行模块201用于将串行接口50输入的串行数据转换为多个并行数据(例如16位二进制数据)，并将上述多个并行数据分别输出至该串行转并行模块201的多个使能信号输出端(例如，en1、en2…en14)。

在此基础上，每一个灰阶电压生成模块202，例如ldo1，与该串行转并行模块201的一个使能信号输出端，例如en1，相连接。该灰阶电压生成模块202用于在使能信号输出端，例如en1，的控制下，根据设定的参数生成基准灰阶电压vgam_1。

具体的，输入至每个使能信号输出端的数据为“0”或“1”。此时，当使能信号输出端，例如en1向与该使能信号输出端en1，相连接的灰阶电压生成模块202，例如ldo1，输出“1”时，该灰阶电压生成模块202，例如ldo1可以根据设定的参数生成基准灰阶电压vgam_1，并通过基准灰阶电压输出端g1输出至源极驱动器30。

或者，当使能信号输出端，例如en1向与该使能信号输出端en1，相连接的灰阶电压生成模块202，例如ldo1，输出“0”时，该灰阶电压生成模块202，例如ldo1无信号输出，因此该ldo1不消耗任何电能。在此情况下，相对于所有的灰阶电压生成模块202均输出基准灰阶电压的方案。本申请可以节省该灰阶控制器20的功耗。基于此，由于上述灰阶控制器20通常制作与pcb(printedcircuitboard，印刷电路板)上，因此可以减小该pcb的功耗。此外，如图3所示，每个灰阶电压生成模块202具有独立的基准灰阶电压输出端，因此可以提高每个基准灰阶电压输出端输出的基准灰阶电压的稳定性，避免相互干扰。

需要说明的是，上述各个灰阶电压生成模块202生成的基准灰阶电压vgam的大小，可以采用编程的方式对该灰阶电压生成模块202内部的参数进行设定而获得。

此外，上述各个灰阶电压生成模块202除了连接该串行转并行模块201的一个使能信号输出端以外，还与用于提供工作电流的供电电压端avdd和接地端gnd相连接。

接下来，以图3所示的灰阶控制器20的结构为例，对时序控制器10和灰阶控制器20的工作过程进行详细的举例说明。

例如，当待显示的一帧显示图像为纯灰阶图像时，上述时序控制器10获取到一帧显示图像中一行亚像素的灰阶值均为l127。此时，该时序控制器10通过串行接口50向灰阶控制器20输入串行的灰阶数据0000011000001100(即，十六进制数060ch)。其中，上述灰阶数据0000011000001100与灰阶值l127相匹配。

在此情况下，通过灰阶控制器20中的串行转并行模块201进行传唤后，上述十六位二进制数据中的前14(从右至左)为分别输入至14个灰阶电压生成模块202(ldo1、ldo2……ldo14)。此时，只有ldo3、ldo4、ldo10、ldo11分别从使能信号输出端en3、en4、en10、en11接收到“1”，其余的灰阶电压生成模块202接收到“0”。因此ldo3、ldo4、ldo10、ldo11分别通过基准灰阶电压输出端g3、g4、g10、g11输出基准灰阶电压vgam3、vgam4、vgam10、vgam11，其余的基准灰阶电压输出端悬空，无信号输出。这样一来，源极驱动器30接收到该灰阶控制器20输出的数据量较少，因此可以降低对该源极驱动器30运算能力的要求，达到降低源极驱动器30功耗的目的。

由上述可知，当待显示的一帧显示图像为纯灰阶图像时，源极驱动器30只需要接收4个基准灰阶电压vgam。因此，相对于接收14个基准灰阶电压vgam而言，该源极驱动器30能够降低71.4％左右的功耗。

或者，又例如，当待显示的一帧显示图像为纯色图像时，如纯色r图像，此时时序控制器10获取到一帧显示图像的一行亚像素中，r像素是亮的，例如灰阶值为l127，而g、b像素是黑色的(灰阶值为l0)。此时，该时序控制器10通过串行接口50向灰阶控制器20输入串行的灰阶数据0000011011001100(即，十六进制数06cch)。其中，上述灰阶数据0000011011001100与灰阶值为l127的r像素，以及灰阶值为l0的g、b像素相匹配。

同理，此时只有ldo3、ldo4、ldo7、ldo8、ldo10、ldo11分别从使能信号输出端en3、en4、en7、en8、en10、en11接收到“1”，其余的灰阶电压生成模块202接收到“0”。因此ldo3、ldo4、ldo7、ldo8、ldo10、ldo11分别通过基准灰阶电压输出端g3、g4、g7、g8、g10、g11输出基准灰阶电压vgam3、vgam4、vgam7、vgam8、vgam10、vgam11，其余的基准灰阶电压输出端悬空，无信号输出。

或者，再例如，当待显示的一帧显示图像为全灰阶图像时，上述时序控制器10获取到一帧显示图像中一行亚像素的灰阶值为l0～l255。此时，该时序控制器10通过串行接口50向灰阶控制器20输入串行的灰阶数据0011111111111111(即，十六进制数3fffh)。其中，上述灰阶数据0011111111111111与灰阶值l0～l255相匹配。

同理，此时该灰阶控制器20中的14个灰阶电压生成模块202(ldo1、ldo2……ldo14)均接收到“1”，因此每个灰阶电压生成模块202的基准灰阶电压输出端(g1、g2……g14)分别输出基准灰阶电压(vgam1、vgam2……vgam14)。但是即使对于色彩复杂的显示图像而言，每一帧显示图像中一行亚像素的灰阶值都为l0～l255的概率较低。所以采用本申请提供的方案，能够有效降低源极驱动器30的功耗。

在此基础上，对上述源极驱动器30的具体结构进行说明。

具体的，如图2所示，该源极驱动器30包括多个与多条数据线dl一一对应的驱动通道301(channel)。基于此，如图4所示，每个驱动通道301内设置有数模转换模块3011和运算放大模块3012。

其中，每个数模转换模块3011与灰阶控制器20的多个基准灰阶电压输出端(例如，g1、g2……g14)相连接。该数模转换模块301用于根据基准灰阶电压输出端(例如，g1、g2……g14)输出的基准灰阶电压(例如，vgam1、vgam2……vgam14)生成多个灰阶电压，其中该灰阶电压为模拟电压。

此外，上述运算放大器3012(op)的输入端与数模转换模块3011相连接，此外，该运算放大器3012的输出端output与数据线dl相连接。该运算放大器3012用于对数模转化模块3011输出的模拟电压进行放大，以作为数据电压(vdata)输出至数据线dl。

具体的，上述数模转换模块3011如图4所示，包括多个串联的分压电阻，以及与分压电阻相连接的多个级联的控制开关组，每个控制开关组包括多个并联的控制开关。

其中，每个控制开关与上述时序控制器10相连接。在此情况下，时序控制器10输出的时序信号可以控制上述控制开关的通断。具体的，上述时序控制器10向控制开关输入的时序信号为数字信号(6bit或8bit)，上述数字信号中的各个二进制数“0”或“1”可以分别控制多个控制开关的通或断，以使得导通的控制开关可以将与该控制开关相连接的分压电压输出，从而实现数字信号到模拟信号的转换。

需要说明的是，上述相邻两个基准灰阶电压输出端，例如用于输出基准灰阶电压，vgam1、vgam2的，基准灰阶电压输出端g1和g2之间的分压电阻的数量可以参照gamma曲线进行设置。

例如，当上述时序控制器10向源极驱动器30输入6bit的数字信号时，每一个驱动通道301能够输出64个(2的6次方)灰阶电压。

其中，图5为能够输出正极性基准灰阶电压(例如，vgam1、vgam2……vgam7)的基准灰阶电压输出端(例如，g1、g2……g7)与多个分压电阻的连接关系。图6为能够输出正极性基准灰阶电压(例如，vgam8、vgam9……vgam14)的基准灰阶电压输出端(例如，g8、g9……g14)与多个分压电阻的连接关系。可以看出由于gamma曲线为非线性曲线，因此每相邻两个基准灰阶电压输出端之间的分压电阻的数量分布呈非线性。

具体的，vgam1与vgam2之间具有一个分压电阻r1，从而可以输出一个灰阶电压；而vgam2与vgam3之间具有14个分压电阻，以输出15个灰阶电压。结合图5和图6可知，基准灰阶电压输出端(例如，g1、g2……g7)可以输出64个灰阶电压，从而使得上述每一个驱动通道301能够具备64个灰阶。

同理，当上述时序控制器10向源极驱动器30输入8bit的数字信号，每一个驱动通道301能够输出256个(2的8次方)灰阶电压时，与基准灰阶电压输出端(例如，g1、g2……g7)相连接的分压电阻一共有256个。

在此基础上，以述时序控制器10向源极驱动器30输入6bit的数字信号为例，每一个驱动通道301内设置有七级控制开关组。具体的，第一级控制开关组共有64个并联的控制开关，每个控制开关用于输出一个灰阶电压；第二级控制开关组共有32个并联的控制开关，用于从第一级控制开关组的64个灰阶电压中选取32个灰阶电压；第三级控制开关组共有16个并联的控制开关，用于从第二级控制开关组的32个灰阶电压中选取16个灰阶电压；第四级控制开关组共有8个并联的控制开关，用于从第三级控制开关组的16个灰阶电压中选取8个灰阶电压；第五级控制开关组共有4个并联的控制开关，用于从第四级控制开关组8个灰阶电压中选取4个灰阶电压；第六级控制开关组共有2个并联的控制开关，用于从第五级控制开关组4个灰阶电压中选取2个灰阶电压；第七级控制开关组共有1个并联的控制开关，用于从第六级控制开关组2个灰阶电压中选取1个灰阶电压。最终选出的灰阶电压，以模拟电压的形式作为输入至数据线dl的数据电压(vdata)。

当然，当时序控制器10向源极驱动器30输入8bit的数字信号时，每一个驱动通道301能够输出256个灰阶电压，上述多个级联的控制开关组中的第一级控制开关组共有256个并联的控制开关，每个控制开关用于输出一个灰阶电压，其余级控制开关组的设置方式同上所述，此处不再赘述。

由上述可知，灰阶控制器20的多个基准灰阶电压输出端中，通常只有几个基准灰阶电压输出端输出基准灰阶电压，因此上述数模转换模块3011中，与无信号输出的基准灰阶电压输出端相连接的分压电阻无需执行分压操作，从而无需消耗功耗，达到了降低源极驱动器30功耗的目的。

此外，上述实施例中，是以当待显示的一帧显示图像为纯灰阶图像时，上述时序控制器10获取到一帧显示图像中一行亚像素的灰阶值均为l127为例进行的说明。当时序控制器10获取到一帧显示图像中一行亚像素具有多个的灰阶值时，虽然每个驱动通道301中的数模转换模块3011与灰阶控制器20的多个基准灰阶电压输出端(例如，g1、g2……g14)均相连，但是由上述可知，时序控制器10向源极驱动器30输的数字信号可以控制该源极驱动器30的数模转换模块3011中的部分控制开关的通断状态，因此可以使得与该驱动通道301所对应的数据线dl相匹配的灰阶电压能够以模拟电压的方式输出至该数据线dl。

本发明实施例提供一种显示装置，包括如上所述的任意一种显示驱动电路。该显示装置的显示区内设置有多条数据线dl，该数据线dl与源极驱动器30相连接。其中，该显示装置具有与前述实施例提供的显示驱动电路相同的结构和有益效果，此处不再赘述。

需要说明的是，上述显示装置包括显示面板，该源极驱动器30可以集成于显示面板的非显示区域。而图像处理器40、时序控制器10、灰阶控制器20可以制作于与上述显示面板相连接的pcb板上。

此外，上述显示装置可以为液晶显示器、液晶电视、数码相框、手机或平板电脑等任何具有显示功能的产品或者部件。

本发明实施例提供一种用于驱动如上所述的任意一种显示驱动电路的方法，如图7所示，该方法包括：

s101、如图1所示的时序控制器10将一帧显示图像中亚像素的灰阶数据逐行进行获取，并输出至上述灰阶控制器20。

s102、灰阶控制器20接收一行亚像素的灰阶数据，并根据该灰阶数据控制至少一部分基准灰阶电压输出端(g1、g2、g3……gn)输出基准灰阶电压(vgam_1、vgam_2、vgam_3……vgam_n)。

s103、时序控制器10向源极驱动器30输出时序信号。

s104、源极驱动器30在上述时序信号的控制下，根据接收到的基准灰阶电压(vgam_1、vgam_2、vgam_3……vgam_n)生成多个灰阶电压，并将所述多个灰阶电压作为数据电压(vdata)分别输入至与该源极驱动器30相连接的多条数据线dl。

需要说明的是，上述显示驱动电路的驱动方法的有益效果与该显示驱动电路相同，此处不再赘述。

在此基础上，在时序控制器10通过串行接口50与灰阶控制器20相连接，且该灰阶控制器20如图3所示，包括串行转并行模块201、多个灰阶电压生成模块202的情况下，上述步骤s102包括：

首先，串行转并行模块201将串行接口50输入的串行数据转换为多个并行数据(例如16位二进制数据)，并将上述多个并行数据分别输出至该串行转并行模块201的多个使能信号输出端(例如，en1、en2…en14)。

接下来，该灰阶电压生成模块202在使能信号输出端(例如，en1、en2……en14)的控制下，根据设定的参数生成基准灰阶电压(vgam_1、vgam_2……vgam_14)。

其中，以该灰阶控制器20具有14个基准灰阶电压输出端(g1、g2、g3、g4、g5、g6、g7、g8、g9、g10、g11、g12、g13、g14)为例，该14个基准灰阶电压输出端的启闭组合方式同上所述，此处不再赘述。

由于每一帧显示图像中一行亚像素的灰阶值都为l0～l255的概率较低，所以灰阶控制器20的多个基准灰阶电压输出端(例如，g1、g2、…g14)并不是实时全部输出基准灰阶电压。因此，无输出的基准灰阶电压输出端悬空。这样一来，源极驱动器30接收到该灰阶控制器20输出的数据量较少，因此可以降低对该源极驱动器30运算能力的要求，达到降低源极驱动器30功耗的目的。

在此基础上，在上述源极驱动器30包括多个与多条数据线dl一一对应的驱动通道301，每个驱动通道301内设置有包括如图4所示的数模转换模块3011、运算放大模块3012的情况下，上述步骤s104包括：

首先，数模转换模块3011根据基准灰阶电压输出端输出的基准灰阶电压生成多个灰阶电压。该灰阶电压转为模拟电压。

其中，数模转换模块3011的结构如图4所示时，该数模转换模块3011的工作过程同上所述，此处不再赘述。

然后，运算放大器3012对数模转化模块3011输出的模拟电压进行放大，以作为数据电压(vdata)。

由上述可知，灰阶控制器20的多个基准灰阶电压输出端中，通常只有几个基准灰阶电压输出端输出基准灰阶电压，因此上述数模转换模块3011中，与无信号输出的基准灰阶电压输出端相连接的分压电阻无需执行分压操作，从而无需消耗功耗，达到了降低源极驱动器30功耗的目的。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。