一种移位寄存器及其驱动方法、栅极驱动电路与流程

本发明实施例涉及显示
技术领域：
，具体涉及一种移位寄存器及其驱动方法、栅极驱动电路。
背景技术：
：近年来，平板显示器，如薄膜晶体管液晶显示面板(thinfilmtransistor-liquidcrystaldisplay，tft-lcd)和有源矩阵有机发光二极管显示面板(activematrixorganiclightemittingdiode，amoled)，由于具有重量轻，厚度薄以及低功耗等优点，因而被广泛应用于电视、手机等电子产品中。随着科技的进步，高分辨率、窄边框的显示面板成为发展的趋势，为此出现了阵列基板栅极驱动(gatedriveronarray，goa)技术，goa技术是指将用于驱动栅线的goa电路设置在显示面板中阵列基板的有效显示区域两侧的技术，其中，goa电路中，包括多个移位寄存器。目前的goa电路中，在显示面板关闭阶段，移位寄存器中的负责输出栅极驱动信号的晶体管以及对应的显示区域的晶体管处于高电平状态以实现显示面板的关闭画面，经本申请发明人研究发现，现有的goa电路若要频繁地对显示面板进行开/关操作，移位寄存器中负责输出栅极驱动信号的晶体管以及对应的显示区域的晶体管将长期处于高电平状态，就会导致显示面板的显示异常的问题，降低了显示面板的工作稳定性和使用寿命。技术实现要素：为了解决上述技术问题，本发明实施例提供了一种移位寄存器及其驱动方法、栅极驱动电路，以解决显示面板关闭阶段，晶体管长时间处于高电平偏压状态所导致的显示面板显示异常。为了达到本发明实施例目的，本发明实施例提供了一种移位寄存器，设置在显示面板中，包括：输入单元、输出单元、下拉单元、第一复位单元和第二复位单元；所述输入单元，与信号输入端和第一节点连接，用于在信号输入端的控制下，向第一节点提供信号输入端的信号；所述输出单元，与时钟信号端、第一节点和信号输出端连接，用于在第一节点的控制下，向信号输出端提供时钟信号端的信号；所述下拉单元，与第一节点、第一电源端、第二电源端和信号输出端连接，用于在第一电源端的控制下，向第一节点和信号输出端提供第二电源端的信号；所述第一复位单元，与第一复位端、第二电源端、第一节点和信号输出端连接，用于在第一复位端的控制下，向第一节点和信号输出端提供第二电源端的信号；所述第二复位单元，与第二复位端、第三电源端、第一节点和信号输出端连接，用于在显示面板开启阶段和关闭阶段，在第二复位端的控制下，向第一节点和信号输出端提供第三电源端的信号。进一步地，所述输入单元包括：第一晶体管；所述第一晶体管的栅极和第一极与信号输入端连接，第二极与第一节点连接；所述输出单元包括：第二晶体管和电容；所述第二晶体管的栅极与第一节点连接，第一极与时钟信号端连接，第二极与信号输出端连接；所述电容的一端与第一节点连接，另一端与信号输出端连接。进一步地，所述第一复位单元包括：第三晶体管和第四晶体管；所述第三晶体管的栅极与第一复位端连接，第一极与第一节点连接，第二极与第二电源端连接；所述第四晶体管的栅极与第一复位端连接，第一极与信号输出端连接，第二极与第二电源端连接。进一步地，所述第二复位单元包括：第五晶体管和第六晶体管；所述第五晶体管的栅极与第二复位端连接，第一极与第一节点连接，第二极与第三电源端连接；所述第六晶体管的栅极与第二复位端连接，第一极与信号输出端连接，第二极与第三电源端连接。进一步地，所述下拉单元包括：第七晶体管、第八晶体管、第九晶体管和第十晶体管；所述第七晶体管的栅极与第一极和第一电源端连接，第二极与第二节点连接；所述第八晶体管的栅极与第一节点连接，第一极与第二节点连接，第二极与第二电源端连接；所述第九晶体管的栅极与第二节点连接，第一极与第一节点连接，第二极与第二电源端连接；所述第十晶体管的栅极与第二节点连接，第一极与信号输出端连接，第二极与第二电源端连接。进一步地，所述下拉单元包括：第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管和第十二晶体管；所述第七晶体管的栅极和第一极与第一电源端连接，第二极与第三节点连接；所述第八晶体管的栅极与第三节点连接，第一极与第一电源端连接，第二极与第二节点连接；所述第九晶体管的栅极与第一节点连接，第一极与第三节点连接，第二极与第二电源端连接；所述第十晶体管的栅极与第一节点连接，第一极与第二节点连接，第二极与第二电源端连接；所述第十一晶体管的栅极与第二节点连接，第一极与第一节点连接，第二极与第二电源端连接；所述第十二晶体管的栅极与第二节点连接，第一极与信号输出端连接，第二极与第二电源端连接。进一步地，所述第二电源端的信号的电位小于所述第三电源端的信号的电位。另外，本发明实施例还提供一种栅极驱动电路，包括：级联的多个移位寄存器；每一级移位寄存器的第二复位端与复位端连接；第一级移位寄存器的信号输入端与初始信号输入端连接；第n级移位寄存器的信号输入端与第n-1级移位寄存器的信号输出端连接；第n级移位寄存器的信号输出端与第n-1级移位寄存器的第一复位端连接；其中，所述n是大于等于2的正整数。进一步地，第奇数级移位寄存器的时钟信号端与第一时钟信号端连接，第偶数级移位寄存器的时钟信号端与第二时钟信号端连接；其中，所述第一时钟信号端的信号和第二时钟信号端的信号互为反相信号。另外，本发明实施例还提供一种移位寄存器的驱动方法，包括：在显示面板开启阶段，在第二复位端的控制下，第二复位单元向第一节点和信号输出端提供第三电源端的信号；在信号输入端的控制下，输入单元向第一节点提供信号输入端的信号；在第一节点的控制下，输出单元向信号输出端提供时钟信号端的信号；在第一复位端的控制下，第一复位单元向第一节点和信号输出端提供第二电源端的信号；在第一电源端的控制下，下拉单元向第一节点和信号输出端提供第二电源端的信号；在显示面板关闭阶段，在第二复位端的控制下，第二复位单元向第一节点和信号输出端提供第三电源端的信号。本发明实施例提供的移位寄存器及其驱动方法、栅极驱动电路，其中，移位寄存器包括：用于在信号输入端的控制下，向第一节点提供信号输入端的信号的输入单元、用于在第一节点的控制下，向信号输出端提供时钟信号端的信号的输出单元、用于在第一电源端的控制下，向第一节点和信号输出端提供第二电源端的信号的下拉单元、用于在第一复位端的控制下，向第一节点和信号输出端提供第二电源端的信号的第一复位单元和用于在显示面板开启阶段和关闭阶段，在第二复位端的控制下，向第一节点和信号输出端提供第三电源端的信号的第二复位单元，本发明提供的移位寄存器通过第二复位单元在显示面板关闭阶段对第一节点和信号输出端进行复位操作，有效地降低了显示面板从一次开/关到另一次开/关之间的输出单元中的晶体管高电平偏压时间以及显示区域中晶体管的栅极高电平偏压时间，保证了显示面板的正常显示，提高了显示面板的使用寿命和工作稳定性。当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。本发明的其它特征和优点将在随后的说明书实施例中阐述，并且，部分地从说明书实施例中变得显而易见，或者通过实施本发明而了解。本发明实施例的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。附图说明附图用来提供对本发明实施例技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明实施例的技术方案，并不构成对本发明实施例技术方案的限制。图1为现有移位寄存器的结构示意图；图2为现有移位寄存器的工作时序图；图3为本发明实施例提供的移位寄存器的结构示意图；图4为本发明实施例提供的移位寄存器的一个等效电路图；图5为本发明实施例提供的移位寄存器的工作时序图；图6为本发明实施例提供的移位寄存器的另一等效电路图；图7为本发明实施例提供的移位寄存器的驱动方法的流程图；图8为本发明实施例提供的栅极驱动电路的结构示意图；图9为本发明实施例提供的栅极驱动电路的工作时序图。附图标记说明：input-信号输入端；reset、rst-复位端；rst1-第一复位端；rst2-第二复位端；clk-时钟信号端；clk1-第一时钟信号端；clk2-第二时钟信号端；vdd-第一电源端；vss1-第二电源端；vss2-第三电源端；output-信号输出端；c、c0-电容；pu-第一节点；pd-第二节点；pd_cn-第三节点；stv-初始信号输入端。具体实施方式为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。图1是现有移位寄存器的结构示意图，如图1所示，移位寄存器包括：输入单元、输出单元、复位单元、下拉单元、信号输入端input、复位端reset、第一电源端vdd、第二电源端vss1、时钟信号端clk和信号输出端output，其中，输入单元连接信号输入端input和第一节点pu；输出单元包括晶体管t0和电容c0，连接第一节点pu、时钟信号端clk和信号输出端output；复位单元连接复位端reset、第一节点pu、第二电源端vss1和信号输出端output；下拉单元连接第一节点pu、第一电源端vdd、第二电源端vss1和信号输出端output。图2为现有移位寄存器的工作时序图，如图2所示，在该时序图中给出了1帧时间内，以及在显示面板关闭阶段的操作时序图。在s1阶段，信号输入端input为高电平，第一节点pu为高电平，对输出单元中的电容c0进行充电；在s2阶段，时钟信号端clk的信号为高电平，在输出单元中的电容c0的自举作用下，第一节点pu的电位进一步升高，输出单元中的晶体管t0开启，信号输出端output输出时钟信号端clk的信号；在s3阶段，复位端reset为高电平，将第一节点pu和信号输出端output的电位拉低至第二电源端vss1的低电平。以后的n帧时序类似前面的第一帧进行工作。在显示面板关闭阶段，将此时间段定义为txon，信号输入端input、时钟信号端clk、复位端reset和第二电源端vss1的输入信号均为高电平，此时，移位寄存器的信号输出端output输出的信号为高电平，因此，goa电路的每行输出均为高电平，故此时每个像素都是开启的，可以将像素写入预设电压，将画面显示为全黑色或全白，实现显示面板的关闭画面。然而，经本申请发明人研究发现，现有的goa电路有以下的不足，在显示面板关闭阶段，goa电路内的所有第一节点pu均是高电平，导致每个移位寄存器中输出单元中的晶体管t0长时间处于高电平偏压状态以及对应的显示区域的晶体管均处于高电平偏压状态，这样若要频繁地对显示面板进行开/关操作，移位寄存器中输出单元中的晶体管以及对应的显示区域的晶体管将长期处于高电平状态，就会导致显示面板的显示异常，降低了显示面板的工作稳定性和使用寿命。为此，本发明实施例提供了一种移位寄存器。本领域技术人员可以理解，本申请所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。优选地，本发明实施例中使用的薄膜晶体管可以是氧化物半导体晶体管。由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极可以互换。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中一个电极称为第一极，另一电极称为第二极，第一极可以为源极或者漏极，第二极可以为漏极或源极。实施例一图3为本发明实施例提供的移位寄存器的结构示意图。如图3所示，本发明实施例提供的移位寄存器，设置在显示面板中，包括：输入单元、输出单元、下拉单元、第一复位单元和第二复位单元。具体的，输入单元，与信号输入端input和第一节点pu连接，用于在信号输入端input的控制下，向第一节点pu提供信号输入端input的信号。输出单元，与时钟信号端clk、第一节点pu和信号输出端output连接，用于在第一节点pu的控制下，向信号输出端output提供时钟信号端clk的信号。下拉单元，与第一节点pu、第一电源端vdd、第二电源端vss1和信号输出端output连接，用于在第一电源端vdd的控制下，向第一节点pu和信号输出端output提供第二电源端vss1的信号。第一复位单元，与第一复位端rst1、第二电源端vss1、第一节点pu和信号输出端output连接，用于在第一复位端rst1的控制下，向第一节点pu和信号输出端output提供第二电源端vss1的信号。第二复位单元，与第二复位端rst2、第三电源端vss2、第一节点pu和信号输出端output连接，用于在显示面板开启阶段和关闭阶段，在第二复位端rst2的控制下，向第一节点pu和信号输出端output提供第三电源端vss2的信号。需要了解的是，第一电源端vdd持续提供高电平信号，第二电源端vss1和第三电源端vss2持续提供低电平信号，其中，第二电源端vss1提供的低电平信号的电位主要是将晶体管进行关断的电位，例如：-8v，第三电源端vss2提供的低电平信号的电位主要是将晶体管的栅极电压进行复位的电位，例如0v，也就是说，第二电源端vss1的信号的电位小于第三电源端vss2的信号的电位。信号输入端input的输入信号为脉冲信号，只在输入阶段为高电平，信号输出端output的输出信号为脉冲信号，只在输出阶段为高电平，第一复位端rst1的输入信号为脉冲信号，只在复位阶段为高电平，第二复位端rst2的输入信号为脉冲信号，只在显示面板的开启阶段和关闭阶段为高电平。具体的，第二复位单元在显示面板开启阶段向第一节点pu和信号输出端output提供第三电源端vss2的信号能够防止在某些特殊情况下，移位寄存器中的第一节点pu一直为高电平导致的显示面板显示异常。本发明实施例提供的移位寄存器包括：用于在信号输入端的控制下，向第一节点提供信号输入端的信号的输入单元、用于在第一节点的控制下，向信号输出端提供时钟信号端的信号的输出单元、用于在第一电源端的控制下，向第一节点和信号输出端提供第二电源端的信号的下拉单元、用于在第一复位端的控制下，向第一节点和信号输出端提供第二电源端的信号的第一复位单元和用于在显示面板开启阶段和关闭阶段，在第二复位端的控制下，向第一节点和信号输出端提供第三电源端的信号的第二复位单元，本发明提供的移位寄存器通过第二复位单元在显示面板关闭阶段对第一节点和信号输出端进行复位操作，有效地降低了显示面板从一次开/关到另一次开/关之间的输出单元中的晶体管高电平偏压时间以及显示区域中晶体管的栅极高电平偏压时间，保证了显示面板的正常显示，提高了显示面板的使用寿命和工作稳定性。图4为本发明实施例提供的移位寄存器的一个等效电路图，图4中具体示出了输入单元、输出单元、下拉单元、第一复位单元和第二复位单元的示例性结构。本领域技术人员容易理解是，以上各单元的实现方式不限于此，只要能够实现其各自的功能即可。输入单元包括：第一晶体管t1；第一晶体管t1的栅极和第一极与信号输入端input连接，第二极与第一节点pu连接。输出单元包括：第二晶体管t2和电容c；第二晶体管t2的栅极与第一节点pu连接，第一极与时钟信号端clk连接，第二极与信号输出端output连接；电容c的一端与第一节点pu连接，另一端与信号输出端output连接。第一复位单元包括：第三晶体管t3和第四晶体管t4；第三晶体管t3的栅极与第一复位端rst1连接，第一极与第一节点pu连接，第二极与第二电源端vss1连接；第四晶体管t4的栅极与第一复位端rst1连接，第一极与信号输出端output连接，第二极与第二电源端vss1连接。第二复位单元包括：第五晶体管t5和第六晶体管t6；第五晶体管t5的栅极与第二复位端rst2连接，第一极与第一节点pu连接，第二极与第三电源端vss2连接；第六晶体管t6的栅极与第二复位端rst2连接，第一极与信号输出端output连接，第二极与第三电源端vss2连接。下拉单元包括：第七晶体管t7、第八晶体管t8、第九晶体管t9和第十晶体管t10；第七晶体管t7的栅极与第一极和第一电源端vdd连接，第二极与第二节点pd连接；第八晶体管t8的栅极与第一节点pu连接，第一极与第二节点pd连接，第二极与第二电源端vss1连接；第九晶体管t9的栅极与第二节点pd连接，第一极与第一节点pu连接，第二极与第二电源端vss1连接；第十晶体管t10的栅极与第二节点pd连接，第一极与信号输出端output连接，第二极与第二电源端vss1连接。在本实施例中，晶体管t1～t10均可以为n型薄膜晶体管或p型薄膜晶体管，可以统一工艺流程，能够减少工艺制程，有助于提高产品的良率。此外，考虑到低温多晶硅薄膜晶体管的漏电流较小，因此，本发明实施例优选所有晶体管为低温多晶硅薄膜晶体管，薄膜晶体管具体可以选择底栅结构的薄膜晶体管或者顶栅结构的薄膜晶体管，只要能够实现开/关功能即可。需要说明的是，电容c可以是由像素电极与公共电极构成的液晶电容，也可以是由像素电极与公共电极构成的液晶电容以及存储电容构成的等效电容，本发明对此不作限定。下面通过移位寄存器的工作过程进一步说明本发明实施例的技术方案。图5为本发明实施例提供的移位寄存器的工作时序图，如图4和图5所示，本发明实施例提供的移位寄存器包括10个晶体管单元(t1～t10)、1个电容单元(c)、4个输入端(input、rst1、rst2和clk)、1个输出端(output)和3个电源端(vdd、vss1和vss2)，其工作过程包括：在显示面板开启阶段s0，第二复位端rst2的输入信号为高电平，第五晶体管t5和第六晶体管t6开启，将第一节点pu和信号输出端output的电位拉低至第三电源端vss2的低电平。本阶段中，输入端中的第二复位端rst2的输入信号为高电平，信号输入端input、第一复位端rst1和时钟信号端clk的输入信号为低电平，信号输出端output的输出信号为低电平，第一电源端vdd为高电平，第二电源端vss1和第三电源端vss2为低电平。第一阶段s1，即输入阶段，信号输入端input的输入信号为高电平，第一晶体管t1开启，将第一节点pu的电位拉高，对电容c进行充电。由于第一节点pu的电位拉高，第八晶体管t8开启，将第二节点pd的电位拉低至第二电源端vss1的低电平。本阶段中，输入端中的信号输入端input的输入信号为高电平，第一复位端rst1、第二复位端rst2和时钟信号端clk的输入信号均为低电平，信号输出端out的输出信号为低电平，第一电源端vdd为高电平，第二电源端vss1和第三电源端vss2为低电平。由于第二节点pd的电位为低电平，因此，第九晶体管t9和第十晶体管t10始终关断，并不拉低第一节点pu的电位。第二阶段s2，即输出阶段，信号输入端input的输入信号为低电平，第一晶体管t1关断，第一节点pu继续保持高电平，第二节点pd继续保持低电平。时钟信号端clk的输入信号变为高电平，由于电容c的自举效应，第一节点pu的电位继续被拉高，第一节点pu的高电平使第二晶体管t2开启，信号输出端output输出时钟信号端clk的信号，即栅极驱动信号，另外，第一节点pu电位的升高，提高了第二晶体管t2的充电能力，保证了像素充电。本阶段中，输入端中的时钟信号端clk的输入信号为高电平，信号输入端input、第一复位端rst1和第二复位端rst2的输入信号均为低电平，信号输出端out的输出信号为高电平，第一电源端vdd为高电平，第二电源端vss1和第三电源端vss2为低电平。由于第一节点pu仍处于高电平，第八晶体管t8保持开启，因此，第二节点pd仍处于低电平。第三阶段s3，即复位阶段，第一复位端rst1的输入信号为高电平，第三晶体管t3和第四晶体管t4开启，第三晶体管t3开启对第一节点pu放电，将第一节点pu的电位拉低至第二电源端vss1的低电平，同时使第二晶体管t2关断，降低信号输出端output的噪声，还使第八晶体管t8关断；第四晶体管t4开启对信号输出端output放电，将信号输出端output的电位拉低至第二电源端vss1的低电平，由于第八晶体管t8关断，第一电源端vdd为高电平，此时，第一电源端vdd将第二节点pd的电位拉高，第九晶体管t9和第十晶体管t10开启，进一步拉低第一节点pu和信号输出端output的电位。本阶段中，输入端中的第一复位端rst1的输入信号为高电平，时钟信号端clk、信号输入端input和第二复位端rst2的输入信号为低高电平，信号输出端output的输出信号为低电平，第一电源端vdd为高电平，第二电源端vss1和第三电源端vss2为低电平。本实施例中，第一复位端rst1与下一级移位寄存器的信号输出端output连接，第一复位端rst1的高电平信号是下一级移位寄存器的信号输出端output输出的高电平。第四阶段s4，时钟信号端clk的输入信号为高电平，由于此时第二晶体管t2为关断状态，因此时钟信号端clk的高电平无法输出到信号输出端output，信号输出端output保持上阶段的低电平输出，第二节点pd持续为高电平，第九晶体管t9开启，将第一节点pu的电位持续拉低至第二电源端vss1，以避免噪声，第十晶体管t10开启，将信号输出端output的电位持续拉低至第二电源端vss1，以避免噪声。本阶段中，输入端中的时钟信号端clk的输入信号为高电平，信号输入端input、第一复位端rst1和第二复位端rst2的输入信号均为低电平，信号输出端output为低电平，第一电源端vdd为高电平，第二电源端vss1和第三电源端vss2为低电平。在显示面板关闭阶段，其中，显示面板关闭阶段分为两个阶段，第一关闭阶段txon1和第二关闭阶段txon2。在第一关闭阶段txon1中，信号输入端input、时钟信号端clk、第一复位端rst1、第二电源端vss1和第三电源端vss2为高电平，第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第七晶体管t7、第八晶体管t8、第九晶体管t9和第十晶体管t10均开启，信号输出端output的输出信号为高电平。本阶段中，输入端中的信号输入端input、时钟信号端clk、第一复位端rst1的输入信号为高电平，第二复位端rst2的输入信号为低电平，信号输出端output的输出信号为高电平，第一电源端vdd、第二电源端vss1和第三电源端vss2为高电平。在第二关闭阶段txon2中，信号输入端input、时钟信号端clk、第一复位端rst1、第二电源端vss1和第三电源端vss2为低电平，第二复位端rst2的输入信号为高电平，第五晶体管t5和第六晶体管t6开启，将第一节点pu和信号输出端output的电位拉低至第三电源端vss2的低电平。本阶段中，输入端中的信号输入端input、时钟信号端clk、第一复位端rst1的输入信号为低电平，第二复位端rst2的输入信号为高电平，信号输出端output的输出信号为低电平，第一电源端vdd为高电平、第二电源端vss1和第三电源端vss2为低电平。本发明实施例通过第二复位端在显示面板关闭阶段将第一节点和信号输出端的电位拉低，有效地降低了显示面板从一次开/关到另一次开/关之间的输出单元中的晶体管高电平偏压时间以及显示区域中晶体管的栅极高电平偏压时间，保证了显示面板的正常显示，提高了显示面板的使用寿命和工作稳定性。实施例二基于上述实施例的发明构思，本发明实施例提供的移位寄存器，设置在显示面板中，包括：输入单元、输出单元、下拉单元、第一复位单元和第二复位单元。具体的，输入单元，与信号输入端input和第一节点pu连接，用于在信号输入端input的控制下，向第一节点pu提供信号输入端input的信号。输出单元，与时钟信号端clk、第一节点pu和信号输出端output连接，用于在第一节点pu的控制下，向信号输出端output提供时钟信号端clk的信号。下拉单元，与第一节点pu、第一电源端vdd、第二电源端vss1和信号输出端output连接，用于在第一电源端vdd的控制下，向第一节点pu和信号输出端output提供第二电源端vss1的信号。第一复位单元，与第一复位端rst1、第二电源端vss1、第一节点pu和信号输出端output连接，用于在第一复位端rst1的控制下，向第一节点pu和信号输出端output提供第二电源端vss1的信号。第二复位单元，与第二复位端rst2、第三电源端vss2、第一节点pu和信号输出端output连接，用于在显示面板开启阶段和关闭阶段，在第二复位端rst2的控制下，向第一节点pu和信号输出端output提供第三电源端vss2的信号。需要了解的是，第一电源端vdd持续提供高电平信号，第二电源端vss1和第三电源端vss2持续提供低电平信号，其中，第二电源端vss1提供的低电平信号的电位主要是将晶体管进行关断的电位，例如：-8v，第三电源端vss2提供的低电平信号的电位主要是将晶体管的栅极电压进行复位的电位，例如0v，也就是说，第二电源端vss1的信号的电位小于第三电源端vss2的信号的电位。具体的，第二复位单元在显示面板开启阶段向第一节点pu和信号输出端output提供第三电源端vss2的信号能够防止在某些特殊情况下，移位寄存器中的第一节点一直为高电平导致的显示异常。本发明实施例提供的移位寄存器包括：用于在信号输入端的控制下，向第一节点提供信号输入端的信号的输入单元、用于在第一节点的控制下，向信号输出端提供时钟信号端的信号的输出单元、用于在第一电源端的控制下，向第一节点和信号输出端提供第二电源端的信号的下拉单元、用于在第一复位端的控制下，向第一节点和信号输出端提供第二电源端的信号的第一复位单元和用于在显示面板开启阶段和关闭阶段，在第二复位端的控制下，向第一节点和信号输出端提供第三电源端的信号的第二复位单元，本发明提供的移位寄存器通过第二复位单元在显示面板关闭阶段对第一节点和信号输出端进行复位操作，有效地降低了显示面板从一次开/关到另一次开/关之间的输出单元中的晶体管高电平偏压时间以及显示区域中晶体管的栅极高电平偏压时间，保证了显示面板的正常显示，提高了显示面板的使用寿命和工作稳定性。图6为本发明实施例提供的移位寄存器的另一等效电路图，图6中具体示出了输入单元、输出单元、下拉单元、第一复位单元和第二复位单元的示例性结构。本领域技术人员容易理解是，以上各单元的实现方式不限于此，只要能够实现其各自的功能即可。输入单元包括：第一晶体管t1；第一晶体管t1的栅极和第一极与信号输入端input连接，第二极与第一节点pu连接。输出单元包括：第二晶体管t2和电容c；第二晶体管t2的栅极与第一节点pu连接，第一极与时钟信号端clk连接，第二极与信号输出端output连接；电容c的一端与第一节点pu连接，另一端与信号输出端output连接。第一复位单元包括：第三晶体管t3和第四晶体管t4；第三晶体管t3的栅极与第一复位端rst1连接，第一极与第一节点pu连接，第二极与第二电源端vss1连接；第四晶体管t4的栅极与第一复位端rst1连接，第一极与信号输出端output连接，第二极与第二电源端vss1连接。第二复位单元包括：第五晶体管t5和第六晶体管t6；第五晶体管t5的栅极与第二复位端rst2连接，第一极与第一节点pu连接，第二极与第三电源端vss2连接；第六晶体管t6的栅极与第二复位端rst2连接，第一极与信号输出端output连接，第二极与第三电源端vss2连接。下拉单元包括：第七晶体管t7、第八晶体管t8、第九晶体管t9、第十晶体管t10、第十一晶体管t11和第十二晶体管t12；第七晶体管t7的栅极和第一极与第一电源端vdd连接，第二极与第三节点pd_cn连接；第八晶体管t8的栅极与第三节点pd_cn连接，第一极与第一电源端vdd连接，第二极与第二节点pd连接；第九晶体管t9的栅极与第一节点pu连接，第一极与第三节点pd_cn连接，第二极与第二电源端vss1连接；第十晶体管t10的栅极与第一节点pu连接，第一极与第二节点pd连接，第二极与第二电源端vss1连接；第十一晶体管t11的栅极与第二节点pd连接，第一极与第一节点pu连接，第二极与第二电源端vss1连接；第十二晶体管t12的栅极与第二节点pd连接，第一极与信号输出端output连接，第二极与第二电源端vss1连接。在本实施例中，晶体管t1～t12均可以为n型薄膜晶体管或p型薄膜晶体管，可以统一工艺流程，能够减少工艺制程，有助于提高产品的良率。此外，考虑到低温多晶硅薄膜晶体管的漏电流较小，因此，本发明实施例优选所有晶体管为低温多晶硅薄膜晶体管，薄膜晶体管具体可以选择底栅结构的薄膜晶体管或者顶栅结构的薄膜晶体管，只要能够实现开/关功能即可。需要说明的是，电容c可以是由像素电极与公共电极构成的液晶电容，也可以是由像素电极与公共电极构成的液晶电容以及存储电容构成的等效电容，本发明对此不作限定。下面通过移位寄存器的工作过程进一步说明本发明实施例的技术方案。如图5和图6所示，本发明实施例提供的移位寄存器包括12个晶体管单元(t1～t12)、1个电容单元(c)、4个输入端(input、rst1、rst2和clk)、1个输出端(output)和3个电源端(vdd、vss1和vss2)，其工作过程包括：在显示面板开启阶段s0，第二复位端rst2的输入信号为高电平，第五晶体管t5和第六晶体管t6开启，将第一节点pu和信号输出端output的电位拉低至第三电源端vss2的低电平。本阶段中，输入端中的第二复位端rst2的输入信号为高电平，信号输入端input、第一复位端rst1和时钟信号端clk的输入信号为低电平，信号输出端output的输出信号为低电平，第一电源端vdd为高电平，第二电源端vss1和第三电源端vss2为低电平。第一阶段s1，即输入阶段，信号输入端input的输入信号为高电平，第一晶体管t1开启，将第一节点pu的电位拉高，对电容c进行充电。由于第一节点pu的电位拉高，第九晶体管t9和第十晶体管t10保持开启，将第二节点pd的电位拉低至第二电源端vss1的低电平。本阶段中，输入端中的信号输入端input的输入信号为高电平，第一复位端rst1、第二复位端rst2和时钟信号端clk的输入信号均为低电平，信号输出端out的输出信号为低电平，第一电源端vdd为高电平，第二电源端vss1和第三电源端vss2为低电平。由于第二节点pd的电位为低电平，因此，第十一晶体管t11和第十二晶体管t12始终关断，并不拉低第一节点pu的电位。第二阶段s2，即输出阶段，信号输入端input的输入信号为低电平，第一晶体管t1关断，第一节点pu继续保持高电平，第二节点pd继续保持低电平。时钟信号端clk的输入信号变为高电平，由于电容c的自举效应，第一节点pu的电位继续被拉高，第一节点pu的高电平使第二晶体管t2开启，信号输出端output输出时钟信号端clk的信号，即栅极驱动信号，另外，第一节点pu电位的升高，提高了第二晶体管t2的充电能力，保证了像素充电。本阶段中，输入端中的时钟信号端clk的输入信号为高电平，信号输入端input、第一复位端rst1和第二复位端rst2的输入信号为低电平，信号输出端out的输出信号为高电平，第一电源端vdd为高电平，第二电源端vss1和第三电源端vss2为低电平。由于第一节点pu仍处于高电平，第九晶体管t9和第十晶体管t10保持开启，因此，第二节点pd仍处于低电平。第三阶段s3，即复位阶段，第一复位端rst1的输入信号为高电平，第三晶体管t3和第四晶体管t4开启，第三晶体管t3开启对第一节点pu放电，将第一节点pu的电位拉低至第二电源端vss1的低电平，同时使第二晶体管t2关断，降低信号输出端output的噪声，还使第九晶体管t9和第十晶体管t10关断；第四晶体管t4开启对信号输出端output放电，将信号输出端output的电位拉低至第二电源端vss1的低电平，由于第九晶体管t9和第十晶体管t10关断，第一电源端vdd为高电平，第七晶体管t7和第八晶体管t8开启，此时，第二节点pd的电位拉高，第十一晶体管t11和第十二晶体管t12开启，进一步拉低第一节点pu和信号输出端output的电位。本阶段中，输入端中的第一复位端rst1的输入信号为高电平，时钟信号端clk、信号输入端input、第二复位端rst2的输入信号为低高电平，信号输出端output的输出信号为低电平，第一电源端vdd为高电平，第二电源端vss1和第三电源端vss2为低电平。本实施例中，第一复位端rst1与下一级移位寄存器的信号输出端output连接，第一复位端rst1的高电平信号是下一级移位寄存器的信号输出端output输出的高电平。第四阶段s4，时钟信号端clk的输入信号为高电平，由于此时第二晶体管t2为关断状态，因此时钟信号端clk的高电平无法输出到信号输出端output，信号输出端output保持上阶段的低电平输出，第二节点pd持续为高电平，第十一晶体管t11保持开启，将第一节点pu的电位持续拉低至第二电源端vss1，以避免噪声，第十二晶体管t12开启，将信号输出端output的电位持续拉低至第二电源端vss1，以避免噪声。本阶段中，输入端中的时钟信号端clk的输入信号为高电平，信号输入端input、第一复位端rst1、第二复位端rst2的输入信号均为低电平，信号输出端output为低电平，第一电源端vdd为高电平，第二电源端vss1和第三电源端vss2为低电平。在显示面板关闭阶段，其中，显示面板关闭阶段分为两个阶段，第一关闭阶段txon1和第二关闭阶段txon2。在第一关闭阶段txon1中，信号输入端input、时钟信号端clk、第一复位端rst1、第二电源端vss1和第三电源端vss2为高电平，第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第七晶体管t7、第八晶体管t8、第九晶体管t9、第十晶体管t10、第十一晶体管t11和第十二晶体管t12开启，信号输出端output的输出信号为高电平。本阶段中，输入端中的信号输入端input、时钟信号端clk、第一复位端rst1的输入信号为高电平，第二复位端rst2的输入信号为低电平，信号输出端output的输出信号为高电平，第一电源端vdd、第二电源端vss1和第三电源端vss2为高电平。在第二关闭阶段txon2中，信号输入端input、时钟信号端clk、第一复位端rst1、第二电源端vss1和第三电源端vss2为低电平，第二复位端rst2的输入信号为高电平，第五晶体管t5和第六晶体管t6开启，将第一节点pu和信号输出端output的电位拉低至第三电源端vss2的低电平。本阶段中，输入端中的信号输入端input、时钟信号端clk、第一复位端rst1的输入信号为低电平，第二复位端rst2的输入信号为高电平，信号输出端output的输出信号为低电平，第一电源端vdd为高电平、第二电源端vss1和第三电源端vss2为低电平。本发明实施例通过第二复位端在显示面板关闭阶段将第一节点和信号输出端的电位拉低，有效地降低了显示面板从一次开/关到另一次开/关之间的输出单元中的晶体管高电平偏压时间以及显示区域中晶体管的栅极高电平偏压时间，保证了显示面板的正常显示，提高了显示面板的使用寿命和工作稳定性。实施例三基于上述实施例的发明构思，图7为本发明实施例提供的移位寄存器的驱动方法的流程图，其中，移位寄存器包括：信号输入端input、第一复位端rst1、第二复位端rst2、时钟信号端clk、第一电源端vdd、第二电源端vss1、第三电源端vss2和信号输出端output、输入单元、输出单元、下拉单元、第一复位单元和第二复位单元，如图7所示，本发明实施例提供的移位寄存器的驱动方法，应用于实施例一和实施例二提供的移位寄存器中，具体包括以下步骤：步骤100、在显示面板开启阶段，在第二复位端的控制下，第二复位单元向第一节点和信号输出端提供第三电源端的信号。其中，第二复位端的输入信号为脉冲信号，在步骤100中，第二复位端的输入信号为高电平，第二复位单元拉低了第一节点和信号输出端的电位。具体的，第二复位单元在显示面板开启阶段拉低第一节点和信号输出端output的电位能够防止在某些特殊情况下，移位寄存器中的第一节点一直为高电平导致的显示异常。步骤200、在信号输入端的控制下，输入单元向第一节点提供信号输入端的信号。其中，信号输入端的输入信号为脉冲信号，在步骤200中，信号输入端的输入信号为高电平，输入单元拉高了第一节点的电位。步骤300、在第一节点的控制下，输出单元向信号输出端提供时钟信号端的信号。其中，第一节点在电容的自举作用下，第一节点的电位进一步升高，时钟信号端的输入信号为高电平，信号输出端的输出信号为高电平。步骤400、在第一复位端的控制下，第一复位单元向第一节点和信号输出端提供第二电源端的信号。其中，复位端的输入信号为脉冲信号，在步骤400中，第一复位端的输入信号为高电平，第一复位单元将第一节点和信号输出端的电位拉低至第二电源端的低电平。步骤500、在第一电源端的控制下，下拉单元向第一节点和信号输出端提供第二电源端的信号。其中，第一电源端持续提供高电平，下拉单元将第一节点和信号输出端的电位拉低至第二电源端的低电平。步骤600、在显示面板关闭阶段，在第二复位端的控制下，第二复位单元向第一节点和信号输出端提供第三电源端的信号。其中，第二复位端的输入信号为脉冲信号，在步骤600中，第二复位端的输入信号为高电平，第二复位单元将第一节点和信号输出端的电位拉低至第三电源端的低电平。本发明实施例提供的移位寄存器的驱动方法包括：在显示面板开启阶段，在第二复位端的控制下，第二复位单元向第一节点和信号输出端提供第三电源端的信号；在信号输入端的控制下，输入单元向第一节点提供信号输入端的信号；在第一节点的控制下，输出单元向信号输出端提供时钟信号端的信号；在第一复位端的控制下，第一复位单元向第一节点和信号输出端提供第二电源端的信号；在第一电源端的控制下，下拉单元向第一节点和信号输出端提供第二电源端的信号；在显示面板关闭阶段，在第二复位端的控制下，第二复位单元向第一节点和信号输出端提供第三电源端的信号，本发明提供的移位寄存器通过第二复位单元在显示面板关闭阶段对第一节点和信号输出端进行复位操作，有效地降低了显示面板从一次开/关到另一次开/关之间的输出单元中的晶体管高电平偏压时间以及显示区域中晶体管的栅极高电平偏压时间，保证了显示面板的正常显示，提高了显示面板的使用寿命和工作稳定性。实施例四基于上述实施例的发明构思，图8为本发明实施例提供的栅极驱动电路的结构示意图，如图8所示，本发明实施例提供栅极驱动电路，包括：级联的多个移位寄存器、复位端rst、第一时钟信号端clk1和第二时钟信号端clk2和初始信号输入端stv。其中，移位寄存器为实施例一和实施例二提供的移位寄存器，其实现原理和实现效果类似，在此不再赘述。具体的，每一级移位寄存器sr的第二复位端rst2与复位端rst连接。第一级移位寄存器的信号输入端input与初始信号输入端stv连接；第n级移位寄存器的信号输入端input与第n-1级移位寄存器的信号输出端output连接；第n级移位寄存器的信号输出端output与第n-1级移位寄存器的第一复位端rst1连接；其中，n是大于等于2的正整数。在本实施例中，第奇数级移位寄存器的时钟信号端clk与第一时钟信号端clk1连接，第偶数级移位寄存器的时钟信号端clk与第二时钟信号端clk2连接。需要了解的是，第一时钟信号端clk1的信号和第二时钟信号端clk2的信号互为反相信号。需要说明的是，图8中包括了第一级移位寄存器sr1、第二级移位寄存器sr2、第三级移位寄存器sr3和第四级移位寄存器sr4，其中，第一级移位寄存器sr1的信号输入端input与初始信号输入端stv连接，第一复位端rst1与第二级移位寄存器sr2的信号输出端output连接，第二复位端rst2与复位端rst连接，时钟信号端clk与第一时钟信号端clk1连接，信号输出端output输出output_1；第二级移位寄存器sr2的信号输入端input与第一级移位寄存器sr1的信号输出端output连接，第一复位端rst1与第三级移位寄存器sr3的信号输出端output连接，第二复位端rst2与复位端rst连接，时钟信号端clk与第二时钟信号端clk2连接，信号输出端output输出output_2，第三移位寄存器sr3和第四移位寄存器sr4中各个端的连接关系以及输出依次类推。图9为本发明实施例提供的栅极驱动电路的工作时序图，如图9所示，在显示面板开启阶段，第二复位端rst2为高电平，将每个移位寄存器中的第一节点和信号输出端output的电位拉低，在显示面板关闭阶段，第二复位端rst2为高电平，将每个移位寄存器中的第一节点和信号输出端output的电位拉低。在本发明实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。当前第1页12