移位寄存器单元、栅极驱动电路、显示装置的制作方法

本发明涉及显示技术领域，尤其涉及一种移位寄存器单元、栅极驱动电路、显示装置。

背景技术：

目前，薄膜晶体管液晶显示器(thinfilmtransistor-liquidcrystaldisplay，tft-lcd)的阵列基本驱动电路(gatedriveronarray，goa)中每一级移位寄存器单元的输出端具有以下连接：连接一，连接本行像素单元中晶体管的栅极，以控制数据线向像素单元写入像素电压；连接二，连接下一级移位寄存器单元的输入端，以触发下一级移位寄存器单元生成驱动信号；连接三，连接上一级移位寄存器单元的复位端，以触发上一级移位寄存器单元恢复到初始状态。然而在低温状态下，由于每个tft的工作能力降低，导致每一级移位寄存器单元的驱动能力受到限制，该移位寄存器单元输出的驱动信号不足以使上述三种连接对应功能同时实现，从而影响到显示器的正常显示功能。

技术实现要素：

本发明提供一种移位寄存器单元、栅极驱动电路、显示装置，以解决相关技术中的不足。

根据本发明实施例的第一方面，提供一种移位寄存器单元，所述单元包括：级联输入模块、级联输出模块、级联复位模块、驱动输出模块、驱动复位模块和下拉模块；

所述级联输入模块连接级联信号输入端和上拉节点，用于响应于所述级联信号输入端接收到的级联信号，将所述级联信号提供给所述上拉节点；所述上拉节点为所述级联输入模块和所述驱动输出模块之间的连接点；

所述驱动输出模块连接所述上拉节点、时钟信号输入端和驱动信号输出端，用于响应于所述上拉节点的电压信号，将所述时钟信号输入端接收的时钟信号提供给所述驱动信号输出端；

所述驱动复位模块连接第三电源端、驱动信号复位端和所述驱动信号输出端，用于响应于所述驱动信号复位端接收到的电压信号，将所述第三电源端接收的第三电压信号提供给所述驱动信号输出端；

所述级联复位模块连接级联信号复位端、所述上拉节点和第二电源端，用于响应于所述级联信号复位端接收到的电压信号，将所述第二电源端接收的第二电压信号提供给所述上拉节点，以使所述级联输出模块响应于所述上拉节点的电压信号输出所述第二电压信号；

所述下拉模块连接所述上拉节点、第一电源端、所述第二电源端和下拉节点，用于响应于所述上拉节点的电压信号，将所述第一电源端接收的第一电压信号或者所述第二电压信号提供给所述下拉节点；所述下拉节点为所述下拉模块和所述级联输出模块之间的连接点；

所述级联输出模块连接所述上拉节点、所述下拉节点、所述时钟信号输入端、所述第二电源端和级联信号输出端电连接，用于响应于所述上拉节点和所述下拉节点的电压信号，将所述第二电压信号或者所述时钟信号提供给所述级联信号输出端。

可选地，所述级联输入模块包括第一晶体管；所述第一晶体管的控制极与第一极连接至所述级联信号输入端，所述第二晶体管的第二极连接所述上拉节点。

可选地，所述驱动输出模块包括第二晶体管和电容；所述电容串接在所述上拉节点和所述驱动信号输出端之间；所述第二晶体管的控制极连接所述上拉节点，第一极连接所述时钟信号输入端，第二极连接所述驱动信号输出端。

可选地，所述驱动复位模块包括第三晶体管；所述第三晶体管的控制极连接所述驱动信号复位端，第一极连接与所述驱动信号输出端，第二极连接所述第三电源端。

可选地所述级联复位模块包括第四晶体管；所述第四晶体管的控制极连接所述级联信号复位端，第一极连接所述上拉节点，第二极连接所述第二电源端。

可选地，所述级联输出模块包括第五晶体管和第六晶体管；

所述第五晶体管的控制极连接所述上拉节点，第一极连接所述时钟信号输入端，第二极连接所述级联信号输出端；

所述第六晶体管的控制极连接所述下拉节点，第一极连接所述级联信号输出端，第二极连接所述第二电源端。

可选地，所述下拉模块包括第七晶体管和第八晶体管；

所述第七晶体管的控制极与第一极连接至所述第一电源端，第二极连接所述下拉节点；

所述第八晶体管的控制极连接所述上拉节点，第一极连接所述下拉节点，第二极连接所述第二电源端。

可选地，所述单元还包括下拉增强模块，所述下拉增强模块连接所述级联信号输入端、所述第二电源端和所述下拉节点，用于响应于所述级联信号，将所述第二电压信号提供给所述下拉节点。

可选地，所述下拉增强模块包括第九晶体管；所述第九晶体管的控制极连接所述级联信号输入端，第一极连接所述下拉节点，第二极连接所述第二电源端。

可选地，所述单元还包括级联复位增强模块；所述级联复位增强模块连接所述上拉节点、所述下拉节点和所述第二电源端，用于响应于所述下拉节点的电压信号，将所述第二电压信号提供给所述上拉节点。

可选地，所述级联复位增强模块包括第十晶体管；所述第十晶体管的控制极连接所述下拉节点，第一极连接所述上位节点，第二极连接所述第二电源端。

可选地，所述单元还包括驱动复位增强模块；所述驱动复位增强模块连接所述下拉节点、所述驱动信号输出端和所述第三电源端，用于响应于所述下拉节点的电压信号，将所述第三电压信号提供给所述驱动信号输出端。

可选地，所述驱动复位增强模块包括第十一晶体管；所述第十一晶体管的控制极连接所述下拉节点，第一极连接所述驱动信号输出端，第二极连接所述第三电源端。

可选地，所述单元还包括除噪模块；所述除噪模块连接所述上拉节点、所述第二电源端和除噪信号输入端，用于响应于所述除噪信号输入端接收的除噪信号，将所述第二电压信号提供给所述上拉节点。

可选地，所述除噪模块包括第十二晶体管；所述第十二晶体管的控制极连接所述除噪信号输入端，第一极连接所述上拉节点，第二极连接所述第二电源端。

根据本发明实施例的第二方面，提供一种栅级驱动电路，其特征在于，包括多个级联的移位寄存器单元；每个移位寄存器单元为如第一方面所述的移位寄存器单元；

第一级移位寄存器单元的级联信号输入端连接该栅极驱动电路的起始信号端，第一级移位寄存器单元的级联信号复位端连接第二级移位寄存器单元的级联信号输出端，第一级移位寄存器单元的驱动信号复位端连接第二级移位寄存器单元的驱动信号输出端；最后一级移位寄存器单元的级联信号输入端连接前一级移位寄存器单元的级联信号输出端，最后一级移位寄存器单元的驱动信号复位端连接起始信号端；

除第一级和最后一级移位寄存器单元外，其余各级移位寄存器单元的级联信号输入端连接上一级移位寄存器单元的级联信号输出端，级联信号复位端连接下一级移位寄存器单元的级联信号输出端，驱动信号复位端连接下一级移位寄存器单元的驱动信号输出端。

根据本发明实施例的第三方面，提供一种显示装置，包括第二方面所述的栅级驱动电路。

根据上述实施例可知，本实施例将级联部分和和驱动部分分开，由级联输入模块、级联输出模块和级联复位模块完成级联驱动和复位，并由驱动输出模块和驱动复位模块完成输出驱动和复位，可以满足低温环境下级联和驱动对驱动信号的要求，使显示器正常工作。另外，本实施例中可以根据低温环境下tft的阈值电压的漂移情况，分别调整第二电源端和第三电源端接收的电压信号，从而调整级联输出模块或者驱动输出模块输出的电压信号，使电压信号满足级联或者驱动的需求，提升移位寄存器单元对低温环境的适应能力，提高显示器工作的可靠性。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。

图1是根据本发明实施例示出的一种移位寄存器单元的结构示意图；

图2是根据本发明实施例示出的一种移位寄存器单元的电路图；

图3是图2实施例示例移位寄存器单元的工作时序图；

图4是根据本发明实施例示出的另一种移位寄存器单元的结构示意图；

图5是根据本发明实施例示出的又一种移位寄存器单元的结构示意图；

图6是根据本发明实施例示出的又一种移位寄存器单元的结构示意图；

图7是根据本发明实施例示出的又一种移位寄存器单元的结构示意图；

图8是根据本发明实施例示出的又一种移位寄存器单元的电路图；

图9是根据本发明实施例示出的一种栅极驱动电路的连接关系图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。

图1是根据本发明实施例示出的一种移位寄存器单元的结构示意图。参见图1，以第n级的移位寄存器单元为例进行说明，该移位寄存器单元包括：级联输入模块100、驱动输出模块200、驱动复位模块300、级联复位模块400、级联输出模块500和下拉模块600；

级联输入模块100连接级联信号输入端oc(n-1)和上拉节点pu，用于响应于级联信号输入端oc(n-1)接收到的级联信号，将该级联信号提供给上拉节点pu；其中，上拉节点pu为级联输入模块100和驱动输出模块200之间的连接点；

驱动输出模块200连接上拉节点pu、时钟信号输入端clk和驱动信号输出端og(n)，用于响应于上拉节点pu的电压信号，将时钟信号输入端clk接收的时钟信号提供给驱动信号输出端og(n)；

驱动复位模块300连接第三电源端vgl、驱动信号复位端og(n+1)和驱动信号输出端og(n)，用于响应于驱动信号复位端og(n+1)接收到的电压信号，将第三电源端vgl接收的第三电压信号提供给驱动信号输出端og(n)；

级联复位模块400连接级联信号复位端oc(n+1)、上拉节点pu和第二电源端lvgl，用于响应于级联信号复位端oc(n+1)接收到的电压信号，将第二电源端lvgl接收的第二电压信号提供给上拉节点pu，以使级联输出模块500响应于上拉节点pu的电压信号输出第二电压信号；

级联输出模块500连接上拉节点pu、下拉节点pd、时钟信号输入端clk、第二电源端vgl和级联信号输出端oc(n)电连接，用于响应于上拉节点pu和下拉节点pd的电压信号，将第三电压信号或者时钟信号提供给级联信号输出端oc(n)；

下拉模块600连接上拉节点pu、第一电源端vdd、第二电源端vgl和下拉节点pd，用于响应于上拉节点pu的电压信号，将第一电源端vdd接收的第一电压信号或者第二电压信号提供给下拉节点pu；下拉节点pu为下拉模块600和级联输出模块500之间的连接点。

可见，本实施例将移位寄存器单元中级联部分和和驱动部分的功能分开，由级联输入模块、级联输出模块和级联复位模块完成移位寄存器单元的级联驱动和复位，并由驱动输出模块和驱动复位模块完成移位寄存器单元的输出驱动和复位，可以满足移位寄存器单元在低温环境下级联部分和驱动部分对驱动信号的要求，使显示器正常工作。另外，本实施例中可以根据低温环境下移位寄存器单元中tft阈值电压的漂移情况，分别调整第二电源端和第三电源端接收的电压信号，从而调整级联输出模块或者驱动输出模块输出的电压信号，使电压信号满足级联或者驱动的需求，提升移位寄存器单元对低温环境的适应能力，提高显示器工作的可靠性。

在图1所示移位寄存器单元的基础上，本发明实施例提供了一种移位寄存器单元的电路结构，图2是根据本发明实施例示出的一种移位寄存器单元的电路图。需要说明是，图2所示移位寄存器单元中采用晶体管实现，该晶体管可以为n型金属-氧化物-半导体(n-metal-oxide-semiconductor，nmos)、p型金属-氧化物-半导体(pmos)或者双极性晶体管中的一种或者多种构成。为简化说明，本发明中晶体管全部采用nmos管制成，且nmos管的开启电平可以为高电平，例如第一电压信号；nmos管的关闭电平可以为低电平，例如第二电压信号或者第三电压信号。参见图2，其中：

本实施例中，级联输入模块100包括第一晶体管m1，第一晶体管m1的控制极和第一极并联至级联信号输入端oc(n-1)，第二极连接至上拉节点pu。参见图2，在第一晶体管m1为nmos管时，其源极和漏极同时连接至级联信号输入端oc(n-1)，源极连接上拉节点pu，即第一晶体管m1构成二极管连接。在级联信号输入端oc(n-1)接收到的级联信号为第一电压信号时，第一晶体管m1开启，从而导通级联信号输入端oc(n-1)和上拉节点pu，达到将第一电压信号提供给上拉节点pu的效果。在级联信号输入端oc(n-1)接收到的级联信号为第二电压信号时，第一晶体管m1关闭，从而断开级联信号输入端oc(n-1)和上拉节点pu之间的连接，此时第一晶体管m1的源极无电压信号输出，可理解为将第二电压信号提供给上拉节点pu的效果。可见，本实施例中级联输入模块100可以响应于级联信号输入端oc(n-1)接收到的级联信号，并将该级联信号提供给上拉节点pu。

本实施例中，驱动输出模块200包括第二晶体管m2和电容c。电容c串接在上拉节点pu和驱动信号输出端og(n)之间。第二晶体管m2的控制极连接上拉节点pu，第一极连接时钟信号输入端clk，第二极连接驱动信号输出端og(n)。继续参见图2，第二晶体管m2为nmos管时，该nmos管的栅极连接上拉节点pu，漏极连接时钟信号输入端clk，源极连接驱动信号输出端og(n)，电容c串接在时钟信号输入端clk和驱动信号输出端og(n)之间。在上拉节点为第一电压信号时，第二晶体管m2开启并导通时钟信号输入端clk和驱动信号输出端og(n)，此时时钟信号输入端clk可以将接收到的时钟信号提供给驱动信号输出端og(n)。同时电容c可以保持上拉节点和驱动信号输出端og(n)之间的电压差。可理解的是，在时钟信号为第一电压信号时，由于电容c的自举效应，电容c左端(即连接上拉节点pu的一端)的电压变得更高，从而使第二晶体管m2开启程度更大。在上拉节点为第二电压信号时，第二晶体管m2关闭，此时第二晶体管m2的源极无信号输出(可理解为时钟信号中的第二电压信号)。

可见，本实施例中驱动输出模块200可以响应于上拉节点pu的电压信号，将时钟信号输入端clk的时钟信号提供给。

本实施例中，驱动复位模块300可以包括第三晶体管m3。第三晶体管m3的控制极连接驱动信号复位端og(n+1)，第一极连接驱动信号输出端og(n)，第二极连接第三电源端vgl。继续参见图2，第三晶体管m3为nmos管时，该第三晶体管m3的栅极连接驱动信号复位端og(n+1)，漏极连接驱动信号输出端og(n)，源极连接第三电源端vgl。在驱动信号复位端og(n+1)接收到第一电压信号时，第三晶体管m3开启并导通第三电源端vgl和驱动信号输出端og(n)，此时驱动复位模块300可以将第三电压信号提供给驱动信号输出端og(n)。在驱动信号复位端og(n+1)接收到第二电压信号时，第三晶体管m3关闭并断开第三电源端vgl和驱动信号输出端og(n)，第三晶体管m3的漏极无输出。

可见，驱动复位模块300可以响应于驱动信号复位端og(n+1)接收到的电压信号，将第三电压信号提供给驱动信号端og(n)。

本实施例中，级联复位模块400可以包括第四晶体管m4。该第四晶体管m4的控制极连接级联信号复位端oc(n+1)，第一极连接上拉节点pu，第二极连接第二电源端lvgl。继续参见图2，第四晶体管m4为nmos管时，该第四晶体管m4的栅极连接级联信号复位端oc(n+1)，漏极连接上拉节点pu，源极连接第二电源端lvgl。在联信号复位端oc(n+1)接收到第一电压信号时，第四晶体管m4开启并导通级联信号复位端oc(n+1)和第二电源端lvgl，此时级联复位模块400可以将第二电压信号提供给上拉节点pu。在联信号复位端oc(n+1)接收到第二电压信号时，第四晶体管m4关闭并断开级联信号复位端oc(n+1)和第二电源端lvgl，此时第四晶体管m4的漏极无信号输出。

可见，级联复位模块400可以响应于级联信号复位端oc(n+1)接收到的电压信号，将第二电源端lvgl接收的第二电压信号提供给上拉节点。

本实施例中，下拉模块600包括第七晶体管m7和第八晶体管m8。第七晶体管m7的控制极和第一极同时连接第一电源端vdd，第二极连接下拉节点pd。第八晶体管m8的控制极连接上拉节点pu，第一极连接上拉节点pd，第二极连接第二电源端lvgl。继续参见图2，在上拉节点pu处为第一电压信号时，第八晶体管m8开启并导通第二电源端lvgl和下拉节点pd，此时下拉节点pd处为第二电压信号。在上拉节点pu处为第二电压信号时，第八晶体管m8关闭并断开第二电源端lvgl和下拉节点pd，第七晶体管m7将下拉节点pd处上拉至第一电压信号。

可见，本实施例中，下拉模块600可以响应于上拉节点pu的电压信号，将第一电源端vdd接收的第一电压信号或者第二电源端lvgl接收的第二电压信号提供给下拉节点pd。

本实施例中，级联输出模块500包括第五晶体管m5和第六晶体管m6。第五晶体管m5的控制极连接上拉节点pu，第一极连接时钟信号输入端clk，第二极连接级联信号输出端oc(n)；第六晶体管m6的控制极连接下拉节点pd，第一极连接级联信号输出端oc(n)，第二极连接所述第二电源端lvgl。继续参见图2，第五晶体管m5和第六晶体管m6为nmos管时，第五晶体管m5的栅极连接上拉节点pu，漏极连接时钟信号输入端clk；第六晶体管m6的栅极连接下拉节点pd，漏极连接级联信号输出端oc(n)，源极连接第二电源端lvgl。在上拉节点pu为第一电压信号，下拉节点pd第二电压信号时，第五晶体管m5开启，第六晶体管m6关闭，此时级联输出模块500可以将时钟信号提供给级联信号输出端oc(n)。在上拉节点pu为第二电压信号，下拉节点pd第一电压信号时，第五晶体管m5关闭，第六晶体管m6开启，此时级联输出模块500可以将第二电压信号提供给级联信号输出端oc(n)。

可见，级联输出模块500可以响应于上拉节点pu和下拉节点pd的电压信号，将第二电压信号或者时钟信号提供给级联信号输出端oc(n)。

图3是图2实施例示例移位寄存器单元的工作时序图。基于该时序，参见图2和图3，移位寄存器单元的工作过程包括：

阶段1，级联信号输入端oc(n-1)接收到第一电压信号，第一晶体管m1开启；级联信号复位端oc(n+1)接收到第二电压信号，第四晶体管m4关闭；驱动信号复位端og(n+1)接收到第三电压信号，第三晶体管m3关闭。在接收到第一电压信号时，第一晶体管m1开启，此时上位节点pu处为第一电压信号。上位节点pu处为第一电压信号时，第二晶体管m2和第五晶体管m5开启，由于时钟信号输入端clk接收到第二电压信号，此时驱动信号输出端og(n)输出第二电压信号。由于上位节点pu处为第一电压信号，则第八晶体管m8开启，下拉节点pd处被下拉至第二电压信号，此时第六晶体管m6关闭，通过调整第五晶体管m5和第六晶体管m6的宽长比，可以使级联信号输出端oc(n)输出第二电压信号。

同时，电容c保持该第一电压信号。

阶段2，级联信号输入端oc(n-1)接收到第二电压信号，第一晶体管m1关闭；级联信号复位端oc(n+1)接收到第二电压信号，第四晶体管m4关闭；驱动信号复位端og(n+1)接收到第三电压信号，第三晶体管m3关闭。由于电容c的保持作用，上位节点pu处为第一电压信号，第二晶体管m2和第五晶体管m5开启，在时钟信号输入端clk接收到第一电压信号时，电容c的自举作用，使第二晶体管m2和第五晶体管m5的开启程度变大，此时驱动信号输出端og(n)输出第一电压信号，级联信号输出端oc(n)输出第一电压信号。

该阶段中，第八晶体管m8保持开启，下拉节点pd处保持为第二电压信号，第六晶体管m6保持关闭。

阶段3，级联信号输入端oc(n-1)接收到第二电压信号，第一晶体管m1关闭；级联信号复位端oc(n+1)接收到第一电压信号，第四晶体管m4开启，上拉节点pu处变为第二电压信号；驱动信号复位端og(n+1)接收到第一电压信号，第三晶体管m3开启，驱动信号输出端og(n)处降为第三电压信号。即电容c完成放电。

由于上位节点pu处变为第二电压信号，第八晶体管m8关闭，由于第七晶体管m7开启，下拉节点pd处被上拉至第一电压信号，第六晶体管m6开启，级联信号输出端oc(n)输出第二电压信号。

阶段4，级联信号输入端oc(n-1)接收到第二电压信号，第一晶体管m1关闭；级联信号复位端oc(n+1)接收到第二电压信号，第四晶体管m4关闭，上拉节点pu处保持第二电压信号；驱动信号复位端og(n+1)接收到第二电压信号，第三晶体管m3关闭，驱动信号输出端og(n)处保持第三电压信号。

该阶段中，上位节点pu处保持第二电压信号，第八晶体管m8关闭，第七晶体管m7开启，下拉节点pd处保持第一电压信号，第六晶体管m6开启，级联信号输出端oc(n)保持输出第二电压信号。

可见，本实施例将移位寄存器单元中级联输入模块100、级联输出模块500和级联复位模块400完成移位寄存器单元的级联驱动和复位；同时由驱动输出模块200和驱动复位模块300完成移位寄存器单元的输出驱动和复位，这样可以满足在低温环境下各级移位寄存器单元对级联信号和驱动信号的需求，使显示器正常工作。另外，在低温环境下，移位寄存器单元中tft阈值电压会发生漂移，本实施例可以分别调整第二电源端和第三电源端接收的电压信号，降低阈值电压漂移对移位寄存器单元的影响，从而使级联输出模块或者驱动输出模块输出的电压信号能够满足级联或者驱动的需求，提升移位寄存器单元对低温环境的适应能力，提高显示器工作的可靠性。

图4是根据本发明实施例示出的另一种移位寄存器单元的结构示意图。参见图4，在图1所示移位寄存器单元的基础上，该移位寄存器单元还包括下拉增强模块700。该下拉增强模块700连接级联信号输入端oc(n-1)、下拉节点pd和第二电源端lvgl，用于响应于级联信号输入端oc(n-1)接收到的级联信号，将第二电源端lvgl接收的第二电压信号提供给下拉节点pd。本实施例中通过设置下拉增强模块700，保证级联信号输入端oc(n-1)在输入第一电压信号的过程中保证下拉节点pd为第二电压信号，即保持第六晶体管m6关闭状态，以防止级联信号输出端oc(n)错误输出。

图5是根据本发明实施例示出的又一种移位寄存器单元的结构示意图。参见图5，在图1所示移位寄存器单元的基础上，该移位寄存器单元还包括级联复位增强模块800。该级联复位增强模块800连接上拉节点pu、下拉节点pd和第二电源端lvgl，用于响应于下拉节点pd的电压信号，将第二电压信号提供给上拉节点pu。这样，本实施例中通过设置级联复位增强模块800，可以与级联信号复位端oc(n+1)保持同步动作，增强将上拉节点pu处变为第二电压信号的成功率，保证移位寄存器单元可靠工作。

图6是根据本发明实施例示出的又一种移位寄存器单元的结构示意图。参见图6，在图1所示移位寄存器单元的基础上，该移位寄存器单元还包括驱动复位增强模块900。该驱动复位增强模块900连接下拉节点pd、驱动信号输出端和所述第三电源端，用于响应于所述下拉节点pd的电压信号，将第三电源端vgl接收的第三电压信号提供给驱动信号输出端og(n)。

这样，本实施例中通过设置驱动复位增强模块900，可以保证驱动输出模块300可靠输出第三电压信号，保证移位寄存器单元可靠工作。

图7是根据本发明实施例示出的又一种移位寄存器单元的结构示意图。参见图7，在图1所示移位寄存器单元的基础上，该移位寄存器单元还包括除噪模块1000。该除噪模块1000连接上拉节点pu、第二电源端lvgl和除噪信号输入端trst，用于响应于除噪信号输入端trst接收的除噪信号，将第二电源端lvgl接收的第二电压信号提供给上拉节点pu。这样，本实施例通过设置除噪模块1000，可以在两帧图像之间对上拉节点pu进行多次除噪，消除移位寄存器单元受到例如时钟coupling噪声电压等噪声的影响，保证移位寄存器单元输出信号的稳定性。

需要说明的是，下拉增强模块700、级联复位增强模块800、驱动复位增强模块900或者除噪模块1000可以采用一个或者多个nmos管实现，并且下拉增强模块700、级联复位增强模块800、驱动复位增强模块900或者除噪模块1000可以选择一个或者多个集成在移位寄存器单元中，从而使集成后的移位寄存器单元具有相应的功能。为方便技术人员理解，本发明一实施例中，将上述下拉增强模块700、级联复位增强模块800、驱动复位增强模块900和除噪模块1000全部采用一个nmos管实现，并且同时集成到一个移位寄存器单元中，得到图8所示的移位寄存器单元的电路图。参见图8和图3，该移位寄存器单元的工作过程包括：

阶段1，级联信号输入端oc(n-1)接收到第一电压信号，第一晶体管m1和第九晶体管m9开启；级联信号复位端oc(n+1)接收到第二电压信号，第四晶体管m4关闭；驱动信号复位端og(n+1)接收到第三电压信号，第三晶体管m3关闭。在接收到第一电压信号时，上位节点pu处为第一电压信号。上位节点pu处为第一电压信号时，第二晶体管m2和第五晶体管m5开启，由于时钟信号输入端clk接收到第二电压信号，此时驱动信号输出端og(n)输出第二电压信号。由于上位节点pu处为第一电压信号，则第八晶体管m8开启，下拉节点pd处被下拉至第二电压信号，此时第六晶体管m6、第十晶体管m10和第十一晶体管m11关闭。第五晶体管m5开启和第六晶体管m6关闭可以使级联信号输出端oc(n)输出第二电压信号。同时，电容c保持该第一电压信号。

除噪信号输入端trst接收到第二电压信号或者第三电压信号，第十二晶体管m12关闭。

阶段2，级联信号输入端oc(n-1)接收到第二电压信号，第一晶体管m1关闭；级联信号复位端oc(n+1)接收到第二电压信号，第四晶体管m4关闭；驱动信号复位端og(n+1)接收到第三电压信号，第三晶体管m3关闭。由于电容c的保持作用，上位节点pu处为第一电压信号，第二晶体管m2、第五晶体管m5和第八晶体管m8开启。在时钟信号输入端clk接收到第一电压信号时，电容c的自举作用，使第二晶体管m2和第五晶体管m5的开启程度变大，此时驱动信号输出端og(n)输出第一电压信号，级联信号输出端oc(n)输出第一电压信号。

该阶段中，第八晶体管m8保持开启，下拉节点pd处保持为第二电压信号，第六晶体管m6、第十晶体管m10和第十一晶体管m11保持关闭。

除噪信号输入端trst接收到第二电压信号或者第三电压信号，第十二晶体管m12关闭。

阶段3，级联信号输入端oc(n-1)接收到第二电压信号，第一晶体管m1关闭；级联信号复位端oc(n+1)接收到第一电压信号，第四晶体管m4开启，上拉节点pu处变为第二电压信号，第二晶体管m2、第五晶体管m5和第八晶体管m8关闭；驱动信号复位端og(n+1)接收到第一电压信号，第三晶体管m3开启，驱动信号输出端og(n)处降为第三电压信号。即电容c完成放电。

由于上位节点pu处变为第二电压信号，第八晶体管m8关闭，由于第七晶体管m7开启，下拉节点pd处被上拉至第一电压信号，第六晶体管m6、第十晶体管m10和第十一晶体管m11开启，第十晶体管m10开启时级联信号输出端oc(n)输出第二电压信号，上拉节点pu处变为第二电压信号；第十一晶体管m11开启时驱动信号输出端og(n)处降为第三电压信号。

除噪信号输入端trst接收到第二电压信号或者第三电压信号，第十二晶体管m12关闭。

阶段4，级联信号输入端oc(n-1)接收到第二电压信号，第一晶体管m1关闭；级联信号复位端oc(n+1)接收到第二电压信号，第四晶体管m4关闭，上拉节点pu处保持第二电压信号，第二晶体管m2、第五晶体管m5和第八晶体管m8关闭；驱动信号复位端og(n+1)接收到第二电压信号，第三晶体管m3关闭，驱动信号输出端og(n)处保持第三电压信号。

该阶段中，上位节点pu处保持第二电压信号，第八晶体管m8关闭，第七晶体管m7开启，下拉节点pd处保持第一电压信号，第六晶体管m6、第十晶体管m10和第十一晶体管m11开启，级联信号输出端oc(n)保持输出第二电压信号，第十晶体管m10开启时级联信号输出端oc(n)输出第二电压信号，上拉节点pu处变为第二电压信号；第十一晶体管m11开启时驱动信号输出端og(n)处降为第三电压信号。

除噪信号输入端trst接收到第二电压信号或者第三电压信号，第十二晶体管m12关闭。

在阶段4之后，除噪信号输入端trst接收到第一电压信号，第十二晶体管m12开启，可以在两帧图像之间对上拉节点pu进行多次除噪，消除移位寄存器单元受到例如时钟coupling噪声电压等噪声的影响，保证移位寄存器单元输出信号的稳定性。

本发明的实施例还提出了一种栅级驱动电路，图9是根据本发明实施例示出的一种栅极驱动电路的连接关系图。参见图9，该栅极驱动电路包括：多个级联的移位寄存器单元；每个移位寄存器单元可以为图1～图8各实施例示出的移位寄存器单元；

第一级移位寄存器单元的级联信号输入端连接该栅极驱动电路的起始信号端stv，第一级移位寄存器单元的级联信号复位端oc(1)连接第二级移位寄存器单元的级联信号输出端oc(2)，第一级移位寄存器单元的驱动信号复位端og(2)连接第二级移位寄存器单元的驱动信号输出端og(1)；最后一级移位寄存器单元的级联信号输入端oc(m+1)连接前一级移位寄存器单元的级联信号输出端oc(m)，最后一级移位寄存器单元的驱动信号复位端og(m+1)连接起始信号端stv；

除第一级和最后一级移位寄存器单元外，其余各级移位寄存器单元的级联信号输入端oc(n)连接上一级移位寄存器单元的级联信号输出端oc(n-1)，级联信号复位端oc(n+1)连接下一级移位寄存器单元的级联信号输出端oc(n+1)，驱动信号复位端og(n)连接下一级移位寄存器单元的驱动信号输出端og(n+1)。

可见，本实施例将移位寄存器单元中级联部分和和驱动部分的功能分开，由级联输入模块、级联输出模块和级联复位模块完成移位寄存器单元的级联驱动和复位，并由驱动输出模块和驱动复位模块完成移位寄存器单元的输出驱动和复位，可以满足移位寄存器单元在低温环境下级联部分和驱动部分对驱动信号的要求，使显示器正常工作。另外，本实施例中可以根据低温环境下移位寄存器单元中tft阈值电压的漂移情况，分别调整第二电源端和第三电源端接收的电压信号，从而调整级联输出模块或者驱动输出模块输出的电压信号，使电压信号满足级联或者驱动的需求，提升移位寄存器单元对低温环境的适应能力，提高显示器工作的可靠性。

本发明的实施例还提出了一种显示装置，包括显示模组，还包括上述实施例所述的栅极驱动电路。

需要说明的是，本实施例中的显示装置可以为：电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

在本发明中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。术语“多个”指两个或两个以上，除非另有明确的限定。

本领域技术人员在考虑说明书及实践这里公开的公开后，将容易想到本发明的其它实施方案。本发明旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。

应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。