本公开涉及显示技术领域，尤其涉及一种移位寄存器单元、栅极驱动电路及其驱动方法、显示装置。
背景技术：
随着半导体技术的蓬勃发展，便携式电子产品以及平面显示器产品也随之兴起。以tft-lcd(thinfilmtransistor-liquidcrystaldisplay，薄膜晶体管-液晶显示器)为代表的平板显示器具有轻薄、能耗低、无辐射、反应速度快、色纯度佳、以及对比度高等特点，已经成为各类数据产品的标准输出设备。
tft-lcd在进行显示时，需要通过移位寄存器电路逐级产生栅极驱动信号，以对第一行至最后一行的像素进行逐行扫描。如图1所示，移位寄存器电路是由多级移位寄存器单元sr串联构成的，前一级移位寄存器单元的输出信号即为后一级移位寄存器单元的输入信号。合适的移位寄存器电路可以保证tft-lcd的稳定工作。近些年来，为了降低tft-lcd的制作成本，业内厂商采用非晶硅工艺直接在显示面板的玻璃基板上制作多级非晶硅移位寄存器单元，借以取代公知的栅极驱动器，这样可在降低成本的同时实现窄边框设计。
但是，现有的移位寄存器结构仍然存在如下问题：在上一帧扫描周期内如果出现异常例如瞬间关机或者驱动ic(integratedcircuit，集成电路)检测到esd(electrostaticdischarge，静电释放)，那么tcon(timingcontroller，时序控制器)或者sourceic(源极驱动器)输出的栅极驱动信号例如时钟信号clk、电源信号gch或gcl等就会瞬停，即在当前扫描位置例如第500行的栅极驱动信号瞬停；基于此，在进入下一帧扫描周期时，此前的信号也同时恢复，这样就会导致栅极驱动电路陷入死循环，使得栅极驱动信号出现双脉冲输出的情况，从而引起dpo(datapadopposite，远离驱动ic)侧和dp(datapad，驱动ic)侧的移位寄存器单元同时打开，且扫描起始端例如dpo侧的数据会复制到扫描结束端例如dp侧，从而引发显示异常。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现要素：
本公开的目的在于提供一种移位寄存器单元、栅极驱动电路及其驱动方法、显示装置，以用于解决由驱动信号瞬停所引发的显示异常问题。
本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。
根据本公开的一个方面，提供一种移位寄存器单元，包括：
输入模块，连接输入信号端、第一电源信号端、以及上拉节点，用于响应输入信号以将第一电源信号传输至所述上拉节点；
复位模块，连接复位信号端、第二电源信号端、以及所述上拉节点，用于响应复位信号以将第二电源信号传输至所述上拉节点；
输出模块，连接所述上拉节点、时钟信号端、以及信号输出端，用于响应所述上拉节点的电压信号以将时钟信号传输至所述信号输出端；
下拉控制模块，连接所述上拉节点、所述第二电源信号端、第三电源信号端、以及下拉节点，用于响应第三电源信号以将所述第三电源信号传输至所述下拉节点，以及响应所述上拉节点的电压信号以将所述第二电源信号传输至所述下拉节点；
下拉模块，连接所述下拉节点、所述第二电源信号端、所述上拉节点、以及信号输出端，用于响应所述下拉节点的电压信号以将所述第二电源信号分别传输至所述上拉节点和所述信号输出端；
帧前复位模块，连接起始信号端、第四电源信号端、所述上拉节点、所述下拉节点、以及所述信号输出端，用于响应起始信号以将所述第二电源信号分别传输至所述上拉节点和所述下拉节点，以及响应第四电源信号以将所述第二电源信号传输至所述信号输出端。
本公开的一种示例性实施例中，所述帧前复位模块包括第一开关元件、第二开关元件和第三开关元件；
所述第一开关元件的控制端连接所述起始信号端、第一端连接所述第二电源信号端、第二端连接所述上拉节点；
所述第二开关元件的控制端连接所述起始信号端、第一端连接所述第二电源信号端、第二端连接所述下拉节点；
所述第三开关元件的控制端连接所述第四电源信号端、第一端连接所述第二电源信号端、第二端连接所述信号输出端。
本公开的一种示例性实施例中，所述输入模块包括第四开关元件；
所述第四开关元件的控制端连接所述输入信号端、第一端连接所述第一电源信号端、第二端连接所述上拉节点。
本公开的一种示例性实施例中，所述复位模块包括第五开关元件；
所述第五开关元件的控制端连接所述复位信号端、第一端连接所述第二电源信号端、第二端连接所述上拉节点。
本公开的一种示例性实施例中，所述输出模块包括第六开关元件以及存储电容；
所述第六开关元件的控制端连接所述上拉节点、第一端连接所述时钟信号端、第二端连接所述信号输出端；
所述存储电容连接在所述上拉节点与所述信号输出端之间。
本公开的一种示例性实施例中，所述下拉控制模块包括第七开关元件和第八开关元件；
所述第七开关元件的控制端和第一端连接所述第三电源信号端、第二端连接所述下拉节点；
所述第八开关元件的控制端连接所述上拉节点、第一端连接所述第二电源信号端、第二端连接所述下拉节点。
本公开的一种示例性实施例中，所述下拉模块包括第九开关元件和第十开关元件；
所述第九开关元件的控制端连接所述下拉节点、第一端连接所述第二电源信号端、第二端连接所述上拉节点；
所述第十开关元件的控制端连接所述下拉节点、第一端连接所述第二电源信号端、第二端连接所述信号输出端。
本公开的一种示例性实施例中，所有开关元件均为p型晶体管或者均为n型晶体管。
根据本公开的一个方面，提供一种栅极驱动电路，包括多个级联的上述的移位寄存器单元；
其中，第m-1级移位寄存器单元的信号输出端连接第m级移位寄存器单元的输入信号端，第m+1级移位寄存器单元的信号输出端连接第m级移位寄存器单元的复位信号端。
根据本公开的一个方面，提供一种栅极驱动电路的驱动方法，用于驱动上述的栅极驱动电路；所述驱动方法包括：
在帧扫描开始之前，将起始信号与第四电源信号置于有效电平电位，以利用帧前复位模块通过第二电源信号对所述栅极驱动电路中的各个移位寄存器单元的上拉节点、下拉节点、以及信号输出端进行帧前复位。
本公开的一种示例性实施例中，所述驱动方法还包括：
在帧前复位之前，对所述栅极驱动电路中的各个信号端的信号进行初始化置位。
根据本公开的一个方面，提供一种显示装置，包括上述的移位寄存器单元或者上述的栅极驱动电路。
本公开示例性实施方式所提供的移位寄存器单元、栅极驱动电路及其驱动方法、显示装置，在传统移位寄存器单元的基础上增加了帧前复位模块，其可在一帧扫描正式开始前先对各级移位寄存器单元的上拉节点、下拉节点、以及信号输出端进行复位，复位之后再进行逐行扫描，这样可以有效的防止由驱动信号瞬停而引发的显示异常，从而保证显示品质。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示意性示出本公开示例性实施例中移位寄存器电路的级联结构图；
图2示意性示出现有技术中一种移位寄存器单元的结构示意图；
图3示意性示出图2所示的移位寄存器单元对应的信号时序图；
图4示意性示出图2所示的移位寄存器单元对应的信号逻辑表；
图5示意性示出本公开示例性实施例中移位寄存器单元的结构示意图；
图6示意性示出图5所示的移位寄存器单元对应的信号时序图；
图7示意性示出图5所示的移位寄存器单元对应的信号逻辑表；
图8示意性示出本公开示例性实施例中栅极驱动方法的流程图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。
此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
图2示例性示出了现有技术中的一种移位寄存器单元的结构示意图。由图可知，该移位寄存器单元采用10t1c(10个晶体管1个电容)结构，具体包括由第一晶体管m1构成的输入单元、由第二晶体管m2构成的复位单元、由第三晶体管m3和存储电容c构成的输出单元、由第四至第七晶体管m4～m7构成的下拉控制单元、以及由第八至第十晶体管m8～m10构成的下拉单元。其中，在每一帧扫描结束之后，第十晶体管m10的栅极控制信号可以切换为有效电平例如n型晶体管对应的高电平vgh，从而导通该第十晶体管m10以对信号输出端output进行放噪。图3和图4是相应的时序信号图以及信号逻辑表。
基于上述的移位寄存器单元结构，若在上一帧扫描周期内出现异常情况例如瞬间关机或者驱动ic检测到esd，那么tcon或者sourceic输出的栅极驱动信号就会瞬停，即当前扫描位置的栅极驱动信号瞬停，从而进入下一帧扫描周期。这样一来，移位寄存器电路就会陷入死循环，使得栅极驱动信号出现双脉冲输出的情况，从而引起dpo侧和dp侧的移位寄存器单元同时打开，且扫描起始端例如dpo侧的数据会复制到扫描结束端例如dp侧，从而引发显示异常。
需要说明的是：目前的大多移位寄存器电路均存在上述问题，并不局限于图2所示的电路结构。
基于此，本示例实施方式提供了一种移位寄存器单元，如图5所示，该移位寄存器单元可以包括：
输入模块501，连接输入信号端input、第一电源信号端hvgh、以及上拉节点pu，用于响应输入信号以将第一电源信号传输至上拉节点pu；
复位模块502，连接复位信号端reset、第二电源信号端vss、以及上拉节点pu，用于响应复位信号以将第二电源信号传输至上拉节点pu；
输出模块503，连接上拉节点pu、时钟信号端clk、以及信号输出端output，用于响应上拉节点pu的电压信号以将时钟信号传输至信号输出端output；
下拉控制模块504，连接上拉节点pu、第二电源信号端vss、第三电源信号端gch、以及下拉节点pd，用于响应第三电源信号以将第三电源信号传输至下拉节点pd，以及响应上拉节点pu的电压信号以将第二电源信号传输至下拉节点pd；
下拉模块505，连接下拉节点pd、第二电源信号端vss、上拉节点pu、以及信号输出端output，用于响应下拉节点pd的电压信号以将第二电源信号分别传输至上拉节点pu和信号输出端output；
帧前复位模块506，连接起始信号端stv、第四电源信号端gcl、上拉节点pu、下拉节点pd、以及信号输出端output，用于响应起始信号以将第二电源信号分别传输至上拉节点pu和下拉节点pd，以及响应第四电源信号以将第二电源信号传输至信号输出端output。
其中，起始信号是指一帧扫描开始时的触发信号。对于第一级移位寄存器单元而言，起始信号也就是该移位寄存器单元的输入信号。
本公开示例性实施方式所提供的移位寄存器单元，在传统移位寄存器单元的基础上增加了帧前复位模块506，其可在一帧扫描正式开始前先对各级移位寄存器单元的上拉节点pu、下拉节点pd、以及信号输出端output进行复位，复位之后再进行逐行扫描，这样可以有效的防止由驱动信号瞬停而引发的显示异常，从而保证显示品质。
需要说明的是：本示例实施方式中的移位寄存器单元相对于传统移位寄存器单元的结构存在变化，因此用于为该移位寄存器单元提供相应驱动信号的驱动ic也需适应性调整，这里对此不作具体介绍。
下面结合图5对本示例实施方式中的移位寄存器单元的结构进行具体的说明。
所述帧前复位模块506可以包括第一开关元件t1、第二开关元件t2和第三开关元件t3。其中，第一开关元件t1的控制端连接起始信号端stv、第一端连接第二电源信号端vss、第二端连接上拉节点pu，可用于响应起始信号以将第二电源信号传输至上拉节点pu；第二开关元件t2的控制端连接起始信号端stv、第一端连接第二电源信号端vss、第二端连接下拉节点pd，可用于响应起始信号以将第二电源信号传输至下拉节点pd；第三开关元件t3的控制端连接第四电源信号端gcl、第一端连接第二电源信号端vss、第二端连接信号输出端output，可用于响应第四电源信号以将第二电源信号传输至信号输出端output。
所述输入模块501可以包括第四开关元件t4。该第四开关元件t4的控制端连接输入信号端input、第一端连接第一电源信号端hvgh、第二端连接上拉节点pu，可用于响应输入信号以将第一电源信号传输至上拉节点pu。
所述复位模块502可以包括第五开关元件t5。该第五开关元件t5的控制端连接复位信号端reset、第一端连接第二电源信号端vss、第二端连接上拉节点pu，可用于响应复位信号以将第二电源信号传输至上拉节点pu。
所述输出模块503可以包括第六开关元件t6以及存储电容c。该第六开关元件t6的控制端连接上拉节点pu、第一端连接时钟信号端clk、第二端连接信号输出端output，可用于响应上拉节点pu的电压信号以将时钟信号传输至信号输出端output；存储电容c可以连接在上拉节点pu与信号输出端output之间。
所述下拉控制模块504可以包括第七开关元件t7和第八开关元件t8。其中，第七开关元件t7的控制端和第一端连接第三电源信号端gch、第二端连接下拉节点pd，可用于响应第三电源信号以将第三电源信号传输至下拉节点pd；第八开关元件t8的控制端连接上拉节点pu、第一端连接第二电源信号端vss、第二端连接下拉节点pd，可用于响应上拉节点pu的电压信号以将第二电源信号传输至下拉节点pd。
所述下拉模块505可以包括第九开关元件t9和第十开关元件t10。其中，第九开关元件t9的控制端连接下拉节点pd、第一端连接第二电源信号端vss、第二端连接上拉节点pu，可用于响应下拉节点pd的电压信号以将第二电源信号传输至上拉节点pu；第十开关元件t10的控制端连接下拉节点pd、第一端连接第二电源信号端vss、第二端连接信号输出端output，可用于响应下拉节点pd的电压信号以将第二电源信号传输至信号输出端output。
需要说明的是：以上各个模块单元中的具体结构即开关元件及其连接关系不应理解为对本发明的限制，其可以根据实际情况进行合理的调整，例如下拉控制模块504还可以采用图2所示的4个晶体管的结构。但只要是通过帧前复位模块506在一帧扫描正式开始前对上拉节点pu、下拉节点pd、以及信号输出端output进行复位的技术方案，均在本发明的保护范围之内。
基于上述的电路结构，所有开关元件可以均为p型晶体管或者均为n型晶体管。针对不同掺杂类型的晶体管，只需调整相关信号的有效电平即可。例如所有开关元件均为n型晶体管时，其有效电平即为高电平，而所有开关元件均为p型晶体管时，其有效电平即为低电平。
下面以所有开关元件均为n型晶体管为例，结合图6和图7所示的信号时序图以及信号逻辑表对所述移位寄存器单元的工作原理进行详细的说明。
在帧扫描开始之前的初始化阶段(t0～t1)，先对各个信号端的信号电平进行初始化置位，具体可将时钟信号、起始信号、第二电源信号、第三电源信号、以及第四电源信号置于低电平vgl，并将第一电源信号置于高电平vgh，此时上拉节点pu、下拉节点pd、以及信号输出端output处于浮空状态。
在帧扫描开始之前的帧前复位阶段(t1～t2)，将时钟信号、第一电源信号、第二电源信号、以及第三电源信号置于低电平vgl，并将起始信号和第四电源信号至于高电平vgh，此时帧前复位模块506中的第一至第三开关元件导通，上拉节点pu、下拉节点pd、以及信号输出端output均被第二电源信号端vss拉低至低电平，从而实现对上拉节点pu、下拉节点pd、以及信号输出端output的复位。
在帧扫描开始之后(t2之后)，移位寄存器电路进入稳定运行模式，各级移位寄存器单元按照扫描方向逐行输出栅极驱动信号。
本示例实施方式还提供了一种栅极驱动电路，参考图1所示，包括多个级联的上述移位寄存器单元。其中，第m-1级移位寄存器单元的信号输出端连接第m级移位寄存器单元的输入信号端，第m+1级移位寄存器单元的信号输出端连接第m级移位寄存器单元的复位信号端。
相应的，本示例实施方式还提供了一种栅极驱动电路的驱动方法，应用于上述的栅极驱动电路。如图8所示，该驱动方法可以包括：
s1、在帧扫描开始之前的初始化阶段，对栅极驱动电路中的各个信号端的信号进行初始化置位。
s2、在帧扫描开始之前的帧前复位阶段，将起始信号与第四电源信号置于有效电平，以利用帧前复位模块506通过第二电源信号对栅极驱动电路中各个移位寄存器单元的上拉节点pu、下拉节点pd、以及信号输出端output进行帧前复位。
本公开示例性实施方式所提供的栅极驱动电路及其驱动方法，通过在一帧扫描正式开始前先对各级移位寄存器单元的上拉节点pu、下拉节点pd、以及信号输出端output进行复位，复位之后再进行逐行扫描，这样可以有效的防止由驱动信号瞬停而引发的显示异常，从而保证显示品质。
需要说明的是：所述栅极驱动电路的具体细节已经在对应的移位寄存器单元中进行了详细的描述，这里不再赘述。
本示例实施方式还提供了一种显示装置，包括上述的移位寄存器单元或者上述的栅极驱动电路。其中，由多个级联的移位寄存器单元所构成的栅极驱动电路可以直接设置在显示面板的玻璃基板例如阵列基板上，从而形成goa(gateonarray，阵列基板行驱动)面板。
需要说明的是：该显示装置可以包括手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
此外，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。