一种驱动电路、显示面板和显示装置的制作方法

本发明涉及显示技术领域，尤其涉及一种驱动电路、显示面板和显示装置。

背景技术：

随着科技进步，具有省电、无幅射、体积小、低耗电量、平面直角、高分辨率、画质稳定等多项优势的液晶显示器，尤其是现今各式信息产品如：手机、笔记本电脑、数字相机、pda、液晶屏幕等产品越来越普及，也使得液晶显示器的需求量大大提升。液晶显示器中通常包括至少两个传输栅极驱动信号的驱动芯片连接。相邻的两个栅极驱动芯片之间也通过基板走线(wireonarray，woa)连接。每个栅极驱动芯片分别与基板上的一组扇出线(fanout)相连，并通过扇出线连接至各条扫描线。

由于基板走线具有一定阻值，所以后一个栅极驱动芯片相连的扇出线的阻值会比前一个栅极驱动芯片相连的扇出线的阻值大，使得相邻栅极驱动芯片之间信号传输不一致，使得显示面板亮度不均匀，显示面板的显示品质降低。

技术实现要素：

本发明所要解决的技术问题是提供一种驱动电路、显示面板和显示装置，减小信号延迟的差异。

本发明公开了一种驱动电路，包括：驱动电路板；连接到所述驱动电路板的多个栅极驱动芯片；连接所述驱动电路板与所述栅极驱动芯片的连接线，设置为传输信号给所述栅极驱动芯片；连接于所述栅极驱动芯片与所述显示面板的栅线之间的扇出线，与同一个所述栅极驱动芯片连接的所述扇出线形成一个扇出区，所述扇出区按照所述信号的传输方向排列设置；以及设置于所述扇出区的附加导电膜，每个所述扇出区设置的附加导电膜的面积不同，按所述信号的传输方向，所述附加导电膜与每个所述扇出区的所述扇出线重叠的总面积逐个递减。

可选的，每个所述扇出区中设置的所述附加导电膜的起始界线和结束界线平行，且与所述基板的第二边平行。

可选的，按照所述信号的传输方向，所述附加导电膜设置于第一个所述扇出区至倒数第二个所述扇出区上。

可选的，所述附加导电膜对应每条所述扇出线设置，同一所述扇出区内的设置的所述附加导电膜与每条所述扇出线重叠的面积相同。

可选的，一个所述扇出区对应设置一整块的所述附加导电膜。

可选的，每个所述扇出区之间的信号延迟的时间常数相同。

可选的，所述扇出区的信号延迟的时间常数为：τ＝(rw+rf)(cw+cf)，其中，rw和cw为一个所述扇出区连接的所述连接线的电阻和电容，rf和cf为一个所述扇出区的电阻和电容。

可选的，所述附加导电膜由氧化铟锡导电膜与金属导电膜结合而成。

本发明还公开了一种显示面板，所述显示面板包括多条栅线，以及驱动所述栅线的如上述的驱动电路。

本发明还公开了一种显示装置，所述显示装置包括上述的显示面板。

由于每个扇出区之间是通过连接线连接的，连接线本身带有一定的电阻，就会对信号的传输产生一定的影响，根据信号延迟的时间常数τ＝rc，r为电阻，c为电容，本发明在扇出区增加附加导电膜来形成一个补偿电容，来增大前面扇出区的信号延迟的时间常数，使各个扇出区的信号延迟的时间常数相等，从而使每个扇出区的信号同步输出。

附图说明

所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1是本发明的一实施例的一种阵列基板的结构的示意图；

图2是本发明的一实施例的扇出区的剖面结构的示意图；

图3是本发明的一实施例的一个扇出区设置附加导电膜的示意图；

图4是本发明的另一实施例的一个扇出区设置附加导电膜的示意图；

图5是本发明的另一实施例的一个扇出区设置附加导电膜的示意图；

图6是本发明的一实施例的一种显示装置的示意图。

其中，100、显示面板；200、彩膜基板；210、玻璃衬底；220、色阻；230、第一导电膜；300、阵列基板；310、源极驱动芯片；320、栅极驱动芯片；330、连接线；340、扇出区；341、扇出线；350、附加导电膜；351、氧化铟锡导电膜；352、金属导电膜；360、绝缘层；370、钝化层；380、第一边；390、第二边；400、显示装置；500、栅线；600、驱动电路板；700、驱动电路。

具体实施方式

需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。

在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。

另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本申请的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

如图1所示，信号从源极驱动芯片310传入，经过连接线330进入扇出线341，然后再进入显示面板100内的显示区域(aa，activearea)。

下面参考附图和可选的实施例对本发明作进一步说明。

如图1所示，作为本发明的一实施例，公开了一种显示面板100，包括基板、多组栅线500和驱动栅线500的驱动电路700，所述驱动电路700包括驱动电路板600；设置在基板的第一边380的多个源极驱动芯片310，连接于驱动电路板600上；设置在基板的第二边390的多个栅极驱动芯片320，连接于源极驱动芯片310或驱动电路板600上；连接驱动电路板600与栅极驱动芯片320的连接线330，设置为传输信号给栅极驱动芯片320；连接于栅极驱动芯片320与显示面板100的栅线500的扇出线341，与同一个栅极驱动芯片320连接的扇出线341形成一个扇出区340，扇出区340按照信号的传输方向排列设置；以及设置于扇出区340的附加导电膜350，每个扇出区340设置的附加导电膜350的面积不同，按信号的传输方向，附加导电膜350与每个扇出区340的扇出线341重叠的总面积逐个递减，附加导电膜350仅设置在第一个扇出区340至倒数第二个扇出区340上，最后一个扇出区不进行设置，每个扇出区340中设置的附加导电膜350的起始界线和结束界线平行，且与基板的第二边390平行；对于有n个扇出区340的显示面板100，信号延迟的时间常数τ1＝τ2＝τ3……＝τn，即为：(rw1+rf1)(cw1+cf1)＝(rw1+rw2+rf2)(cw1+cw2+cf2)＝(rw1+rw2+rw3+rf3)(cw1+cw2+cw3+cf3)＝……＝(rw1+rw2+rw3+……rwn+rfn)(cw1+cw2+cw3+……+cwn+cfn)。

在上述的计算公式中，所有的r值都能通过计算得出，各个cw的值是计算得出，唯一的变量就为cf，控制各个扇出区340的cf值就能使各个扇出区340的信号延迟的时间常数τ相等，控制cf值的手段是通过增设附加导电膜350来与扇出线341形成一个电容，控制附加导电膜350与扇出线341的重叠面积来控制cf值的大小，来使得各个扇出区340的信号同步输出，使栅线500给画素充电均匀，画面显示更均匀。

其中，基板为阵列基板300，第一边380和第二边390为阵列基板300的两个相互垂直的相邻边，附加导电膜350为悬空状态的，不与其他元器件连接。

如图1和图2所示，作为本发明的另一实施例，公开了一种显示面板100，显示面板100包括彩膜基板200和阵列基板300，彩膜基板200包括玻璃衬底210、色阻220和第一导电膜230，色阻220设置在玻璃衬底210上，第一导电膜230设置在色阻220上；阵列基板300包括源极驱动芯片310、栅极驱动芯片320、连接线330、扇出线341、附加导电膜350、绝缘层360和钝化层370；源极驱动芯片310通过连接线330与栅极驱动芯片320连接，同一侧的栅极驱动芯片320之间也以连接线330连接，与同一个栅极驱动芯片320连接的扇出线341形成一个扇出区340，扇出区340按照信号的传输方向排列设置，每个扇出区340对应设置附加导电膜350，不同的扇出区340设置的附加导电膜350的面积不同，按信号的传输方向，附加导电膜350与每个扇出区340的扇出线341重叠的总面积逐个递减，通过增加不同面积的附加导电膜350来增加不同大小的补偿电容。

其中，扇出线341信号延迟的时间常数τ的计算公式为：τ＝rc，其中，r为电阻，c为电容，电容c的计算公式其中，ε为介质介电电常数，s为两极板正对面积，π为圆周率，k为静电力常量，d为两极板间垂直距离，此方案中s为附加导电膜350与扇出线341的正对面积，通过控制附加导电膜350与扇出线341的正对面积s来得到不同的补偿电容c，具体的，附加导电膜350与扇出线341的正对面积s从第一个扇出区340往后逐个递减，补充电容c也是从第一个扇出区340往后逐个递减。

在栅极驱动芯片320之间的信号传输过程中，扇出线341会因为连接线330的电阻而产生信号延迟，从时间常数公式τ的计算公式来看，信号延迟的时间常数τ受电阻r和电容c的影响。因为每个栅极驱动芯片320之间连接线330的电阻的影响，每个扇出区340的信号会产生延迟，在扇出区340设置一层附加导电膜350，与扇出线341形成一个电容c；连接线330连接到每个扇出区340的长度不同，产生影响的电阻r大小也不同，由电容c的计算公式来看，通过控制附加导电膜350与扇出线341的正对面积s来控制电容的大小，每个扇出区340设置不同面积的附加导电膜350，来使各个扇出区340的时间常数τ一致，使信号同时输出，使栅线500给画素充电均匀，画面显示更均匀。

具体的，对于第一个扇出区340的某一条扇出线341，其信号延迟的时间常数τ1＝(rw1+rf1)(cw1+cf1)，其中，连接线330按照信号的传输方向排列，rw1、cw1分别为第一条连接线330的电阻和电容，rf1、cf1分别为第一个扇出区340中扇出线341的电阻和电容；对于第一条连接线330的电阻rw1＝rs×lw1/ww1，其中lw1、ww1分别为第一条连接线330的长度和宽度；同理可得第一个扇出区340的电阻rf1＝rs×lf1/wf1。对于没有附加导电膜350覆盖的连接线330，其电容cw1是连接线330与彩膜基板200的第一导电膜230形成的，电容：cw1＝ε0·εl·sw1/d1，其中ε0为绝对介电常数，εl为液晶的相对介电常数，sw1为连接线330的面积，d1为液晶盒的厚度，介于3-4um之间。对于扇出线341，假设覆盖附加导电膜350部分的扇出线341长度为lf11，没有覆盖附加导电膜350部分的扇出线341长度为lf12，lf11+lf12＝lf1，对于覆盖附加导电膜350部分的扇出线341的电容，包括扇出线341与附加导电膜350之间的电容、扇出线341与彩膜基板200侧的第一导电膜230之间电容两部分：cf11＝ε0·εp·sf11/d2+ε0·εl·sf11/d1，sf11＝wf1·lf11，其中εp为绝缘层360和钝化层370的介电常数，d2为绝缘层360和钝化层370的厚度之和。由于εp≈εl，而d1≥d2，因此在粗略计算中，电容cf11计算公式中的第二项可以忽略。

对于没有覆盖附加导电膜350的扇出线341部分，其电容只包括扇出线341与彩膜基板200侧的第一导电膜230的电容：cf12＝ε0·εl·sf12/d1，其中sf12＝wf1·lf12，wf1为扇出区340的宽度。因此扇出区340的电容包括覆盖附加导电膜350与不覆盖附加导电膜350部分导线的电容之和：cf1＝cf11+cf12。同理，可以计算得到第二个扇出区340某一条扇出线341信号延迟的时间常数，在一个显示面板100的设计中，不同栅极驱动芯片320对应的扇出线341的设计相同，所以rf1＝rf2，不同之处在于，第二个扇出区340引入了第二根连接线330产生影响的计算部分，第二个扇出区340的信号延迟的时间常数为：τ2＝(rw1+rw2+rf2)(cw1+cw2+cf2)。每个扇出区的之间的信号延迟的时间常数相同，使τ1＝τ2，即(rw1+rf1)(cw1+cf1)＝(rw1+rw2+rf2)(cw1+cw2+cf2)，在上述的所有参数中，所有r值都可以通过带入已有的参数计算得出，连接线330的c值也可以计算得出，唯一的变量在于相邻两个扇出区340的覆盖附加导电膜350部分的扇出线341长度不同导致的c值变量，通过上式可以得到相邻扇出区340各自覆盖附加导电膜350的长度的关系，从而精确控制相邻cof走线的信号延迟。另外从上式可以得出，rw1+rf1＜rw1+rw2+rf2，欲使等式成立，则cw1+cf1＞cw1+cw2+cf2，即cf1＞cf2，所以第一个扇出区340上方覆盖的附加导电膜350的面积要大于第二个扇出区340的附加导电膜350的面积。

对于设有n个扇出区340的显示面板100，信号延迟的时间常数τ1＝τ2＝τ3……＝τn，即(rw1+rf1)(cw1+cf1)＝(rw1+rw2+rf2)(cw1+cw2+cf2)＝(rw1+rw2+rw3+rf3)(cw1+cw2+cw3+cf3)＝……＝(rw1+rw2+rw3+……+rwn+rfn)(cw1+cw2+cw3+……+cwn+cfn)；可以得出rw1+rf1＜rw1+rw2+rf2＜rw1+rw2+rw3+rf2＜rw1+rw2+rw3+……+rwn+rf2，因此cw1+cf1＞cw1+cw2+cf2＞cw1+cw2+cw3+cf2＞cw1+cw2+cw3+……+cwn+cf2，即cf1＞cf2＞cf3＞……＞cfn。

第一个扇出区340上的附加导电膜350的覆盖面积设置为最大，往后按顺序逐个递减，使各个扇出区340的补偿电容值按顺序逐个递减，使得各个扇出区340的信号延迟的时间常数相等，从而使信号同步输出，使栅线500给画素充电均匀，画面显示更均匀。

在一实施例中，按照信号的传输方向，附加导电膜350设置于第一个扇出区340至倒数第二个扇出区340上，最后一个扇出区340不设置附加导电膜350。以最后一个扇出区340的信号延迟的时间常数为基准来计算前面的扇出区340的信号延迟的时间常数，使第一个扇出区340到倒数第二个扇出区340的信号延迟的时间常数都等于最后一个扇出区340的信号延迟的时间常数，这样在最后一个扇出区340就不用设置附加导电膜350，节省工序和材料。

如图2和图3所示，在一实施例中，阵列基板300包括绝缘层360和钝化层370，绝缘层360设置在扇出线341上，钝化层370设置在绝缘层360上，附加导电膜350对应每条扇出线341设置在钝化层370上，同一扇出区340内设置的附加导电膜350与每条扇出线341重叠的面积相同。在同一扇出区340内设置的附加导电膜350与每条扇出线341重叠的面积相同，这样同一个扇出区340的每条扇出线341上增加的补偿电容相等，每条扇出线341信号延迟的时间常数也相等，使得同一个扇出区340的每条扇出线341的信号同步输出，使栅线500给画素充电均匀，画面显示更均匀。

具体的，附加导电膜350由氧化铟锡导电膜351与金属导电膜352结合而成，两者位置不做限定。

当然，附加导电膜350也可以设置在扇出区340的底部或其他位置；附加导电膜350也可单独为氧化铟锡导电膜351或金属导电膜352。

如图4所述，在一实施例中，每个扇出区340中设置的附加导电膜350的起始界线和结束界线平行，且与阵列基板300的第二边390平行，起始界线和结束界线之间的竖直距离为l。在制作的过程中，通过控制距离l的值来使附加导电膜350的有效面积增大或减小，方便生产。

如图5所示，在一实施例中，一个扇出区340对应设置一整块的附加导电膜350，附加导电膜350的形状为梯形。直接一整块附加导电膜350进行覆盖，节省了部分对附加导电膜350进行处理的工序，将附加导电膜350的形状设置为梯形，减小附加导电膜350的无效面积，节省材料。当然，附加导电膜350也可以为其他形状，例如三角形、矩形、椭圆形等。

如图6所示，作为本发明的另一实施例，公开了一种显示装置400，显示装置400包括上述的显示面板100，所述显示面板100包括栅线500和驱动电路700。

本发明的技术方案可以广泛用于各种显示面板，如扭曲向列型(twistednematic，tn)显示面板、平面转换型(in-planeswitching，ips)显示面板、垂直配向型(verticalalignment，va)显示面板、多象限垂直配向型(multi-domainverticalalignment，mva)显示面板，当然，也可以是其他类型的显示面板，如有机发光二极管(organiclight-emittingdiode，oled)显示面板，均可适用上述方案。

以上内容是结合具体的可选的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。