防止读取数据出错的电路、方法及显示装置与流程

本申请涉及显示技术领域，特别涉及一种防止读取数据出错的电路、方法及显示装置。

背景技术：

tft-lcd(thinfilmtransistorliquidcrystaldisplay，薄膜晶体管液晶显示器)是当前平板显示的主要品种之一，已经成为了现代it、视讯产品中重要的显示平台。tft-lcd主要驱动原理是：系统主板将r/g/b压缩信号、控制信号及电源通过线材与pcb板上的连接器(connector)相连接，数据经过pcb板上的主控模块处理后，经pcb板，通过s-cof(source-chiponfilm)和g-cof(gate-chiponfilm)与显示区连接，从而使得lcd获得所需的电源及信号。

由于连接系统主板与pcb板的线材较长，寄生电容较大，主控模块读取存储器的数据时，容易出错，导致主控模块的数据被改写。

技术实现要素：

基于此，有必要针对主控模块读取存储器的数据时，容易出错的问题，提供一种防止读取数据出错的电路、方法及显示装置

一种防止读取数据出错的电路，用于防止主控模块读取的数据出错，所述防止读取数据出错的电路包括第一存储模块及选通模块，所述选通模块分别与所述主控模块及所述第一存储模块连接；所述选通模块用于接收第一信号并将所述第一信号转换成第二信号，以使得所述主控模块能够读取所述第一存储模块的第一待读取数据；所述第一存储模块包括：

第一控制单元，用于接收第二信号；

第一存储单元，用于存储第一预设数据；及

第二存储单元，用于存储第一待读取数据；

所述第一控制单元还用于根据所述第二信号将第一待读取数据与第一预设数据进行比较；所述第一控制单元还用于当所述第一待读取数据与所述第一预设数据不一致时，重新写入第一待读取数据至所述第二存储单元，以防止主控模块读取的数据出错。

在其中一个实施例中，所述第一控制单元还用于当所述第一待读取数据与所述第一预设数据不一致时，根据所述第二信号将第一待读取数据与第一预设数据进行多次比较并判断比较次数是否达到预设次数，还用于当比较次数达到预设次数时，重新写入第一待读取数据至所述第二存储单元。

在其中一个实施例中，还包括与所述主控模块连接的第二存储模块，所述第二存储模块用于接收第一信号；

所述第一信号使得所述主控模块不能够读取所述第二存储模块的第二待读取数据；

所述选通模块及所述第二存储模块还用于接收第二信号；所述选通模块还用于将所述第二信号转换成所述第一信号，以使得所述主控模块不能够读取所述第一存储模块的第一待读取数据；

所述第二信号用于使得所述主控模块能够读取所述第二存储模块的第二待读取数据。

在其中一个实施例中，所述第二存储模块包括：

第二控制单元，用于接收第二信号；

第三存储单元，用于存储第二预设数据；及

第四存储单元，用于存储第二待读取数据；

所述第二控制单元还用于根据所述第二信号将第二待读取数据与第二预设数据进行比较；所述第二控制单元还用于当所述第二待读取数据与所述第二预设数据不一致时，重新写入第二待读取数据至所述第四存储单元，以防止主控模块读取的数据出错。

在其中一个实施例中，所述选通模块包括：

电子开关，所述电子开关的第一端与所述主控模块连接，所述电子开关的第二端与所述第一存储模块连接；

电阻；及

电源，通过所述电阻与所述电子开关的第三端连接。

在其中一个实施例中，所述第一信号为高电平，所述第二信号为低电平。

一种防止读取数据出错的方法，用于防止主控模块读取的数据出错，所述防止读取数据出错的方法包括以下步骤：

接收第一信号并将所述第一信号转换成第二信号，以使得所述主控模块能够读取第一待读取数据；

接收第二信号；

根据所述第二信号将所述第一待读取数据与第一预设数据进行比较；

当所述第一待读取数据与所述第一预设数据不一致时，重新写入第一待读取数据，以防止主控模块读取的数据出错。

在其中一个实施例中，所述当所述第一待读取数据与所述第一预设数据不一致时，重新写入第一待读取数据，以防止主控模块读取的数据出错，具体包括：

当所述第一待读取数据与所述第一预设数据不一致时，执行步骤“根据所述第二信号将第一待读取数据与第一预设数据进行比较”；

判断比较次数是否达到预设次数；

当比较次数达到预设次数时，重新写入第一待读取数据，以防止主控模块读取的数据出错。

在其中一个实施例中，还包括：当所述第一待读取数据与所述第一预设数据一致时，读取所述第一待读取数据。

一种显示装置，包括显示面板和上述的防止读取数据出错的电路。

上述的防止读取数据出错的电路，通过在第一存储模块中设置分别存储第一预设数据的第一存储单元及存储第一待读取数据的第二存储单元，当主控模块需要读取第一存储模块的第一预设数据时，选通模块接收第一信号并将第一信号转换成第二信号，第一控制单元根据第二信号将第一待读取数据与第一预设数据进行比较，当所述第一待读取数据与所述第一预设数据不一致时，第一控制单元重新写入第一待读取数据至所述第二存储单元，以防止主控模块读取到的数据出错而被改写。

附图说明

图1为一实施例中的显示装置的结构示意图；

图2为一实施例中的防止读取数据出错的电路的原理框图；

图3为一实施例中的防止读取数据出错的方法的流程图；

图4为一实施例中的防止读取数据出错的方法的子流程图。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。

需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。

请参阅图1，图1为一实施例中的显示装置的结构示意图。所述显示装置包括系统主板10、印刷电路板20、主控模块30、显示面板50、栅极驱动器60及源极驱动器70。

印刷电路板20简称pcb(printedcircuitboard)。所述印刷电路板20是电子元器件的支撑体，是电子元器件电气连接的载体。所述印刷电路板20包括通讯接口21。在一实施例中，所述通讯接口21为lvds(lowvoltagedifferentialsignaling)接口。

所述系统主板10通过线材与所述印刷电路板20电连接。所述系统主板10用于将r/g/b压缩信号、控制信号及电源通过所述通讯接口21传输至所述印刷电路板20。

所述主控模块30设置于所述印刷电路板20上。所述主控模块30用于对r/g/b压缩信号、控制信号及电源进行处理并将处理后的r/g/b压缩信号、控制信号及电源分别传输至所述栅极驱动器60及所述源极驱动器70。

所述显示面板50包括多条扫描线51、多条数据线52及多个像素单元53。扫描线51也称为栅线，多条扫描线51沿第一方向延伸，沿第二方向排列。多条数据线52沿第二方向延伸，沿第一方向排列。换句话说，扫描线51和数据线52的延伸、排列方向是相反的，也就是数据线52的延伸方向为扫描线51的排列方向，数据线52的排列方向为扫描线51的延伸方向。同时第一方向、第二方向互相垂直，请参照图1，第一方向可以理解为垂直方向，也就是二维坐标里的y轴的延伸方向，第二方向可以理解为水平方向，也就是二维坐标里的x轴的延伸方向。

多个像素单元53呈矩阵排列，每个像素单元53分别与一条扫描线51及一条数据线52连接。具体的，每个像素单元53通过tft(thinfilmtransistorliquidcrystaldisplayer，薄膜晶体管)54分别与扫描线51及数据线52连接。每个像素单元53与薄膜晶体管54的漏极连接，薄膜晶体管54的栅极与扫描线51连接，薄膜晶体管54的源极与数据线52连接。每个像素单元53包括具有红色(red)、绿色(green)和蓝色(blue)三种不同颜色的三个子像素。

所述栅极驱动器60包括多个栅极驱动通道，以对应连接多条扫描线51。所述源极驱动器70包括多个源极驱动通道，以对应连接多条数据线52。所述栅极驱动器60根据所述控制信号及电源开启扫描线51，以打开与扫描线51连接的薄膜晶体管。所述源极驱动器70通过打开的薄膜晶体管54传输r/g/b信号至像素单元53，像素单元53根据所述r/g/b信号显示颜色信息，从而使得显示面板显示画面。

请参阅图2，为一实施例中的防止读取数据出错的电路的原理框图。所述防止读取数据出错的电路用于防止主控模块30读取的数据出错。所述防止读取数据出错的电路包括第一存储模块40及选通模块90，所述选通模块90分别与所述主控模块30及所述第一存储模块40连接。所述选通模块90用于接收第一信号并将所述第一信号转换成第二信号，以使得所述主控模块30能够读取所述第一存储模块40的第一待读取数据。所述第一存储模块40包括第一控制单元41、第一存储单元42及第二存储单元43。所述第一控制单元41用于接收第二信号。所述第一存储单元42用于存储第一预设数据，所述第二存储单元43用于存储第一待读取数据。所述第一控制单元41还用于根据所述第二信号将第一待读取数据与第一预设数据进行比较。所述第一控制单元41还用于当所述第一待读取数据与所述第一预设数据不一致时，重新写入第一待读取数据至所述第二存储单元43，以防止主控模块30读取的数据出错。

所述防止读取数据出错的电路用于防止主控模块30读取的所述第一存储模块40的数据出错，从而防止所述主控模块30的数据被改写。

所述主控模块30可以是时序控制器或电脑主机。

所述第一存储模块40为存储器。在一实施例中，所述第一存储模块40为eeprom(electricallyerasableprogrammablereadonlymemory，带电可擦写可编程读写存储器)。

所述主控模块30将从存储器读取到的数据进行处理后，通过所述栅极驱动器60及所述源极驱动器70传输至显示面板，从而使得显示面板显示画面。

所述第一预设数据为固定的标准数据。所述第一待读取数据为供所述主控模块30读取的数据。正常情况下，所述第一待读取数据与所述第一预设数据一致，所述主控模块30可以读取所述第一待读取数据。当所述第一待读取数据受到各种因素的影响而改变时，如，初始化过程会有不稳定的现象，又如，由于连接系统主板10与印刷电路板20的线材较长，寄生电容较大，所述主控模块30读取所述第一待读取数据时，所述第一待读取数据容易被改写。所述第一待读取数据与所述第一预设数据不一致，如果所述主控模块30读取与所述第一预设数据不一致的所述第一待读取数据，即所述主控模块30读取的数据被改写。如果所述主控模块30将读取到的被改写的数据传输至显示面板50，则显示面板50的显示将会出现异常。当所述第一待读取数据与所述第一预设数据不一致时，所述主控模块30可通过所述第一控制单元41重新写入第一待读取数据至所述第二存储单元43，以使得所述第一待读取数据与所述第一预设数据一致。在一实施例中，所述第一预设数据及所述第一待读取数据均为十六进制的数值。

所述第一控制单元41还用于当所述第一待读取数据与所述第一预设数据不一致时，根据所述第二信号将第一待读取数据与第一预设数据进行多次比较并判断比较次数是否达到预设次数，还用于当比较次数达到预设次数时，重新写入第一待读取数据至所述第二存储单元43。当所述第一待读取数据与所述第一预设数据不一致时，所述第一控制单元41将第一待读取数据与第一预设数据进行多次比较，以防止对所述第一待读取数据与所述第一预设数据是否一致判断的失误，如，所述第一存储模块40初始化的过程中，由于所述第一待读取数据的不稳定，所述第一待读取数据与所述第一预设数据不一致，当所述第一存储模块40初始化完成时，所述第一待读取数据稳定，所述第一待读取数据与所述第一预设数据一致，此时，所述主控模块30读取的数据不会被改写。在一实施例中，所述第一控制单元41将第一待读取数据与第一预设数据进行与操作，当比较结果为1时，第一待读取数据与第一预设数据一致，当比较结果为0时，第一待读取数据与第一预设数据不一致，所述预设次数为三次。所述预设次数可以根据实际需要进行设定。

所述防止读取数据出错的电路还包括与所述主控模块30连接的第二存储模块80。所述第二存储模块80用于接收第一信号。所述第一信号使得所述主控模块30不能够读取所述第二存储模块80的第二待读取数据。所述选通模块90及所述第二存储模块80还用于接收第二信号。所述选通模块90还用于将所述第二信号转换成所述第一信号，以使得所述主控模块30不能够读取所述第一存储模块40的第一待读取数据。

所述第二信号用于使得所述主控模块30能够读取所述第二存储模块80的第二待读取数据。通过设置所述第二存储模块80使得当所述第一存储模块40出现异常而不工作时，所述第二存储模块80可以替代所述第一存储模块40，使得所述主控模块30能够正常读取数据。

所述第二存储模块80为存储器。

所述第一信号及所述第二信号为系统主板通过线材传输至印刷电路板20上的连接器的控制信号。所述第一信号用于指示主控模块30需要读取第一存储模块40的数据，所述第二信号用于指示主控模块30需要读取第二存储模块80的数据。

所述显示装置还包括所述第一存储模块40、所述第二存储模块80及所述选通模块90。所述第一存储模块40、所述第二存储模块80及所述选通模块90均设置于所述印刷电路板20上。

所述第二存储模块80包括第二控制单元81、第三存储单元82及第四存储单元83。所述第二控制单元81用于接收第二信号。所述第三存储单元82用于存储第二预设数据，所述第四存储单元83用于存储第二待读取数据。所述第二控制单元81还用于根据所述第二信号将第二待读取数据与第二预设数据进行比较。所述第二控制单元81还用于当所述第二待读取数据与所述第二预设数据不一致时，重新写入第二待读取数据至所述第四存储单元83。当所述第二待读取数据与所述第二预设数据不一致时，所述主控模块30可通过所述第二控制单元81重新写入第二待读取数据至所述第四存储单元83，以使得所述第二待读取数据与所述第二预设数据一致，以防止主控模块30读取的数据出错。

所述第二预设数据为固定的标准数据。所述第二待读取数据为供所述主控模块30读取的数据。正常情况下，所述第二待读取数据与所述第二预设数据一致，所述主控模块30可以读取所述第二待读取数据。当所述第二待读取数据受到各种因素的影响而改变时，如，初始化过程会有不稳定的现象，又如，由于连接系统主板与印刷电路板20的线材较长，寄生电容较大，所述主控模块30读取所述第二待读取数据时，所述第二待读取数据容易被改写。所述第二待读取数据与所述第二预设数据不一致，如果所述主控模块30读取与所述第二预设数据不一致的所述第二待读取数据，即所述主控模块30读取的数据被改写。如果所述主控模块30将读取到的被改写的数据传输至显示面板50，则显示面板50的显示将会出现异常。当所述第二待读取数据与所述第二预设数据不一致时，所述主控模块30可通过所述第二控制单元81重新写入第二待读取数据至所述第四存储单元83，以使得所述第二待读取数据与所述第二预设数据一致。在一实施例中，所述第二预设数据及所述第二待读取数据均为十六进制的数值。

通过在所述系统主板10与所述第一存储模块40之间设置所述选通模块90，使得系统主板10能够通过第一信号选择第一存储模块40工作而第二存储模块80不工作，进而所述主控模块30能够读取所述第一存储模块40的第一待读取数据，通过第二信号选择第二存储模块80工作而第一模块不工作，进而所述主控模块30能够读取所述第二存储模块80的第二待读取数据，从而当其中一个存储模块出现故障无法正常工作时，主控模块30能够读取另一个存储模块的数据，确保显示面板的正常显示。

需要说明的是，所述第一存储模块40及所述第二存储模块80均与所述系统主板10连接。

所述选通模块90包括电子开关q1、电阻r1及电源vdd。所述电子开关q1的第一端与所述系统主板10连接，所述电子开关q1的第二端与所述第一存储模块40连接。所述电源vdd通过所述电阻r1与所述电子开关q1的第三端连接。

在一实施例中，所述第一信号为高电平，所述第二信号为低电平。当所述电子开关q1的第一端接收到高电平时，所述电子开关q1截止，进而所述电子开关q1的第三端为低电平，从而实现将传输至所述选通模块90的第一信号转换成第二信号，所述第一存储模块40不工作。当所述电子开关q1的第一端接收到低电平时，所述电子开关q1导通，进而所述电子开关q1的第三端为高电平，从而实现将传输至所述选通模块90的第二信号转换成第一信号，所述第一存储模块40工作。

在本实施方式中，所述电子开关q1为pmos管或pnp型三极管，所述电子开关q1的第一端、第二端及第三端分别对应pmos管的栅极、源极及漏极或pnp型三极管的基极、发射极及集电极。在其它实施方式中，所述电子开关q1可以为其它具有相似功能的开关。所述电子开关q1采用的是mos场效应管或三极管，损耗小，响应快，稳定可靠。

所述第一存储模块40还包括第一接口44、第二接口45及地址接口46。所述第一接口44用于接收所述主控模块30传输的时钟控制信号，所述时钟控制信号用于控制所述第一存储模块40的工作。所述第二接口45用于与所述主控模块30之间进行数据传输，数据传输包括所述主控模块30将数据写入所述第二存储单元43及所述主控模块30读取所述第二存储单元43的数据。所述地址接口46用于标识所述第一存储模块40的地址。

综上所述，上述的防止读取数据出错的电路，通过在第一存储模块40中设置分别存储第一预设数据的第一存储单元42及存储第一待读取数据的第二存储单元43，当主控模块30需要读取第一存储模块40的第一预设数据时，选通模块接收第一信号并将第一信号转换成第二信号，第一控制单元41根据第二信号将第一待读取数据与第一预设数据进行比较，当所述第一待读取数据与所述第一预设数据不一致时，第一控制单元41重新写入第一待读取数据至所述第二存储单元43，以防止主控模块30读取到的数据出错而被改写。

请参阅图3，其为本申请较佳实施例提供的防止读取数据出错的方法的流程图。所应说明的是，本申请的方法并不受限于下述步骤的顺序，且其他实施例中，本申请的方法可以只包括以下步骤的其中一部分，或者其中的部分步骤可以被删除。此外，在其他实施方式中，一个步骤可以被拆分为多个步骤，或者多个步骤也可以合并为一个步骤。

步骤s1，接收第一信号并将所述第一信号转换成第二信号，以使得所述主控模块能够读取第一待读取数据。

步骤s2，接收第二信号。

步骤s3，根据所述第二信号将第一待读取数据与第一预设数据进行比较。

步骤s4，当所述第一待读取数据与所述第一预设数据不一致时，重新写入第一待读取数据，以防止主控模块读取的数据出错。

步骤s5，当所述第一待读取数据与所述第一预设数据一致时，读取所述第一待读取数据。

请参阅图4，其为一实施例中步骤s4的子流程图。

步骤s31，当所述第一待读取数据与所述第一预设数据不一致时，执行步骤“根据所述第二信号将第一待读取数据与第一预设数据进行比较”。

步骤s32，判断比较次数是否达到预设次数。

步骤s33，当比较次数达到预设次数时，重新写入第一待读取数据，以防止主控模块读取的数据出错。

需要说明的是，前述的实施例中，对防止读取数据出错的电路的解释说明也适用于该实施例的防止读取数据出错的方法，其实现原理类似，此处不再赘述。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。