显示器像素及其操作方法与流程

本专利申请要求2018年9月7日提交的美国专利申请no.16/125,449以及2018年6月5日提交的临时专利申请no.62/680,911的优先权，这些专利申请据此全文以引用方式并入本文。

本公开整体涉及电子设备，并且更具体地涉及具有显示器的电子设备。

背景技术：

电子设备通常包括显示器。例如，蜂窝电话和便携式计算机包括用于向用户呈现信息的显示器。

显示器，诸如有机发光二极管显示器，具有基于发光二极管的显示器像素阵列。在这种类型的显示器中，每个显示器像素都包括发光二极管和薄膜晶体管，薄膜晶体管用于控制向发光二极管施加信号以产生光。

例如，显示器像素常常包括驱动薄膜晶体管和直接连接到驱动薄膜晶体管的栅极端子的开关晶体管，驱动薄膜晶体管控制流经发光二极管的电流量。开关晶体管被实现为半导电氧化物晶体管，它在开关晶体管被关断时通常表现出低泄漏。半导电氧化物开关晶体管的这种低泄漏性质有助于在驱动薄膜晶体管向发光二极管传递电流以产生光时在显示器像素的给定发光期间内保持驱动薄膜晶体管的栅极端子处的电压相对恒定。

然而，半导电氧化物开关晶体管在显示器的寿命期间表现出可靠性问题。具体地讲，半导电氧化物晶体管具有在半导电氧化物晶体管反复导通和关断时随时间漂移的阈值电压。在半导电氧化物晶体管的阈值电压改变时，驱动薄膜晶体管的栅极端子处的电压也将在即将发光之前受到影响。这直接影响流过发光二极管的电流，这会控制显示器像素产生的光量或亮度。发光二极管电流对半导电氧化物开关晶体管的阈值电压的这种敏感度增加了发生非理想显示行为的风险，诸如整个显示器上的亮度不均匀性，显示器寿命期间的亮度下降，显示器寿命期间不期望的色移(例如，在显示器上导致青色/发绿色调)等。

技术实现要素：

电子设备可包括具有显示器像素阵列的显示器。显示器像素可以是有机发光二极管显示器像素。每个显示器像素可包括发光二极管；与发光二极管串联耦接的驱动晶体管；耦接于驱动晶体管的漏极端子和栅极端子之间的第一半导体类型的晶体管(例如，半导电氧化物薄膜晶体管)；插置在第一半导体类型的晶体管和驱动晶体管的栅极端子之间的第二半导体类型的晶体管(例如，硅薄膜晶体管，诸如低温多晶硅晶体管)；与驱动晶体管和发光二极管串联耦接的第一发射晶体管；与驱动晶体管和电源线串联耦接的第二发射晶体管；直接耦接到发光二极管的初始化晶体管；以及直接耦接到驱动晶体管的源极端子的数据加载晶体管。具体地讲，半导电氧化物晶体管可被配置为减少驱动晶体管的栅极端子处的泄漏，并且硅晶体管可被配置为降低流过发光二极管的发射电流对半导电氧化物晶体管的阈值电压的敏感度。

每个显示器像素还可包括耦接到驱动晶体管的栅极端子的存储电容器(例如，被配置为存储用于显示器像素的数据信号的存储电容器)以及直接耦接到半导电氧化物晶体管的源极端子或漏极端子的匹配电容器。匹配电容器可被配置为减小在半导电氧化物晶体管关断时流过半导电氧化物晶体管的再平衡电流。匹配电容器一般可显著小于存储电容器(例如，匹配电容器可比存储电容器至少小两倍，比存储电容器至少小四倍，至少小八倍，至少小10倍，小2-10倍，小10-20倍，小20-100倍，小100-1000倍，或比存储电容器小超过1000倍)。

在一种适当的布置中，半导电氧化物晶体管具有被配置为接收扫描控制信号的栅极端子，而硅晶体管具有被配置为接收不同于扫描控制信号的发射控制信号的栅极端子。在另一种适当的布置中，半导电氧化物晶体管和硅晶体管具有被配置为接收相同扫描控制信号的栅极端子。硅晶体管的阈值电压可大于半导电氧化物晶体管的阈值电压，以确保在扫描控制信号的下降沿处在关断半导电氧化物晶体管之前关断硅晶体管。以此方式配置和操作，电子设备将在整个显示器上表现出亮度均匀度，在显示器的寿命期间减小亮度下降，并且在显示器的寿命期间减少了色移。

根据另一种适当的布置，可使用调制显示器亮度的脉宽调制(pwm)方案控制显示器。pwm方案的占空比可每100-1000小时增大一次，以补偿显示器的任何亮度下降。

根据又一种适当的布置，可针对半导电氧化物晶体管的阈值电压的变化调整控制半导电氧化物晶体管的扫描控制信号，以补偿显示器中的任何亮度下降。例如，扫描控制信号的高电压电平可每至少300小时降低30-70mv，以帮助将显示器的亮度保持在期望水平。又如，扫描控制信号的低电压电平可每至少300小时升高30-70mv，以帮助将显示器的亮度保持在期望水平。

附图说明

图1是根据一个实施方案的例示性显示器诸如具有有机发光二极管显示器像素阵列的有机发光二极管(oled)显示器的图示。

图2是根据一个实施方案的低刷新率显示器驱动方案的图示。

图3a是被配置为产生对氧化物晶体管阈值电压敏感的发射电流的有机发光二极管显示器像素的电路图。

图3b是例示了图3a所示的关断有机发光二极管显示器像素中的半导电氧化物晶体管时电荷注入和时钟馈通的效果的图示。

图4是例示了图3a所示有机发光二极管显示器像素的操作的时序图。

图5a是例示了半导电氧化物晶体管的阈值电压以及硅晶体管的阈值电压如何随时间变化的图示。

图5b是例示了oled发射电流对图3a所示的有机发光二极管显示器像素中半导电氧化物晶体管的阈值电压敏感度的图示。

图6a是根据一个实施方案，被配置为产生对氧化物晶体管阈值电压具有低敏感度的发射电流的例示性有机发光二极管显示器像素的电路图。

图6b-图6g是示出了根据一些实施方案，在关断图6a的显示器像素中的氧化物半导体晶体管之后，用于减小再平衡电流的不同电容器配置的图示。

图7是例示了根据一个实施方案，图6a所示有机发光二极管显示器像素的操作的时序图。

图8是根据一个实施方案，被配置为产生对氧化物晶体管阈值电压具有低敏感度的发射电流的例示性有机发光二极管显示器像素的电路图，其中半导电氧化物晶体管和串联连接的硅晶体管由相同的扫描信号控制。

图9是例示了根据一个实施方案，图8所示有机发光二极管显示器像素的操作的时序图。

图10是根据一个实施方案，被配置为生成对应发射和扫描控制信号的例示性栅极驱动器电路的图示。

图11a是根据一个实施方案，与其他栅极驱动器电路相关联的接收控制信号的发射栅极驱动器的电路图。

图11b是例示了根据一个实施方案，图11a中所示发射栅极驱动器的操作的时序图。

图12是根据一个实施方案，比图11a中所示的发射栅极驱动器具有更少电容器的发射栅极驱动器的电路图。

图13a是示出了根据一个实施方案，可如何在显示器寿命期间增大发射信号的脉冲宽度以补偿亮度下降的时序图。

图13b是根据一个实施方案，可如何随时间调节发射信号的占空比的曲线图。

图13c是根据一个实施方案，可如何随时间在第一亮度设置处增大发射信号的脉冲宽度偏移的图示。

图13d是根据一个实施方案，可如何随时间在第二亮度设置处增大发射信号的脉冲宽度偏移的图示。

图14a是根据一个实施方案的高电平有效扫描控制信号的图示。

图14b是示出了根据一个实施方案，可如何调节高电平有效扫描控制信号的正电压电平以减轻显示器亮度下降时序图。

图14c是示出了根据一个实施方案，降低高电平有效扫描控制信号的正电压电平可如何帮助提升显示器亮度的曲线图。

图15a是根据一个实施方案的低电平有效扫描控制信号的图示。

图15b是示出了根据一个实施方案，可如何调节低电平有效扫描控制信号的低电压电平以减轻显示器亮度下降的时序图。

图15c是示出了根据一个实施方案，提高低电平有效扫描控制信号的低电压电平可如何帮助提升显示器亮度的曲线图。

具体实施方式

电子设备中的显示器可提供有用于在显示器像素阵列上显示图像的驱动器电路。图1中示出了例示性显示器。如图1所示，显示器14可具有一个或多个层，诸如基板24。诸如基板24的层可由诸如平面玻璃层的材料的平面矩形层形成。显示器14可具有显示器像素22的阵列以用于为用户显示图像。显示器像素22的阵列可由基板24上的显示器像素结构的行和列形成。这些结构可包括薄膜晶体管，诸如多晶硅薄膜晶体管、半导电氧化物薄膜晶体管等。在显示器像素22的阵列中可以有任意适当数目的行和列(例如，十个或更多个、一百个或更多个、或者一千个或更多个)。

可以利用焊料或导电粘合剂将显示驱动器电路诸如显示驱动器集成电路16耦接到导电路径诸如基板24上的金属迹线。显示驱动器集成电路16(有时称为定时控制器芯片)可包含用于通过路径25与系统控制电路通信的通信电路。通路25可由柔性印刷电路上的迹线或其他缆线形成。系统控制电路可位于电子设备中的主逻辑板上，电子设备诸如为蜂窝电话、计算机、平板计算机、电视、机顶盒、媒体播放器、手表、便携式电子设备、或正在使用显示器14的其他电子装置。在操作期间，系统控制电路可以为显示驱动器集成电路16提供与要经由路径25在显示器14上显示的图像有关的信息。为了在显示器像素22上显示图像，显示驱动器集成电路16可以向显示驱动器电路，诸如行驱动器电路18和列驱动器电路20，提供时钟信号和其他控制信号。行驱动器电路18和/或列驱动器电路20可由基板24上的一个或多个集成电路和/或一个或多个薄膜晶体管电路形成。

行驱动器电路18可以位于显示器14的左右边缘上，仅在显示器14的单个边缘上，或显示器14中的别处。在操作期间，行驱动器电路18可在水平线28(有时称为行线或“扫描”线)上提供行控制信号。因此，行驱动器电路18可有时称为扫描线驱动器电路。如果需要，行驱动器电路18还可用于提供其他行控制信号，诸如发射控制线。

可使用列驱动器电路20向多个对应的垂直线26上提供来自显示驱动器集成电路16的数据信号d。列驱动器电路20有时可以称为数据线驱动器电路或源驱动器电路。垂直线26有时称为数据线。在补偿操作期间，列驱动器电路20可使用路径诸如垂直线26来提供基准电压。在编程操作期间，利用线26向显示器像素22中加载显示数据。

每一数据线26都与相应列的显示器像素22相关联。多组水平信号线28通过显示器14水平延伸。电源路径及其他线也可将信号提供至像素22。每组水平信号线28都与相应行的显示器像素22相关联。每行中的水平信号线的数目可由被水平信号线独立控制的显示器像素22中的晶体管数目确定。不同配置的显示器像素可由不同数目的控制线、数据线、电源线等来操作。

行驱动器电路18可以断言(assert)显示器14中的行线28上的控制信号。例如，驱动器电路18可从显示驱动器集成电路16接收时钟信号和其他控制信号，并可响应于所接收的信号断言每行显示器像素22中的控制信号。可以依次处理显示器像素22的行，(例如)针对每帧图像数据的处理开始于显示器像素阵列的顶部，并结束于阵列的底部。在断言行中的扫描线时，由电路16提供给列驱动器电路20的控制信号和数据信号指示电路20对关联的数据信号d解复用并驱动到数据线26上，从而将利用出现在数据线d上的显示数据来对行中的显示器像素进行编程。显示器像素然后能够显示加载的显示数据。

在有机发光二极管(oled)显示器诸如显示器14中，每个显示器像素包含用于发射光的相应有机发光二极管。驱动晶体管控制从有机发光二极管输出的光量。显示器像素中的控制电路被配置为执行阈值电压补偿操作，使得来自有机发光二极管的输出信号的强度与加载到显示器像素中的数据信号的大小成比例，而与驱动晶体管的阈值电压无关。

显示器14可被配置为支持低刷新率操作。使用相对低的刷新率(例如，刷新率为1hz、2hz、1-10hz、小于100hz、小于60hz、小于30hz、小于10hz、小于5hz、小于1hz或其他适当低频率)操作显示器14可适用于输出静态或接近静态的内容的应用程序和/或适用于需要最小功耗的应用程序。图2是根据一个实施方案的低刷新率显示器驱动方案的图示。如图2所示，显示器14可在短数据刷新阶段(如周期t_refresh所指示)和延长的消隐周期t_blank之间交替。在时间段t_refresh期间，可刷新、“重涂”或更新每个显示器像素中的数据值。

例如，根据60hz的数据刷新操作，每个数据刷新周期t_refresh可为大约16.67毫秒(ms)，而每个周期t_blank可为大约1秒，使得显示器14的总体刷新率降低至1hz(作为低刷新率显示器操作的示例)。如此配置，可调节t_blank的持续时间以调谐显示器14的总体刷新率。例如，如果t_blank的持续时间被调谐为半秒，则总体刷新率将提高到2hz。又如，如果t_blank的持续时间被调谐为四分之一秒，则总体刷新率将提高到4hz。在本文所述的实施方案中，消隐间隙t_blank可以为t_refresh持续时间的至少两倍，t_refresh持续时间的至少10倍，t_refresh持续时间的至少20倍，t_refresh持续时间的至少30倍，t_refresh持续时间的至少60倍，t_refresh持续时间的2-100倍，t_refresh持续时间的超过100倍，等等。

在图3a中示出了可用于支持低刷新率操作的显示器14中的例示性有机发光二极管显示器像素22的示意图。如图3a所示，显示器像素22可包括存储电容器cst和晶体管，诸如n型(即，n沟道)晶体管t1、t2、t2、t3、t4、t5和t6。像素22的晶体管可以是由半导体诸如硅(例如，使用低温工艺沉积的多晶硅，有时称为ltps或低温多晶硅)、半导电氧化物(例如氧化铟镓锌(igzo))、或其他合适的半导体材料形成的薄膜晶体管。换句话讲，这些薄膜晶体管的有源区和/或沟道区可由多晶硅或半导电氧化物材料形成。

显示器像素22可包括发光二极管304。可向正电源端子300提供正电源电压vddel(例如，1v、2v、大于1v、0.5v到5v、1v到10v或其他合适的正电压)，并且可将接地电源电压vssel(例如，0v、-1v、-2v或其他合适的负电压)提供给地电源端子302。晶体管t2的状态控制通过二极管304从端子300流至端子302的电流的量，并且因此控制来自显示器像素22的发射光306的量。因此，晶体管t2有时被称为“驱动晶体管”。二极管304可具有相关联的寄生电容coled(未示出)。

端子308用于提供初始化电压vini(例如，诸如1v、2v、低于1v、1到5v的正电压或其他合适的电压)，以在二极管304未使用时帮助关断二极管304。来自显示驱动器电路诸如图1的行驱动器电路18的控制信号被提供至控制端子，诸如端子312、313、314和315。端子312和313可分别用作第一扫描控制端子和第二扫描控制端子，而端子314和315可分别用作第一发射控制端子和第二发射控制端子。扫描控制信号scan1和scan2可分别施加于扫描端子312和313。发射控制信号em1和em2可分别提供至端子314和315。数据输入端子诸如数据信号端子310耦接至图1的相应数据线26，以用于接收用于显示器像素22的图像数据。

晶体管t4、t2、t5和二极管304可串联耦接于电源端子300与电源端子302之间。具体地讲，晶体管t4具有耦接至正电源端子300的漏极端子、接收发射控制信号em2的栅极端子，以及耦接到晶体管t2和t3的源极端子(标记为节点n1)。晶体管的术语“源极”和“漏极”端子有时可互换地使用。驱动晶体管t2具有耦接到节点n1的漏极端子、耦接到节点n2的栅极端子，以及耦接到节点n3的源极端子。晶体管t5具有耦接到节点n3的漏极端子，接收发射控制信号em1的栅极端子，以及耦接到节点n4的源极端子。节点n4经由有机发光二极管304耦接到接地电源端子302。

晶体管t3、电容器cst和晶体管t6串联耦接于节点n1和端子308之间。具体地讲，晶体管t3具有耦接到节点n1的漏极端子，从扫描线312接收扫描控制信号scan1的栅极端子，以及耦接到节点n2的源极端子。存储电容器cst具有耦接至节点n2的第一端子和耦接至节点n4的第二端子。晶体管t6具有耦接至节点n4的漏极端子，经由扫描线312接收扫描控制信号scan1的栅极端子，以及经由端子308接收初始化电压vini的源极端子。

晶体管t1具有经由数据线310接收数据信号的漏极端子，经由扫描线313接收扫描控制信号scan2的栅极端子，以及耦接到节点n3的源极端子。以此方式连接，可断言发射控制信号em2以启用晶体管t4(例如，信号em2可被驱动至高电压电平以导通晶体管t4)；可断言发射控制信号em1以激活晶体管t5；可断言扫描控制信号scan2以导通晶体管t1；并且可断言扫描控制信号scan1以同时导通晶体管t3和t6。晶体管t4和t5有时可被称为发射晶体管。晶体管t6有时可被称为初始化晶体管。晶体管t1有时可被称为数据加载晶体管。

在一种适当的布置中，晶体管t3可被实现为半导电氧化物晶体管，而剩余的晶体管t1、t2和t4-t6为硅晶体管。半导电氧化物晶体管表现出比硅晶体管更低的泄漏，因此将晶体管t3实现为半导电氧化物晶体管将有助于在低刷新率下(例如，当信号scan1被取消断言(deassert)或驱动至低电平时通过防止电流通过t3泄漏)减少闪烁。

图4是示出图3a所示有机发光二极管显示器像素22的操作的时序图。在时间t1之前，信号scan1和scan2被取消断言(例如，扫描控制信号均处于低电压电平)，而信号em1和em2被断言(例如，发射控制信号均处于高电压电平)。当两个发射控制信号em1和em2都高时，发射电流将流过驱动晶体管t2进入对应的有机发光二极管304而产生光306(参见图3a)。发射电流有时被称为oled电流或oled发射电流，并且oled电流在二极管304处主动产生光的时间段称为发射阶段。

在时间t1，发射控制信号em1被取消断言(即，被驱动至低电平)以暂时中止发射阶段，这会开始数据刷新或数据编程阶段。在时间t2，信号scan1可被脉冲至高电平以激活晶体管t3和t6，这会将电容器cst两端的电压初始化为预定的电压差(例如，vddel减去vini)。

在时间t3，扫描控制信号scan1被脉冲至高电平，而信号scan2信号被断言并且同时信号em1和em2两者均被取消断言以从数据线310向显示器像素22中加载期望的数据信号。在时间t4，扫描控制信号scan1被取消断言(例如，驱动至低电平)，这表示数据编程阶段结束。在时间t4，信号scan1的下降沿可能是关键性事件，因为与晶体管t3的停用相关联的任何非预期寄生效应都将影响节点n2处的电压，这将直接影响相应发射阶段(例如，在重新断言发射控制信号时的时间t5)中的活动oled电流，并因此影响由像素22产生的所得亮度。

图3b是示出了在关断图3a的显示器像素22中半导电氧化物晶体管t3时，时钟馈通和电荷注入的效果的图示。如图3b所示，半导电氧化物晶体管t3具有耦接于其栅极端子和源极端子之间的寄生栅极到源极电容cgs以及耦接于其栅极端子和漏极端子之间的寄生栅极到漏极电容cgd。随着信号scan1被驱动至低电平，scan1脉冲的下降沿可经由寄生电容cgs耦接到节点n2。由于这种瞬态寄生耦接事件，节点n2可能经历瞬时电压偏移。下降信号沿行为从晶体管t3的栅极端子耦接到晶体管t3的源极端子的这种效应有时被称为“时钟馈通”。scan1时钟馈通的量是寄生电容cgs的函数，寄生电容cgs是晶体管t3的物理特性，其随时间推移保持相对固定。

随着信号scan1从高转换到低，电荷也可从半导电氧化物晶体管t3的栅极端子流向其源极端子(如电荷注入路径392所指示)并到达其漏极端子(如电荷注入路径390所指示)，这种现象有时被称为“电荷注入”。注入到节点n2中的电荷392的量和注入到节点n1中的电荷390的量通常可取决于节点n1和节点n2之间的电容的相对差。如果节点n1处的总有效电容与节点n2处的总有效电容之间的差值较小，则电荷注入量390和392将相对相似，因此节点n1和n2处的结束电压将相等。然而，如果节点n1处的总有效电容与节点n2处的总有效电容之间的差值很大，则电荷注入量390和392将是不同的。

当信号scan1被断言时，节点n1处的电压(vn1)和节点n2处的电压(vn2)相等。然而，当晶体管t3被关断时，时钟馈通和电荷注入的组合可导致vn1与vn2不匹配。如果在信号scan1下降时vn1不等于vn2，则源漏极再平衡电流或重组电流诸如电流i12可从节点n1流到节点n2或从节点n2流到节点n1，这将使得节点n2处的电压甚至在晶体管t3关断之后也发生变化。

由于时钟馈通和电荷注入两者均影响节点n2(短接到驱动晶体管t2的栅极端子)处的电压，因此这两种寄生效应都可能影响oled显示器像素22产生的亮度，因为oled发射电流的量至少部分地由晶体管t2的栅极电压设定。节点n2处的电压扰动量以及因此再平衡电流i12的量值可以是半导电氧化物晶体管t3的阈值电压的函数(即，i12取决于半导电氧化物晶体管阈值电压vth_ox)。尽管将晶体管t3实现为半导电氧化物晶体管有助于最小化驱动晶体管t2的栅极端子处的泄漏电流，但半导电氧化物晶体管t3可能存在可靠性问题。

在显示器像素22的数据编程操作期间，扫描时钟信号scan1可被上拉至高电压电平vsh(例如，10v、超过10v、1-10v、超过5v、1-5v、10-15v、20v、超过20v，或其他合适的正/升高电压电平)并且还被下拉到低电压电平vsl(例如，-5v、-1v、0至-5v、-5至-10v、小于0v、小于-1v、小于-4v、小于-5v、小于-10v，或其他合适的负/降低电压电平)。具体地讲，在发射阶段期间在半导电氧化物晶体管t3的栅极端子处施加负电压vsl会在晶体管t3上施加负栅极到源极电压应力，这可导致氧化物劣化(有时称为老化效应)，并且将导致vth_ox随时间推移而漂移。图5a是示出半导电氧化物晶体管t3的阈值电压如何随时间变化的图示。迹线500表示半导电氧化物晶体管t3在显示器14的寿命期间的阈值电压。如迹线500所示，vth_ox将随时间推移而变化(例如，在正常显示操作的1-4周内，在正常显示操作的1-12个月内，在显示操作的至少一年内，在显示操作的1-5年内，在显示操作的1-10年内，等等)。

图5b将oled发射电流ioled的百分比变化绘示为vth_ox中电压变化量的函数。迹线502示出了ioled对图3a的有机发光二极管显示器像素22中的晶体管t3的阈值电压vth_ox的敏感度。如图5b中的迹线502所示，如果vth_ox偏离标称阈值电压量1.5v，则电流ioled可增加大约50％，如果vth_ox偏离标称阈值电压量-1.5v，则电流ioled可减小大约40％。迹线502表示的oled电流对vth_ox变化的这种较高敏感度可能导致不理想的行为，诸如整个显示器内的亮度不均匀、随着vth_ox随时间漂移而出现亮度下降和显示器中不希望的色移。

为了帮助减轻与半导电氧化物晶体管t3相关联的可靠性问题，硅晶体管诸如n沟道ltps晶体管t7可被插置在半导电氧化物晶体管t3和节点n2之间(例如，参见图6a中的oled显示器像素22)。如图6a所示，硅晶体管t7具有在中间节点n5处连接到晶体管t3的源极端子的漏极端子、在节点n2处连接到驱动晶体管t2的栅极端子的源极端子，以及经由另一个发射线316接收发射控制信号em3的栅极端子。信号em3可被断言(例如，被驱动至高电平)以选择性地导通晶体管t7，并且可被取消断言(例如，被驱动至低电平)以选择性地关断晶体管t7。图6a中利用与图3a中的像素电路相同附图标记来标记的像素22的剩余部分使用类似布置互连，不需要详细地重复，以避免使本实施方案模糊不清。

图7是示出图6a所示类型的oled显示器像素22的操作的时序图。在时间t1之前，信号scan1和scan2被取消断言(例如，扫描控制信号均被驱动至vsl低电平)，而信号em1、em2和em3被断言(例如，发射控制信号均处于正电源电压电平)。当两个发射控制信号em1和em2都高时，发射电流将流过驱动晶体管t2进入对应的有机发光二极管304而在发射阶段期间产生光。当发射控制信号em3被断言时，节点n5经由硅晶体管t7有效地短接到节点n2。

在时间t1，发射控制信号em1被取消断言(例如，被驱动至低电平)以暂时中止发射阶段，这会开始数据编程阶段。在时间t2，信号scan1可被脉冲至高电平以激活晶体管t3和t6，这会将电容器cst两端的电压初始化为预定的电压差(例如，vddel减去vini)。在时间t3，扫描控制信号scan1被脉冲至高电平，而信号scan2信号被断言并且同时信号em1和em2两者均被取消断言以从数据线310向显示器像素22中加载期望的数据信号。

在时间t5，扫描控制信号scan1被取消断言(例如，驱动至低电平)，这表示数据编程阶段结束。如图7所示，发射控制信号em3可暂时被脉冲至低电平，脉冲宽度围绕信号scan1的下降时钟沿为δpw(例如，信号em3可在时间t4在scan1的下降沿之前被取消断言，并在时间t6在scan1之后被重新断言)。以此方式操作，在时间t5关断半导电氧化物晶体管t3之前首先关断硅晶体管t7。在发射阶段期间导通晶体管t7可帮助减少闪烁，因为如果晶体管t7被导通的话，不会有任何电流通过它泄漏。

当在时间t5关断半导电氧化物晶体管t3时，从信号scan1的下降沿诱发的时钟馈通和电荷注入可能会导致节点n5处的电压(vn5)与节点n1处的电压(vn1)不匹配，这将导致电流i15流过晶体管t3以重新平衡节点n1和n5。当晶体管t7之后被在时间t6导通时，vn5(其为晶体管t3的阈值电压vth_ox的函数)将与vn2重新平衡，这意味着驱动晶体管t2的栅极电压具有对vth_ox中的任何漂移敏感的风险。

为了帮助最小化再平衡电流i15并因此减轻oled电流对vth_ox的这种敏感度，可将匹配电容器诸如电容器cn5附接到节点n5(参见例如图6a)。电容器cn5的电容值使得节点n5处的总有效电容与节点n1处的总有效电容相等。换句话讲，电容器cn5应当具有允许vn1在时间t4scan1下降沿之后立即等于vn5的值，从而使流过半导电氧化物晶体管t3的任何可能的再平衡电流i15最小化。减小经过晶体管t3的再平衡电流i15的量(这是半导电氧化物晶体管t3的vth_ox的函数)，因此减小了节点n2处的驱动晶体管栅极电压(直接控制oled发射电流)对vth_ox的敏感度。电容器cn5可显著小于存储电容器cst(例如，cn5可比cst至少小两倍，比cst至少小四倍，至少小八倍，至少小10倍，小2-10倍，小10-20倍，小20-100倍，小100-1000倍，或比cst小超过1000倍)。

因此，硅晶体管t7的添加使得节点n1和n5之间能够进行电容匹配。匹配图3a的像素22中半导电氧化物晶体管t3的源极端子和漏极端子处的电容是不可行的，因为cst的电容相对较大。因此，将节点n1处的电容匹配到cst的任何尝试都会需要添加大的电容器，这会显著增大像素面积。与半导电氧化物晶体管t3相比，硅晶体管t7至少在时钟馈通和电荷注入方面表现出改善的物理特性。

一般来讲，与半导电氧化物晶体管t3相比，硅晶体管t7表现出显著更低的寄生栅极到源极电容cgs，这降低了在时间t6断言发射控制信号时的时钟馈通效应。在一种合适的布置中，硅晶体管t7可被实现为顶部栅极硅晶体管(例如，具有在ltps半导体材料上形成的金属栅极导体的薄膜晶体管)以优化实现最小的cgs。与顶部栅极硅晶体管相比，底部栅极硅晶体管(例如，具有在ltps半导体材料下面形成的金属栅极导体的薄膜晶体管)往往表现出相对较大的cgs。

与具有在显示器寿命内漂移的阈值电压vth_ox的半导电氧化物晶体管t3相比，硅晶体管t7的阈值电压vth_ltps随时间保持相对恒定(例如，参见图5a中的迹线550)。这是因为硅晶体管通常比半导电氧化物晶体管更可靠，至少在沟道完整性方面更可靠。因此，即使在时间t6导通晶体管t7，注入节点n2的电荷量和流过晶体管t7到达节点n2的再平衡电流i52的量将是恒定的并且随时间推移可预测。

通过这种方式配置，在发射控制信号em1和em2都高时，在时间t7由图6a的显示器像素22产生的对应oled电流对vth_ox变化显著更不敏感，如图5b中的迹线552所示。如迹线552所示，即使vth_ox偏离+/-1.5v，所造成的ioled变化也会至少小于20％、小于10％、小于5％、小于1％，比迹线502的敏感度低10倍，比迹线502的敏感度低20倍等。减轻oled电流对晶体管t3的vth_ox偏差的敏感度在整个显示器中提供了亮度均匀性，减小了显示器寿命期间的亮度下降，减小了显示器寿命期间的色移，并消除了显示器的其他不理想行为。

在图6a的实施例中，电容器cn5(例如，被配置为使节点n5处的总电容与节点n1处的总电容大致相等的分立电容器结构，以防止在信号scan1被取消断言之后再平衡电流流过半导电氧化物晶体管t3)被耦接于节点n5和正电源线300之间。这种特定配置仅为例示性的。图6b-图6g是示出了用于在关断图6a中的晶体管t3之后减小再平衡电流的不同电容器布置的图示。

图6b示出了另一种合适的布置，其中电容器cn5具有连接到节点n5的第一端子和连接到接地线302(即，在其上提供接地电源电压vssel的接地线)的第二端子。图6c示出了另一种合适的布置，其中电容器cn5具有连接到节点n5的第一端子和连接到发射线316的第二端子(即，提供发射控制信号em3的端子)。图6d示出了又一种合适的布置，其中电容器cn5具有连接到节点n5的第一端子和连接到扫描线312的第二端子(即，提供扫描控制信号scan1的端子)。

图6a-图6d中所示的实施例仅为例示性的，其中附加的电容匹配/平衡电容器cn5耦接到节点n5。附加电容器不必总是耦接到节点n5。在其他合适的实施方案中，可以转而将用于防止在信号scan1被取消断言之后再平衡电流流过半导电氧化物晶体管t3的附加电容平衡电容器附接到节点n1(例如，参见图6e-图6g中的电容器cn1)。图6e示出了一种合适的布置，其中电容器cn1具有连接到节点n1的第一端子和连接到扫描线312的第二端子(即，提供扫描控制信号scan1的端子)。图6f示出了另一种合适的布置，其中电容器cn1具有连接到节点n1的第一端子和连接到正电源线300的第二端子(即，提供正电源电压vddel的端子)。图6g示出了又一种合适的布置，其中电容器cn1具有连接到节点n1的第一端子和连接到接地线302的第二端子。

图6a-图6g中附加电容被耦接到节点n5和n1的实施例仅仅是例示性的。如果需要，可将附加电容耦接到节点n5和节点n1两者(即，在单一实施方案中，可将第一附加电容器附接到节点n5，而将第二附加电容器附接到节点n1)。一般来讲，可实施其他合适的方法，以确保当晶体管t3关断时vn5基本上等于vn1，并且在信号scan1被取消断言之后使流过晶体管t3的再平衡电流最小化。

通常，驱动晶体管t2和半导电氧化物晶体管t3应被实现为n沟道薄膜晶体管。如果需要，其余晶体管t1和t4-t7可任选地被实现为p沟道薄膜晶体管。与n沟道晶体管相比，p沟道晶体管是低电平有效开关(即，p沟道晶体管需要在其栅极接收低电压信号以将其导通)。因此，如果晶体管t4被实现为p沟道晶体管(例如)，则信号em2的波形将为图7中所示内容的反转版本。

在另一种适当的布置中，晶体管t3和t6可被实现为半导电氧化物晶体管，而剩余的晶体管t1、t2、t4、t5和t7为硅晶体管。由于晶体管t3和t6均由信号scan1控制，因此将它们形成为相同的晶体管类型可有助于简化制造。

在另一种适当的布置中，晶体管t3、t6还有t2可被实现为半导电氧化物晶体管，而剩余的晶体管t1、t4、t5和t7为硅晶体管。驱动晶体管t2具有对像素22的发射电流至关重要的阈值电压。将驱动晶体管t2形成为顶部栅极半导电氧化物晶体管可有助于减少滞后(例如，顶部栅极igzo晶体管经历比硅晶体管小的阈值电压滞后)。如果需要，晶体管t1-t6可以全部为半导电氧化物晶体管。

图6a中硅晶体管t7接收单独的发射控制信号em3的实施例仅是例示性的。为了消除此附加发射线，硅晶体管t7可由扫描控制信号scan1控制(参见例如图8中的oled显示器像素22)。图8中的像素22的其余部分使用类似的布置互连，并且无需详细地重复以避免使本实施方案模糊不清。

图9是示出图8所示类型的oled显示器像素22的操作的时序图。在时间t1之前，信号scan1和scan2被取消断言(例如，扫描控制信号均被驱动至vsl)，而信号em1和em2被断言(例如，发射控制信号均处于正电源电压电平)。当两个发射控制信号em1和em2都高时，发射电流将流过驱动晶体管t2进入对应的有机发光二极管304而在发射阶段期间产生光。

在时间t1，发射控制信号em1被取消断言(例如，被驱动至低电平)以暂时中止发射阶段，这会发起数据编程阶段。在时间t2，信号scan1可被脉冲至高电平以激活晶体管t3、t6和t7，这会将电容器cst两端的电压初始化为预定的电压差(例如，vddel减去vini)。在时间t3，扫描控制信号scan1被脉冲至高电平，而信号scan2信号被断言并且同时信号em1和em2两者均被取消断言以从数据线310向显示器像素22中加载期望的数据信号。

在时间t4，扫描控制信号scan1被取消断言(例如，驱动至低电平)，这表示数据编程阶段结束。由于扫描控制信号scan1在图8的实施方案中控制晶体管t3和t7两者，因此晶体管t3和t7均可在scan1的下降沿处被关断。然而，通常期望的是在关断晶体管t3之前首先关断晶体管t7，以帮助将节点n2从半导电氧化物晶体管t3的寄生效应隔离。为了确保在信号scan1的下降沿在关断晶体管t3之前关断晶体管t7，可以为晶体管t3和t7提供不同的阈值电压电平。假设晶体管t3和t7均被实现为n沟道晶体管，则晶体管t7的阈值电压优选大于晶体管t3的阈值电压，使得晶体管t7将首先被关断。对于图6a-图6g的实施方案，也可能是这种情况。图9中的放大视图900中示出了这一事件序列。例如，在信号scan1在时间t4从vsh转换到vsl时，硅晶体管t7将在时间t4’首先被关断，而半导电氧化物晶体管t3将随后在时间t4”被关断。

在晶体管t7从时间t4至t4’被关断之前，仍将存在流过晶体管t3的电流i15，这将影响节点n2处的电压，因为晶体管t7仍然导通。如果电流i15流过晶体管t3以在晶体管t7导通的同时重新平衡节点n1和n5，则驱动晶体管t2的栅极电压将经受对vth_ox的任何漂移敏感的风险。为了帮助最小化，并因此减轻oled电流对vth_ox的这种敏感度，可将匹配电容器诸如电容器cn5附接到节点n5(参见例如图8)。电容器cn5的电容值使得节点n5处的总有效电容与节点n1处的总有效电容相等。换句话讲，电容器cn5应当具有允许vn1在时间t4scan1下降沿之后立即等于vn5的值，从而使流过半导电氧化物晶体管t3的任何可能的再平衡电流i15最小化。减小经过晶体管t3的再平衡电流i15的量(这是半导电氧化物晶体管t3的vth_ox的函数)，因此减小了节点n2处的驱动晶体管栅极电压(直接控制oled发射电流)对vth_ox的敏感度。此外，可进一步调谐电容器cn5的值以减少闪烁。

因此，硅晶体管t7的添加使得节点n1和n5之间能够进行电容匹配。匹配图3a的像素22中半导电氧化物晶体管t3的源极端子和漏极端子处的电容是不可行的，因为cst的电容相对较大。因此，将节点n1处的电容匹配到cst的任何尝试都会需要添加大的电容器，这会显著增大像素面积。与半导电氧化物晶体管t3相比，硅晶体管t7至少在时钟馈通和电荷注入方面表现出改善的物理特性。

一般来讲，与半导电氧化物晶体管t3相比，硅晶体管t7表现出显著更低的寄生栅极到源极电容cgs，这降低了在时间t6断言发射控制信号时的时钟馈通效应。在一种合适的布置中，硅晶体管t7可被实现为顶部栅极硅晶体管(例如，具有在ltps半导体材料上形成的金属栅极导体的薄膜晶体管)以优化实现最小的cgs。与具有在显示器寿命内漂移的阈值电压vth_ox的半导电氧化物晶体管t3相比，硅晶体管t7的阈值电压vth_ltps随时间保持相对恒定(例如，参见图5a中的迹线550)。这是因为硅晶体管通常比半导电氧化物晶体管更可靠，至少在沟道完整性方面更可靠。因此，即使在时间t4’关断晶体管t7，注入节点n2的电荷量和流过晶体管t7到达节点n2的再平衡电流i52的量将是恒定的并且随时间推移可预测。

通过这种方式配置，在发射控制信号em1和em2都高时，在时间t5由图8的显示器像素22产生的对应oled电流对vth_ox变化显著更不敏感，如图5b中的迹线552所示。降低oled电流对晶体管t3的vth_ox偏差的敏感度在整个显示器上提供了亮度均匀度，在显示器的寿命期间减少了亮度下降，在显示器的寿命期间减少了色移，并且减少了显示器的其他非理想行为。

在图8的实施例中，电容器cn5(例如，被配置为使节点n5处的总电容与节点n1处的总电容相等的分立电容器电路，以防止再平衡电流在信号scan1被取消断言时流过半导电氧化物晶体管t3)被耦接于节点n5和扫描线312之间。这种特定配置仅为例示性的。如果需要，可以任何合适的方式将一个或多个附加电容器部件耦接到节点n5和/或节点n1(参见例如图6a-图6g)。

结合图6-图9描述的各种实施方案仅为例示性的，其中诸如晶体管t7的硅晶体管和诸如电容器cn5或cn1的电容器用于降低oled发射电流对半导电氧化物晶体管t3的vth_ox的潜在变化的敏感度。一般来讲，这些技术可应用于任何类型的显示器像素，包括一个或多个驱动晶体管和至少三个伴随的开关晶体管、至少四个伴随的开关晶体管、至少五个伴随的开关晶体管、至少六个伴随的开关晶体管、1-10个相关联的开关晶体管、10个或更多个相关联的开关晶体管等，以帮助减少闪烁，提供亮度均匀度，并在低刷新率显示器的寿命期间防止亮度下降和色移。

可使用被形成为行驱动器电路18的一部分的相应扫描线驱动器电路和发射线驱动器电路(图1)来生成用于控制图6a中所示类型的像素22的各种扫描控制信号和发射控制信号。图10是被配置为生成对应发射和扫描控制信号的例示性栅极驱动器电路的图示。如图10所示，行驱动器电路18可包括被配置为生成发射控制信号em1的第一发射线驱动器1002、被配置为生成发射控制信号em2的第二发射线驱动器1004、被配置为生成发射控制信号em3的第三发射线驱动器1006、被配置为生成扫描控制信号scan1的第一扫描线驱动器1008，以及被配置为生成扫描控制信号scan2的第二扫描线驱动器1010。

可使用发射时钟信号的相应对来控制发射线驱动器的每个。例如，可使用第一时钟对em1_clk1和em1_clk2控制第一发射线驱动器1002，而可使用第二时钟对em2_clk1和em2_clk2控制第二发射线驱动器1004。具体地讲，可使用发射时钟对之一控制发射线驱动器1006。在图10的实施例中，使用第二时钟对em2_clk1和em2_clk2来控制发射线驱动器1006，如分别由路由路径1020和1022所示。还可使用扫描控制信号scan1和scan2来控制发射线驱动器1006，如分别由反馈路由路径1030和1032所示。使用和共享来自其他栅极驱动器的控制信号以这种方式控制发射线驱动器1006可显著减小电路面积。此外，虽然驱动器1002、1004、1008和1010可各自需要启动脉冲信号，但驱动器1006不需要单独的启动脉冲信号，这也有助于简化设计复杂性。

图11a是示出发射线驱动器1006的一种适当具体实施的电路图。如图11a所示，发射线驱动器1006可包括在第一电源线104(例如，在其上提供电压vsh的电源线)和第二电源线106(例如，在其上提供电压vel的电源线)之间串联耦接的上拉输出晶体管110和下拉输出晶体管112。电压vsh可为从扫描线驱动器1008和/或1010之一借用的正电源线，而电压vel可为从其他发射线驱动器1002和/或1004之一借用的负电源线。一般来讲，电压vsh可大于vddel，而电压vel可小于vssel。例如，如果vddel为8.5v，那么vsh可为10.5v。又如，如果vssel为0v，则vel可为-3v。这些示例仅是例示性的，并不用于限制本发明实施方案的范围。如果需要，vsh无需为固定电源电压，并且可独立地调节以提高灵活性。晶体管110的栅极端子可被标记为节点q，而晶体管112的栅极端子可被标记为节点qb。第一电容器cq耦接在晶体管110的栅极端子和源极端子两端，而第二电容器cqb耦接在晶体管112的栅极端子和源极端子两端。

可使用晶体管126将节点qb驱动至低电平或取消断言。晶体管126具有接收em_clk2(例如，图10的em1_clk2或em2_clk2)的栅极端子。另一方面，可使用串联耦接于第三电源线路102(例如，在其上提供电压veh的电源线)和节点qb之间的晶体管120、122和124来将节点qb驱动至高电平或对节点qb断言。电压veh可为从发射线驱动器1002和/或1004之一借用的正电源线。一般来讲，电压veh可大于vddel并且还大于vsh。例如，如果vsh为10.5v，那么veh可为12.5v。晶体管120具有接收em_clk1(例如，图10的em1_clk1或em2_clk1)的栅极端子。晶体管122具有接收scan2的栅极端子。晶体管124具有接收scan1的栅极端子。以这种方式串联连接，晶体管120、122和124形成逻辑与电路119，仅在所有信号em_clk1、scan1和scan2同时为高时将节点qb驱动至高电平。

可使用耦接于节点q和电源线102之间的晶体管130将节点q驱动至高电平或对节点q断言。晶体管130具有接收em_clk2的栅极端子。另一方面，可使用串联耦接于节点q和电源线106之间的晶体管132和134来将节点q驱动至低电平或对节点q取消断言。晶体管132具有从电源线102接收固定电源电压veh的栅极端子(即，晶体管132总是导通)。晶体管134具有接收扫描控制线scan1的栅极端子。以此方式配置，在驱动器1006处接收的所有控制信号都是从其他栅极驱动器电路借用的，这显著地降低了显示器边界区域要求。

图11b为时序图，示出了结合图11a所述类型的发射线驱动器1006的操作。如图11a所示，信号scan1和scan2具有不同的脉冲宽度，并且信号em_clk1是信号em_clk2的延迟版本。在时间t1，可首先使信号scan1脉冲到高电平，而信号scan2已经是高电平。断言信号scan1导通晶体管134，这会向电压vel驱动节点q并关断晶体管110。这有助于在晶体管112随后导通时消除任何潜在的驱动争用。

在时间t2，信号em_clk1被脉冲到高电平，这会导通晶体管120。由于此时所有信号em_clk1、scan1和scan2都为高，并且激活与逻辑119以拉高节点qb，这会导通下拉晶体管112以将信号em3驱动至低电平(如箭头150所示)。

信号em3将保持取消断言，直到时间t3，此时信号em_clk2被脉冲到高电平。当信号em_clk2被脉冲到高电平时，导通晶体管126以将节点qb拉向vel，这会关断晶体管112。这有助于消除与晶体管110的任何潜在的驱动争用。断言em_clk2还导通晶体管130以向veh拉动节点q，这会导通晶体管110以在发射周期的其余部分将信号em3驱动回高电平(如箭头152所示)。

如图11a所示，实现发射栅极驱动器1006尤其适合低频显示器操作，因为在上拉输出晶体管110的栅极端子处存在大电容器cq时，更容易将信号em3维持在高电压电平。然而，一般来讲，图11a的发射栅极驱动器1006可用于支持任何适当频率的显示器操作。

图12是示出发射线驱动器1006的另一种适当具体实施的电路图。具有与已经结合图11a描述的那些相同的附图标号和连接的结构部件不必重复，因为它们基本上具有相似的功能。不过，需注意，节点q是使用两级子驱动器电路控制的。如图12所示，驱动器1006可以包括与第二子驱动器级160-2串联连接的第一子驱动器级160-1。第一级160-1包括与电源线102和106之间的晶体管172串联连接的晶体管170。晶体管170具有接收em_clk2的栅极端子，而晶体管172具有接收scan1的栅极端子。级160-1的输出被标记为节点q'。第二级160-2包括与电源线102和106之间的晶体管182串联连接的晶体管180。晶体管180具有直接连接到节点q’的栅极端子，而晶体管182具有也接收scan1的栅极端子。级160-2的输出直接连接到节点q。

控制发射线驱动器1006的信号与已经相对于图11b示出和描述的那些信号相同，为了简洁起见，不需要重复这些信号的细节。与图11b中接收em_clk2的晶体管130直接耦接到节点q的设计相比，图12的双级具体实施能够帮助将从晶体管170的栅极端子耦接的时钟与节点q隔离。结果，可以使节点q处所需的总电容小得多。具体地讲，需注意，图12的设计甚至不需要横跨晶体管110的栅极和源极端子的分立电容器cq，这显著减小了电路面积。

图6-图12中涉及使用硅晶体管诸如晶体管t7隔离与氧化物晶体管t3相关联的阈值电压变化的实施方案仅是例示性的。根据另一种适当的布置，可随时间递增地调节发射信号的脉冲宽度以帮助补偿与氧化物晶体管t3相关联的预期阈值电压偏移。在发射操作期间，可使用脉宽调制(pwm)方案来切换发射控制信号(例如，参见图3的实施例中的发射控制信号em1和em2)以控制显示器的亮度。增大发射控制信号的脉冲宽度会增大pwm占空比，这会提高显示器的对应亮度。相反，减小发射控制信号的脉冲宽度会减小pwm占空比，这会降低显示器的对应亮度。

图13a是示出根据一个实施方案，可如何在显示器14的寿命期间增大发射信号的脉冲宽度以补偿亮度下降的时序图。如图13a所示，发射控制信号em(代表使用pwm方案控制的任何数量的发射控制信号)可在时间t0(即，当显示器仍然相对较新时)具有标称脉冲宽度pw。

在某个时间段之后并且在时间t1，由于氧化物晶体管t3的阈值电压漂移(例如)或一些其他时间老化效应，显示器14的亮度可能已经下降了某个量。介于t0和t1之间的时间量可为至少50小时，至少100小时，100至500小时，超过500小时或其他合适的操作时间段，在该时间段期间，显示器14可能发生不期望的亮度变化。为了减轻亮度下降，发射控制信号em的脉冲宽度可被增大脉冲宽度偏移量δt，使得总脉冲宽度现在增大到(pw+δt)。以此方式增大em的脉冲宽度增加了占空比，这会将降低的亮度提升回在时间t0的预期/初始水平。

在某个时间段之后并且在时间t2，由于氧化物晶体管t3的阈值电压漂移(例如)或一些其他时间老化效应，显示器14的亮度可能下降了更多。介于t1和t2之间的时间量可为至少50小时，至少100小时，100至500小时，超过500小时或其他合适的操作时间段，在该时间段期间，显示器14可能发生不期望的亮度变化。为了减轻亮度下降，发射控制信号em的脉冲宽度可被进一步增大另一脉冲宽度偏移量δt，使得总脉冲宽度现在增大到(pw+2*δt)。以此方式增大em的脉冲宽度进一步增加了占空比，这会将降低的亮度提升回在时间t0的预期/初始水平。

这个过程可无限期地继续，直到显示器14的生命周期结束。需注意，在时间tn，总脉冲宽度将被增加至(pw+n*δt)。在某一时刻(即，当占空比被推到了其100％的极限时)，不能再增大占空比。因此，时间tn应对应至少2年的正常操作使用、2-5年的标称操作使用、5-10年的标称操作使用或超过10年的标称操作使用。

图13b是根据一个实施方案，可如何随时间调节发射信号的占空比的曲线图。如图13b所示，在时间t0，发射控制信号的脉冲宽度处于其标称值处，因此占空比被设定为标称占空比水平dcnom。在时间t1，发射控制信号的脉冲宽度被增大第一偏移量，这会将占空比增大至dc1。在时间t2，发射控制信号的脉冲宽度被增大第二偏移量，这会将占空比增大至dc2。在时间t3，发射控制信号的脉冲宽度被增大第三偏移量，这会将占空比增大至dc3。这个过程可以无限期地继续，直到pwm占空比在100％达到最大。

图13c是示出了em信号脉冲宽度偏移随时间推移的影响的图示。迹线1302示出了如果脉冲宽度保持在固定水平(即，如果占空比从不改变)，随着时间推移亮度下降的百分比。在时间t1，可向标称脉冲宽度值pw施加第一量的脉冲宽度偏移a1，这将使亮度向上回到迹线1304上的第一对应点。在时间t2，可向标称脉冲宽度值pw施加第二量的累加脉冲宽度偏移a2，这将使亮度向上回到迹线1304上的第二对应点。在时间t3，可向标称脉冲宽度值pw施加第三量的累加脉冲宽度偏移a3，这将使亮度向上回到迹线1304上的第三对应点。在时间t4，可向标称脉冲宽度值pw施加第四量的累加脉冲宽度偏移a4，这将使亮度向上回到迹线1304上的第四对应点。这个过程可以无限期地继续，直到em的占空比达到100％。

图13c的实施例可对应于第一显示器亮度带(例如，第一用户选择的或外部提供的亮度设置)。一般来讲，脉冲宽度偏移量可在不同显示器亮度带上变化(即，不同的显示器亮度设置可能需要不同量的脉冲宽度增大)。类似于图13c，图13d的迹线1302示出了如果脉冲宽度在第一亮度带处保持在固定水平，随着时间推移亮度下降的百分比。图13d中的迹线1306示出了如果脉冲宽度在具有比第一亮度带更高的亮度输出的第二亮度带处保持在固定水平的情况下，随着时间推移亮度下降的百分比。

在时间t1，可向标称脉冲宽度值pw施加第一量的脉冲宽度偏移b1，这将使亮度向上回到迹线1304’上的第一对应点。在时间t2，可向标称脉冲宽度值pw施加第二量的累加脉冲宽度偏移b2，这将使亮度向上回到迹线1304’上的第二对应点。在时间t3，可向标称脉冲宽度值pw施加第三量的累加脉冲宽度偏移b3，这将使亮度向上回到迹线1304’上的第三对应点。在时间t4，可向标称脉冲宽度值pw施加第四量的累加脉冲宽度偏移b4，这将使亮度向上回到迹线1304’上的第四对应点。这个过程可以无限期地继续，直到em的占空比达到100％。

需注意，迹线1304'可基本上类似于迹线1304。然而，如图13c和图13d之间的并置所例示，em脉冲宽度偏移的量在不同的亮度设置下不同(即，a1不等于b1，a2不等于b2，a3不等于b3，a4不等于b4，a5不等于b5等)。换句话讲，可针对不同的亮度水平单独控制pwm偏移。如果需要，可将pwm偏移量普遍应用于所有亮度带以简化对显示器14的控制(即，对所有外部提供的亮度设置应用单个pwm增强序列)。

通常，结合图13a-图13d描述的用于保持显示器亮度的方法可应用于使用脉宽调制方案来控制其亮度的任何适当类型的显示器(例如，oled显示器、lcd显示器、等离子显示器或其他类型的显示器)。

如上文结合图3b所示，oled电流的量以及因此显示器亮度是电荷注入和源极-漏极再平衡电流的函数，电流在有问题的晶体管诸如氧化物晶体管t3被关断时发生。在本发明的实施方案中，氧化物晶体管t3由高电平有效扫描控制信号控制(即，将扫描控制信号scan1驱动至高电平以导通晶体管t3并且将其驱动至低电平以关断晶体管t3)。如图14a所示，信号scan1可被取消断言或从正电压电平vsh驱动至负电压电平vsl，以关断(在其他晶体管中的)晶体管t3。通常，注入到栅极节点n2的电荷的量(参见例如图3a)可如下表达：

qch＝cox(vsh-vd-vthox)(1)

类似地，源极-漏极电荷再平衡电流的量可如下表达：

如公式1和2的粗体部分所示，电荷注入量qch和再平衡电流水平i12两者都至少部分地与vsh和vth_ox之间的差值成正比。假设vth_ox随时间推移而降低(如图5a的实施例所示)，保持qch和i12恒定的方法随后将涉及以与vth_ox的漂移类似的节奏降低vsh。

图14b是时序图，示出了根据一个实施方案，可如何调节高电平有效扫描控制信号scan1的vsh以适应vth_ox的变化并从而减轻显示器亮度下降。在时间t0(即，当显示器仍然相对新时)，vsh可被偏置在标称正电源电平vshnom。

在某个时间段之后并且在时间t1，由于氧化物晶体管t3的阈值电压漂移，显示器14的亮度可能已经下降了某个量。介于t0和t1之间的时间量可为至少50小时，至少100小时，100至500小时，超过500小时或其他合适的操作时间段，在该时间段期间，显示器14可能发生不期望的亮度变化。为了减轻亮度下降，vsh可被降低电压偏移量δv，以与vth_ox的变化保持一致。偏移量δv可为10mv、10-50mv、50-100mv或用于适应vth_ox的电压漂移的其他合适的偏移量。

在某个时间段之后并且在时间t2，由于氧化物晶体管t3的阈值电压漂移进一步减小，显示器14的亮度可能已经下降更多。介于t1和t2之间的时间量可为至少50小时，至少100小时，100至500小时，超过500小时或其他合适的操作时间段，在该时间段期间，显示器14可能发生不期望的亮度变化。为了减轻亮度下降，vsh可被进一步降低另一电压偏移量δv，以与vth_ox的变化保持一致。这个过程可无限期地继续，直到显示器14的生命周期结束，持续至少2年的正常操作使用，2-5年的正常运行，5-10年的正常操作使用，或超过10年的正常操作使用。

图14c是示出降低扫描控制信号scan1的vsh可如何帮助提升显示器亮度的曲线图。如曲线1402所示，在显示器的寿命期间以线性或步进方式减小vsh可有助于提高其亮度以补偿由vth_ox的变化引起的非期望亮度下降。通常，图14b和图14c中所示的技术可被应用于具有阈值电压变化可能影响显示器亮度的晶体管的任何显示器像素。

氧化物晶体管t3由高电平有效扫描控制信号控制的以上示例仅是例示性的，并非旨在限制本发明实施方案的范围。根据其他适当的实施方案，氧化物晶体管t3是由低电平有效扫描控制信号控制(即，将扫描控制信号scan1驱动至低电平以导通晶体管t3并且将其驱动至高电平以关断晶体管t3)的p沟道薄膜晶体管。如图15a所示，信号scan1可被取消断言或从负电压电平vsl驱动至正电压电平vsh，以关断(在其他晶体管中的)晶体管t3。上文所述的公式1和2对于p沟道晶体管也成立，只是将极性交换。换句话讲，保持qch和i12恒定将涉及以与vth_ox的漂移类似的节奏(假设对于p型晶体管，vth_ox随时间推移而增大)实际增加vsl。

图15b是时序图，示出了根据一个实施方案，可如何调节低电平有效扫描控制信号scan1的vsl以适应vth_ox的变化并从而减轻显示器亮度下降。在时间t0(即，当显示器仍然相对新时)，vsl可被偏置在标称接地电源电平vslnom。

在某个时间段之后并且在时间t1，由于氧化物晶体管t3的阈值电压漂移，显示器14的亮度可能已经下降了某个量。介于t0和t1之间的时间量可为至少50小时，至少100小时，100至500小时，超过500小时或其他合适的操作时间段，在该时间段期间，显示器14可能发生不期望的亮度变化。为了减轻亮度下降，vsl可被升高电压偏移量δv，以与vth_ox的变化保持一致。偏移量δv可为10mv、10-50mv、30-70mv、50-100mv或用于适应vth_ox的电压漂移的其他合适的偏移量。

在某个时间段之后并且在时间t2，由于氧化物晶体管t3的阈值电压漂移进一步增大，显示器14的亮度可能已经下降更多。介于t1和t2之间的时间量可为至少50小时，至少100小时，100至500小时，超过500小时或其他合适的操作时间段，在该时间段期间，显示器14可能发生不期望的亮度变化。为了减轻亮度下降，vsl可被进一步升高另一电压偏移量δv，以与vth_ox的变化保持一致。这个过程可无限期地继续，直到显示器14的生命周期结束，持续至少2年的正常操作使用，2-5年的正常运行，5-10年的正常操作使用，或超过10年的正常操作使用。

图15c是示出升高扫描控制信号scan1的vsl可如何帮助提升显示器亮度的曲线图。如曲线1502所示，在显示器的寿命期间以线性或步进方式逐步升高vsl可有助于提高其亮度以补偿由vth_ox的变化引起的非期望亮度下降。通常，图15b和图15c中所示的技术可被应用于具有阈值电压变化可能影响显示器亮度的晶体管的任何显示器像素。

根据一个实施方案，提供了一种显示器像素，该显示器像素包括发光二极管；与发光二极管串联耦接的驱动晶体管，该驱动晶体管包括漏极端子、栅极端子和源极端子；耦接于驱动晶体管的漏极端子和栅极端子之间的第一半导体类型的晶体管，该第一半导体类型的晶体管被配置为减小驱动晶体管的栅极端子处的泄漏，且该第一半导体类型的晶体管具有阈值电压；以及与第一半导体类型不同的第二半导体类型的晶体管，该第二半导体类型的晶体管夹置在第一半导体类型的晶体管和驱动晶体管的栅极端子之间，且该第二半导体类型的晶体管被配置为减小流过发光二极管的发射电流对第一半导体类型的晶体管的阈值电压的敏感度。

根据另一个实施方案，第一半导体类型的晶体管包括具有形成于半导电氧化物中的沟道的半导电氧化物薄膜晶体管。

根据另一个实施方案，第二半导体类型的晶体管包括具有形成于硅中的沟道的硅薄膜晶体管。

根据另一个实施方案，第一半导体类型的晶体管和第二半导体类型的晶体管都是n沟道薄膜晶体管。

根据另一个实施方案，第一半导体类型的晶体管是n沟道薄膜晶体管，第二半导体类型的晶体管是p沟道薄膜晶体管。

根据另一个实施方案，该显示器像素包括耦接至驱动晶体管的栅极端子的存储电容器，存储电容器被配置为存储用于显示器像素的数据信号；以及耦接到第一半导体类型的晶体管与第二半导体类型的晶体管之间的中间节点的匹配电容器，该匹配电容器被配置为减小第一半导体类型的晶体管关断时流过第一半导体类型的晶体管的再平衡电流。

根据另一个实施方案，该匹配电容器小于存储电容器。

根据另一个实施方案，该显示器像素包括耦接至驱动晶体管的栅极端子的存储电容器，存储电容器被配置为存储用于显示器像素的数据信号；以及耦接到驱动晶体管的漏极端子的匹配电容器，该匹配电容器被配置为减小第一半导体类型的晶体管关断时流过第一半导体类型的晶体管的再平衡电流。

根据另一个实施方案，第一半导体类型的晶体管具有被配置为接收扫描控制信号的栅极端子，并且第二半导体类型的晶体管具有被配置为接收不同于扫描控制信号的发射控制信号的栅极端子。

根据另一个实施方案，第一半导体类型的晶体管和第二半导体类型的晶体管具有被配置为接收相同扫描控制信号的栅极端子。

根据另一个实施方案，第一半导体类型的晶体管具有第一阈值电压，第二半导体类型的晶体管具有大于第一阈值电压的第二阈值电压。

根据另一个实施方案，该显示器像素包括与驱动晶体管和发光二极管串联耦接的第一发射晶体管；与驱动晶体管和发光二极管串联耦接的第二发射晶体管；直接耦接到发光二极管的初始化晶体管；以及直接耦接到驱动晶体管的源极端子的数据加载晶体管。

根据一个实施方案，提供了一种操作显示器像素的方法，该方法包括：在发射阶段期间，使用显示器像素中的驱动晶体管将发射电流输送至显示器像素中的发光二极管，该驱动晶体管包括漏极端子和栅极端子；使用耦接在驱动晶体管的漏极端子和栅极端子之间的第一半导体类型的晶体管来减小发射阶段期间驱动晶体管的栅极端子处的泄漏，该第一半导体类型的晶体管具有阈值电压；以及使用夹置在第一半导体类型的晶体管和驱动晶体管的栅极端子之间的第二半导体类型的晶体管来降低发射电流对第一半导体类型的晶体管的阈值电压的敏感度。

根据另一个实施方案，第一半导体类型的晶体管包括半导电氧化物薄膜晶体管，第二半导体类型的晶体管包括硅薄膜晶体管。

根据另一个实施方案，该方法包括向第一半导体类型的晶体管的栅极端子提供扫描控制信号，向第二半导体类型的晶体管的栅极端子提供不同于扫描控制信号的发射控制信号，以及在扫描控制信号的下降沿之前取消断言发射控制信号并在扫描控制信号的下降沿之后断言发射控制信号。

根据另一个实施方案，该方法包括向第一半导体类型的晶体管的栅极端子提供扫描控制信号，向第二半导体类型的晶体管的栅极端子提供扫描控制信号，并在扫描控制信号的下降沿处在关断第一半导体类型的晶体管之前关断第二半导体类型的晶体管。

根据一个实施方案，提供了一种电子设备，该电子设备包括具有显示器像素阵列的显示器，显示器像素阵列中的每个显示器像素包括发光二极管；与发光二极管串联耦接的驱动晶体管，该驱动晶体管包括漏极端子、栅极端子以及源极端子；耦接于驱动晶体管的漏极端子和栅极端子之间的半导电氧化物晶体管；以及耦接于半导电氧化物晶体管和驱动晶体管的栅极端子之间的硅晶体管。

根据另一个实施方案，显示器像素阵列中的每个显示器像素包括直接耦接到驱动晶体管的栅极端子的存储电容器，以及直接耦接到半导电氧化物晶体管的匹配电容器，该匹配电容器被配置为减小流过半导电氧化物晶体管的再平衡电流。

根据另一个实施方案，该匹配电容器显著小于存储电容器。

根据另一个实施方案，显示器像素阵列中的每个显示器像素包括与驱动晶体管和发光二极管串联耦接的第一发射晶体管；与驱动晶体管和发光二极管串联耦接的第二发射晶体管；直接耦接到发光二极管的初始化晶体管；以及直接耦接到驱动晶体管的源极端子的数据加载晶体管。

根据另一个实施方案，该电子设备包括被配置为向半导电氧化物晶体管的栅极端子和初始化晶体管的栅极端子输出第一扫描控制信号的第一扫描线驱动器电路；被配置为向数据加载晶体管的栅极端子输出第二扫描控制信号的第二扫描线驱动器电路；被配置为向第一发射晶体管的栅极端子输出第一发射控制信号的第一发射线驱动器电路；被配置为向第二发射晶体管的栅极端子输出第二发射控制信号的第二发射线驱动器电路；以及被配置为向硅晶体管的栅极端子输出第三发射控制信号的第三发射线驱动器电路，该第三发射线驱动器电路被配置为从第一扫描线驱动器电路接收第一扫描控制信号并从第二扫描线驱动器电路接收第二扫描控制信号。

根据另一个实施方案，第一发射线驱动器电路被配置为接收第一对时钟信号，第二发射线驱动器被配置为接收第二对时钟信号，并且第三发射线驱动器电路被进一步配置为接收与第一发射线驱动器电路相关联的第一对时钟信号和与第二发射线驱动器电路相关联的第二对时钟信号中所选择的一对时钟信号。

根据另一个实施方案，第三发射线驱动器电路不接收启动脉冲信号。

根据另一个实施方案，第三发射线驱动器电路包括上拉晶体管；与上拉晶体管串联连接的下拉晶体管；以及具有被配置为接收所选择的一对时钟信号中的第一时钟信号的栅极端子的第一晶体管；具有被配置为接收第一扫描控制信号的栅极端子的第二晶体管；具有被配置为接收第二扫描控制信号的栅极端子的第三晶体管，该第一、第二和第三晶体管被使用以同时导通下拉晶体管；以及具有被配置为接收所选择的一对时钟信号中的第二时钟信号的栅极端子的第四晶体管，该第四晶体管被使用以关断下拉晶体管。

根据另一个实施方案，第三发射线驱动器电路包括具有被配置为接收所选择的一对时钟信号中的第二时钟信号的栅极端子的第五晶体管，第五晶体管被使用以导通上拉晶体管；具有被配置为接收固定电源电压的栅极端子的第六晶体管；以及具有被配置为接收第一扫描控制信号的栅极端子的第七晶体管，该第六和第七晶体管被使用以同时关断上拉晶体管。

根据另一个实施方案，第三发射线驱动电路包括被配置为接收第一扫描控制信号和所选择的一对时钟信号中的第二时钟信号的第一级，被配置为接收第一扫描控制信号和来自第一级的信号的第二级，该第二级具有直接连接到上拉晶体管的栅极端子的输出，且没有耦接到上拉晶体管的栅极端子的分立电容器。

根据一个实施方案，提供了一种操作呈现亮度的显示器的方法，该方法包括使用脉宽调制(pwm)方案来控制显示器的亮度，并且在显示器的亮度由于显示器老化效应而下降的第一时间段之后，增大pwm方案的占空比以补偿亮度下降。

根据另一个实施方案，第一时间段为至少100小时。

根据另一个实施方案，该方法包括在第一时间段之后的第二时间段之后，进一步增大pwm方案的占空比以补偿显示器的任何亮度下降，该第二时间段等于第一时间段。

根据另一个实施方案，使用pwm方案包括将经脉宽调制的发射控制信号馈送至显示器上的对应发射晶体管。

根据另一个实施方案，增大pwm方案的占空比包括当显示器处于第一显示器亮度设置时将发射控制信号的脉冲宽度增大第一量，并且当显示器处于第二显示器亮度设置时将发射控制信号的脉冲宽度增大不同于第一量的第二量。

根据一个实施方案，提供了一种操作显示器像素的方法，该显示器像素具有驱动晶体管和耦接到驱动晶体管的栅极端子的半导电氧化物晶体管，该方法包括：向半导电氧化物晶体管的栅极端子供应扫描控制信号，该半导电氧化物晶体管具有随时间变化的阈值电压，半导电氧化物晶体管的阈值电压的变化导致显示器的亮度下降；断言扫描控制信号以通过将扫描控制信号驱动至第一电压电平而导通半导电氧化物晶体管；取消断言扫描控制信号以通过将扫描控制信号从第一电压电平驱动至第二电压电平而关断半导电氧化物晶体管；以及针对半导电氧化物晶体管的阈值电压变化调整扫描控制信号的第一电压电平以补偿亮度下降。

根据另一个实施方案，调整扫描控制信号的第一电压电平包括每至少300小时的正常显示操作将第一电压电平降低30-70mv。

根据另一个实施方案，调整扫描控制信号的第一电压电平包括每至少300小时的正常显示操作将第一电压电平升高30-70mv。

前述内容仅为例示性的并且可对所述实施方案作出各种修改。前述实施方案可独立实施或可以任意组合实施。