一种阵列基板、显示面板及显示装置的制作方法

本实用新型涉及显示技术领域，尤其涉及一种阵列基板、显示面板及显示装置。

背景技术：

如图1所示，近年来，具有r角(也即圆角或者倒圆角)的显示屏迎来了广泛的应用，为了窄化边框，该显示屏一般多采用goa(gateonarray)电路，该goa电路中包括多级与显示屏中的多条栅线一一对应连接的goa单元。

然而，由于r角处空间有限，在制作goa电路时，在位于r角处容易出现刻蚀均一性差的问题，进而导致对整个goa电路的驱动造成不良影响。

技术实现要素：

本实用新型的实施例提供一种阵列基板、显示面板及显示装置，能够解决在阵列基板上制作goa电路时，因r角处的空间不足而导致在r角处出现刻蚀均一性差的问题。

为达到上述目的，本实用新型的实施例采用如下技术方案：

本实用新型实施例提供一种阵列基板，包括显示区以及围绕所述显示区一周设置的周边区；所述显示区包括第一侧边和第二侧边，所述第一侧边和所述第二侧边之间通过r角连接；所述阵列基板还包括：goa电路；所述goa电路包括：位于所述第一侧边外侧的周边区中、且沿着第一侧边分布的有效goa单元，以及位于所述r角外侧的周边区中、且沿着所述r角分布的虚拟goa单元；所述有效goa单元中包括n个晶体管；所述虚拟goa单元中包括n-n个晶体管；其中n、n均为正整数，且n＞n。

在一些实施例中，所述虚拟goa单元在远离所述r角一侧的第一区域中的晶体管的数量小于，所述有效goa单元在同一对应区域的晶体管的数量。

在一些实施例中，所述虚拟goa单元在远离所述r角一侧、且远离所述有效goa单元的第二区域中的晶体管的数量小于，所述有效goa单元在同一对应区域的晶体管的数量。

在一些实施例中，所述有效goa单元包括输入子电路、下拉子电路、上拉控制子电路、上拉子电路、输出控制子电路、输出子电路；所述输入子电路与信号输入端、第一节点、第二时钟信号端连接；所述输入子电路配置为：在所述第二时钟信号端的电压的控制下，将所述信号输入端的电压输出至所述第一节点；所述下拉子电路与第一电压端、第二节点、所述第二时钟信号端连接；所述下拉子电路配置为：在所述第二时钟信号端的电压的控制下，将所述第一电压端的电压输出至所述第二节点；所述上拉控制子电路与第一时钟信号端、所述第一节点、所述第二节点、第二电压端连接；所述上拉控制子电路配置为：在所述第一时钟信号端和所述第二节点的电压的控制下，将所述第二电压端的电压输出至所述第一节点；所述上拉子电路与所述第二节点、所述第二电压端、信号输出端连接；所述上拉子电路配置为：在所述第二节点的电压的控制下，将所述第二电压端的电压输出至所述信号输出端；所述输出控制子电路与所述第一节点、所述第一电压端、所述输出子电路连接；所述输出控制子电路配置为：通过第一电压端的电压控制所述输出子电路与所述第一节点之间的通断；所述输出子电路与所述输出控制子电路、所述第一时钟信号端、所述信号输出端连接；所述输出子电路配置为在所述输出子电路导通时，在所述第一节点的电压的控制下，将所述第一时钟信号端的电压输出至所述信号输出端。

在一些实施例中，所述有效goa单元中的输入子电路和下拉子电路的所在区域，与所述虚拟goa单元远离所述r角一侧的第一区域相对应；所述虚拟goa单元在所述第一区域的晶体管数量小于所述有效goa单元中的输入子电路和下拉子电路中的晶体管的数量。

在一些实施例中，所述虚拟goa单元在除所述第一区域以外的区域，与所述有效goa单元的对应区域中的电路结构分布一致。

在一些实施例中，所述虚拟goa单元在所述第一区域保留的晶体管，独立设置。

在一些实施例中，所述上拉控制子电路包括第一控制单元和第二控制单元；所述第一控制单元与所述第二节点、所述第二电压端、所述第二控制单元连接；所述第二控制单元还与所述第一节点和所述第一时钟信号端连接；所述虚拟goa单元在与所述有效goa单元设置所述第一控制单元和/或所述第二控制单元的对应区域的晶体管，独立设置。

在一些实施例中，所述显示区包括一组相对设置的两个所述第一侧边，以及一组相对设置的两个所述第二侧边；每一所述第一侧边在两端与两个所述第二侧边分别通过r角连接。

在一些实施例中，所述阵列基板包括两个goa电路；两个所述goa电路分别位于两个所述第一侧边和与其连接r角的外侧的周边区中。

本实用新型实施例还提供一种显示面板，包括前述的阵列基板。

本实用新型实施例还提供一种显示装置，包括前述的显示面板。

本实用新型实施例提供一种阵列基板、显示面板及显示装置，该阵列基板包括显示区以及围绕显示区一周设置的周边区；显示区包括第一侧边和第二侧边，第一侧边和第二侧边之间通过r角连接；阵列基板还包括：goa电路；goa电路包括：位于第一侧边外侧的周边区中、且沿着第一侧边分布的有效goa单元，以及位于r角外侧的周边区中、且沿着r角分布的虚拟goa单元；有效goa单元中包括n个晶体管；虚拟goa单元中包括n-n个晶体管；其中n、n均为正整数，且n＞n。

综上所述，本实用新型中,通过设置虚拟goa单元中晶体管的数量少于有效goa单元中晶体管的数量，也就是说，相比于有效goa单元，本实用新型中通过减小虚拟goa单元中晶体管的数量，从而能够在显示区的r角的外侧释放部分空间，进而避免了在制作goa电路时，因r角处空间有限造成在r角处刻蚀均一性差，而导致整个goa电路的电性能差的问题。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型相关技术中提供的一种异型显示屏的结构示意图；

图2为本实用新型实施例提供的一种显示面板(阵列基板)的结构示意图；

图3为本实用新型实施例提供的一种oled的结构示意图；

图4为本实用新型实施例提供的一种阵列基板在r角处的局部结构示意图；

图5为本实用新型实施例提供的一种虚拟goa电路和有效goa电路的局部对比示意图；

图6为本实用新型实施例提供的一种虚拟goa单元和有效goa单元的局部对比示意图；

图7为本实用新型实施例提供的一种有效goa单元的结构示意图；

图8为本实用新型实施例提供的一种有效goa单元的电路结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

除非另外定义，本申请实施例中使用的技术术语或者科学术语应当为本实用新型所属领域内具有一般技能的人士所理解的通常意义。本实用新型实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。

此外，本申请中，“上”、“下”、“左”、“右”、“水平”以及“竖直”等方位术语是相对于附图中的部件示意置放的方位来定义的，应当理解到，这些方向性术语是相对的概念，它们用于相对于的描述和澄清，其可以根据附图中部件所放置的方位的变化而相应地发生变化。

本实用新型实施例提供一种显示装置，该显示装置可以为电视、手机、电脑、笔记本电脑、平板电脑、个人数字助理(personaldigitalassistant，pda)、车载电脑等。

本实用新型实施例提供的显示装置至少包括显示面板。该显示面板中包括阵列基板、栅极驱动电路、源极驱动电路、时序控制电路(tcon)、印刷电路版(printedcircuitboard，pcb)、柔性电路板(flexibleprintedcircuitboard，fpc)以及其他电子配件等。

上述显示面板可以为：有机发光二极管(organiclightemittingdiode，简称oled)显示面板、量子点发光二极管(quantumdotlightemittingdiodes，简称qled)显示面板、微发光二极管(microlightemittingdiodes，简称microled)显示面板等，本实用新型对此不做具体限定。

oled显示面板因其具有自发光、轻薄、功耗低、高对比度、高色域、可实现柔性显示等优点，受到广泛的关注，oled显示面板也被誉为新一代显示技术。

本实用新型以下实施例均是以上述显示面板为oled显示面板为例，对本实用新型进行说明的。

图2为本实用新型实施例提供的一种显示面板的示图。参考图2，该显示面板001包括：显示区1(activearea，aa；简称aa区；也可称为有效显示区)和围绕显示区1一圈设置的周边区2。

参考图2所示，上述显示面板001中设置有多条栅线(gateline)gl和多条数据线(dataline)dl，并且多条栅线gl和多条数据线dl在显示区1交叉界定出多个亚像素(subpixel)p。

上述位于显示区1的多个亚像素p至少包括：第一颜色亚像素、第二颜色亚像素和第三颜色亚像素。其中，第一颜色、第二颜色和第三颜色为三基色(例如红色、绿色和蓝色)。

为了方便说明，本申请中，上述多个亚像素p是以矩阵形式排列为例进行的说明。在此情况下，栅线gl沿水平方向x延伸，数据线dl沿竖直方向y延伸；并将沿水平方向x排列成一排的亚像素p称为同一行亚像素；将沿竖直方向y排列成一排的亚像素p称为同一列亚像素。

另外，如图2所示，在每一亚像素p中均设置有像素电路s(也可称为像素驱动电路)，该像素电路s包括驱动单元和发光单元。

上述驱动单元包括晶体管和电容，图2中仅是示意的以该像素电路s中的驱动单元为2t1c(一个驱动晶体管md、一个开关晶体管ms、一个存储电容cst)结构为例说明的，但本实用新型并不限制于此，在一些实施例中驱动单元还可以采用3t1c、4t1c等电路结构。

上述发光单元包括有机发光二极管(oled)。参考图3所示，oled包括阴极11和阳极12，以及位于阴极11和阳极12之间的发光功能层。其中，发光功能层可以包括有机发光层eml、位于有机发光层eml和阳极之间的空穴传输层htl、位于有机发光层eml和阴极之间的电子传输层etl。当然，根据需要，在一些实施例中，还可以在空穴传输层htl和阳极之间设置空穴注入层，可以在电子传输层etl和阴极之间设置电子注入层等等，本实用新型对此不做限定。

在显示时，通过控制施加在阴极11和阳极12上的电压，利用阳极注入空穴，阴极注入电子，所形成的电子和空穴在有机发光层eml相遇而产生激子，从而激发有机发光层eml发光；通过显示装置中的驱动电路控制控制施加在阴极11和阳极12上的电压差，进而使得有机发光层eml的发光亮度不同，以实现不同的灰阶显示。

在此基础上，如图2所示，显示面板001在周边区2还设置有与栅线gl连接的栅极驱动电路10，以及与数据线dl连接的数据驱动电路20。

在一些实施例中，上述栅极驱动电路10可以设置在沿栅线gl的延伸方向上的周边区2，数据驱动电路20可以设置在沿数据线dl的延伸方向上的周边区2。通过栅极驱动电路10逐行开启像素电路s，并在一行像素电路s开启时，通过数据驱动电路20将像素数据电压写入至该行的各像素电路s中，以进行画面显示。

本实用新型的实施例中，为了窄化显示装置的边框宽度，降低制作成本，将栅极驱动电路10设置为goa电路，也即将上述栅极驱动电路10直接集成在显示面板001中的阵列基板中。

由于显示面板001中的阵列基板的结构示意图，与图2中示出的显示面板001的结构示意图基板一致(但不代表两者的结构相同)，以下结合图2，对本实用新型中的阵列基板100以及位于阵列基板100上的goa电路(10)的设置做进一步的说明。

对于本实用新型实施例提供的异型显示面板001(显示装置、阵列基板)而言，如图2所示，显示区1包括第一侧边l1和第二侧边l2，且第一侧边l1和第二侧边l2之间通过r角连接；也即本实用新型中显示面板001的显示区1至少设置有一个r角。

上述第一侧边l1和第二侧边l2通过r角连接是指：第一侧边l1通过r角(圆弧角)对应的圆弧过渡至第二侧边l2。

在一些实施例中，显示区1可以包括多个r角。

示例的，如图2所示，在一些实施例中，显示区1可以包括一组相对设置的两个第一侧边(l1和l1’)，以及一组相对设置的两个第二侧边(l2和l2’)，两个第一侧边(l1和l1’)在两端与两个第二侧边(l2和l2’)分别通过r角连接。在此情况下，显示区1包括4个r角。

示例的，在另一些实施例中，显示区1可以包括一组相对设置的两个第一侧边(l1和l1’)，以及一个第二侧边(l2)，两个第一侧边(l1和l1’)在第二侧边(l2)两端分别通过r角与该第二侧边(l2)连接。在此情况下，显示区1包括2个r角。

以下实施例均是以图2中示出的显示区1包括4个r角为例，对本实用新型作进一步的说明。

在一些实施例中，如图2所示，阵列基板100在显示区1位于栅线gl延伸方向上两侧的周边区2分别设置goa电路。当然，在一些实施例中，也可以仅在显示区1位于沿栅线gl延伸方向上的一侧的周边区2设置goa电路。

在此情况下，对于设置于阵列基板100上的单个goa电路(10)而言，如图4(图2中a1区域的局部放大图)所示，该goa电路(10)包括：位于第一侧边l1外侧的周边区2中、且沿着第一侧边l1分布的有效goa单元101，以及位于r角外侧的周边区2中、且沿着r角分布的虚拟goa单元102；其中，有效goa单元101中包括n个晶体管，虚拟goa单元102中包括n-n个晶体管；其中n、n均为正整数，且n＞n。

可以理解的是，无论对于有效goa单元101，还是虚拟goa单元102，其均主要由晶体管和电容构成。

综上所述，本实用新型中,通过设置虚拟goa单元102中晶体管的数量少于有效goa单元102中晶体管的数量，也就是说，相比于有效goa单元101，本实用新型中通过减小虚拟goa单元102中晶体管的数量，从而能够在显示区1的r角的外侧释放部分空间，进而避免了在制作goa电路(10)时，因r角处空间有限造成在r角处刻蚀均一性差，而导致整个goa电路的电性能差的问题。

以下对于上述有效goa单元101中晶体管的数量少于虚拟goa单元102中晶体管的数量的具体设置情况做进一步的说明。

在一些实施例中，如图5所示，可以设置虚拟goa单元102在远离r角一侧的第一区域a1中的晶体管的数量m1小于，有效goa单元101在同一相对区域(a1’)的晶体管的数量m2(即m1＜m2)；也即，相对于有效goa单元101而言，虚拟goa单元102在远离r角一侧减少晶体管的数量，能够在远离r角一侧的区域释放部分空间，以提高在制作过程中r角处的刻蚀均一性。

需要说明的的是，上述有效goa单元101在同一对应区域是指，有效goa单元101中与虚拟goa单元中相对的同一区域。例如，对于虚拟goa单元左侧的第一区域a1而言，有效goa单元中的同一相对区域则是指位于有效goa单元的左侧同样大小的区域(a1’)。

在一些实施例中，如图6所示，虚拟goa单元102在远离r角一侧、且远离有效goa单元的第二区域a2中的晶体管的数量m3小于，有效goa单元101在同一对应区域(a2’)的晶体管的数量m4(即m3＜m4)。也即，相对于有效goa单元101而言，虚拟goa单元102在上述第二区域a2的晶体管数量，能够在该区域释放部分空间，以提高在制作过程中r角处的刻蚀均一性。

以下结合具体的电路结构对有效goa单元101和虚拟goa单元102的设置作进一步的说明。

在一些实施例中，如图7所示，有效goa单元101可以包括输入子电路201、下拉子电路202、上拉控制子电路203、上拉子电路204、输出控制子电路205、输出子电路206。

如图7所示，上述输入子电路201与信号输入端input、第一节点n1、第二时钟信号端ck2连接。该输入子电路201配置为：在第二时钟信号端ck2的电压的控制下，将信号输入端input的电压输出至第一节点n1。

示例的，在一些实施例中，如图8所示，上述输入子电路201可以包括第一晶体管m1。其中，第一晶体管m1的栅极与第二时钟信号端ck2连接，第一晶体管m1的第一极与信号输入端input连接，第一晶体管m1的第二极与第一节点n1连接。

如图7所示，上述下拉子电路202与第一电压端vgl、第二节点n2、第二时钟信号端ck2连接。该下拉子电路202配置为：在第二时钟信号端ck2的电压的控制下，将第一电压端vgl的电压输出至第二节点n2。

示例的，在一些实施例中，如图8所示，上述下拉子电路202可以包括第二晶体管m2。其中，第二晶体管m2的栅极与第二时钟信号端ck2连接，第二晶体管m2的第一极与第一电压端vgl连接，第二晶体管m2的第二极与第二节点n2连接。

如图7所示，上述上拉控制子电路203与第一时钟信号端ck1、第一节点n1、第二节点n2、第二电压端vgh连接。该上拉控制子电路203配置为：在第一时钟信号端ck1和第二节点n2的电压的控制下，将第二电压端vgh的电压输出至第一节点n1。

示例的，在一些实施例中，如图8所示，上述上拉控制子电路203可以包括第三晶体管m3和第四晶体管m4。其中，第三晶体管m3的栅极与第二节点n2连接，第三晶体管m3的第一极与第二电压端vgh连接，第三晶体管m3的第二极与第四晶体管m4的第二极连接，第四晶体管m4的第一极与第一节点n1连接，第四晶体管m4的栅极与第一时钟信号端ck1连接。

如图7所示，上述上拉子电路204与第二节点n2、第二电压端vgh、信号输出端output连接。上拉子电路204配置为：在第二节点n2的电压的控制下，将第二电压端vgh的电压输出至信号输出端output。

示例的，在一些实施例中，如图8所示，上述上拉子电路204可以包括第五晶体管m5。其中，第五晶体管m5的栅极与第二节点n2连接，第五晶体管m5的第一极与第二电压端vgh连接，第五晶体管m5的第二极与信号输出端output。

如图7所示，上述输出控制子电路205与第一节点n1、第一电压端vgl、输出子电路206连接。该输出控制子电路205配置为通过第一电压端vgl的电压控制输出子电路206与第一节点n1之间的通断。

示例的，在一些实施例中，如图8所示，述输出控制子电路205可以包括第六晶体管m6。第六晶体管m6的栅极与第一电压端vgl连接，第六晶体管m6的第二极与第一节点n1连接，第六晶体管m6的第二极与输出子电路206连接。

如图7所示，上述输出子电路206与输出控制子电路205、第一时钟信号端ck1、信号输出端output连接。该输出子电路206配置为在输出子电路205导通时，在第一节点n1的电压的控制下，将第一时钟信号端ck1的电压输出至信号输出端output。

示例的，在一些实施例中，如图8所示，上述输出子电路206可以包括第七晶体管m7。其中，第七晶体管m7的栅极与输出控制子电路205(第六晶体管m6的第二极)连接，第七晶体管m7的第一极与第一时钟信号端ck1连接，第七晶体管m7的第二极与信号输出端output连接。

在此基础上，对于位于阵列基板100上的goa单路(10)的实际电路分布而言，可以设置有效goa单元101中的输入子电路201和下拉子电路202的所在区域，与虚拟goa单元102远离r角一侧的第一区域a1相对应，且虚拟goa单元102在该第一区域a1的晶体管数量小于有效goa单元101中的输入子电路201和下拉子电路202中的晶体管的数量，以释放在r角处的部分空间，提高刻蚀的均一性。

示例的，参考图8，相比于有效goa单元101中的输入子电路201和下拉子电路202包括第一晶体管m1、第二晶体管m2；虚拟goa单元102在第一区域a1可以设置与第一晶体管m1或第二晶体管m2对应的一个晶体管。例如，虚拟goa单元102在第一区域a1可以仅设置与第二晶体管m2对应的晶体管，也即去除了与输入子电路201中的第一晶体管m1对应的晶体管。

在此基础上，在一些实施例中，可以设置虚拟goa单元102在上述第一区域a1中保留的晶体管，独立设置；也就是说，相比于有效goa单元101的输入子电路201和下拉子电路202中的晶体管与其他的子电路电连接而言，虚拟goa单元102在第一区域a1中保留的晶体管，与该虚拟goa单元102中的其他子电路中的晶体管不电连接，从而可以提高散热效果。

例如，虚拟goa单元102在第一区域a1仅设置与第二晶体管m2对应的一个晶体管的情况下，可以设置该晶体管独立设置，不与其他任何晶体管或者电容连接。

在一些实施例中，虚拟goa单元102在除上述第一区域a1以外的区域的电路结构分布，与有效goa单元101的对应区域中的电路结构分布一致。

例如，参考图8所示，虚拟goa单元102在除上述第一区域a1以外的区域的设置的晶体管的电路结构分布，与有效goa单元101中除输入子电路201和下拉子电路202以外的子电路(m3～m7、)的结构分布相一致。

在一些实施例中，虚拟goa单元102在除上述第一区域a1以外的区域的电路结构分布，与有效goa单元101的对应区域中的电路结构分布，不完全一致。

示例的，在一些实施例中，参考图8，有效goa单元101中的上拉控制子电路203可以包括：第一控制单元2031和第二控制单元2032。其中，第一控制单元2031与第二节点n2、第二电压端vgh、第二控制单元2032连接；第二控制单元2032还与第一节点n1和第一时钟信号端ck1连接。

在此基础上，为了提高散热效果，可以设置虚拟goa单元102在与有效goa单元设置第一控制单元2031和/或第二控制单元2032的对应区域中的晶体管独立设置。

上述“和/或”是指：在一些实施例中，可以设置虚拟goa单元102在与有效goa单元设置第一控制单元2031的对应区域中的晶体管独立设置；在一些实施例中，可以设置虚拟goa单元102在与有效goa单元101设置第二控制单元2032的对应区域中的晶体管独立设置；在一些实施例中，可以设置虚拟goa单元102在与有效goa单元设置第一控制单元2031和第二控制单元2032的对应区域中的晶体管独立设置。本实用新型对此不做具体限制，实际中可以根据需要选择设置。

示例的，参考图8，在一些实施例中，虚拟goa单元102在与有效goa单元101设置第三晶体管m3和/或第四晶体管m4对应区域中的晶体管独立设置，不与其他晶体管连接。

需要说明的是，本实用新型中的晶体管可以为增强型晶体管，也可以为耗尽型晶体管。另外，由于晶体管中的源极、漏极在结构和组成上通常是对称的，所以其源极、漏极是没有区别的。在本公开一些实施例中，为区分一个晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。

另外，还需要说明的是，阵列基板100上除了设置前述的虚拟goa单元102和有效goa单元101以外，还设置有其他相关的信号线，例如时钟信号线clk、电源电压信号线vdd等等，可以参考相关技术，此处不再一一赘述。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。