显示屏变频方法、显示驱动集成电路芯片及应用处理器与流程

文档序号:26013640发布日期:2021-07-23 21:34阅读:437来源:国知局
显示屏变频方法、显示驱动集成电路芯片及应用处理器与流程

本申请实施例涉及显示技术领域,特别涉及一种显示屏变频方法、显示驱动集成电路(displaydriverintegratedcircuit,ddic)芯片及应用处理器(applicationprocessor,ap)。



背景技术:

随着显示屏技术的不断发展,越来越多的高刷新率显示屏应运而生,在运行高帧率应用程序或在滑动操作过程中,通过将显示屏设置为高刷新率模式能够提高画面的流畅度。

对于主动矩阵有机发光二极体(active-matrixorganiclight-emittingdiode,amoled)显示屏,受限于ap-ddic-面板(panel)的驱动架构以及amoled显示屏的自发光特点,相关技术中,需要通过手动或半自动方式调节amoled显示屏的刷新率。

然而,采用上述刷新率调节方式,ddic芯片需要根据ap下发的调节刷新率,变频响应速度较慢,进而导致变频时出现画面延迟(尤其是在升频时)。



技术实现要素:

本申请实施例提供了一种显示屏变频方法、ddic芯片及ap。所述技术方案如下:

一方面,本申请实施例提供了一种显示屏变频方法,所述方法用于设置有amoled显示屏的终端,所述amoled显示屏的ddic芯片与所述终端的ap电性相连,所述方法包括:

图像扫描过程中,所述ddic芯片根据第一上报频率向所述ap上报第一撕裂效应(tearingeffect,te)信号,所述图像扫描包括栅极(gate)扫描和发光(emission,em)扫描;

所述ddic芯片在完成gate扫描后,根据第二上报频率在垂直间隔(verticalporch,vporch)内向所述ap上报第二te信号;

当接收到图像更新请求时,所述ap根据所述第一te信号进行图像绘制渲染,得到图像数据;

当接收到所述第二te信号,且存在渲染完成的图像数据时,所述ap根据所述第二te信号向所述ddic芯片发送图像数据;

所述ddic芯片根据所述ap的图像数据发送速率,调整所述amoled显示屏的刷新频率。

另一方面,本申请实施例提供了一种ddic芯片,所述ddic芯片应用于amoled显示屏,且所述ddic芯片与终端的ap电性相连,所述ddic芯片,用于:

图像扫描过程中,根据第一上报频率向所述ap上报第一te信号,所述图像扫描包括gate扫描和em扫描,所述ap用于在接收到图像更新请求时,根据所述第一te信号进行图像渲染绘制;

在完成gate扫描后,根据第二上报频率在vporch内向所述ap上报第二te信号,所述ap用于根据所述第二te信号向所述ddic芯片发送图像数据;

根据所述ap的图像数据发送速率,调整所述amoled显示屏的刷新频率。

另一方面,本申请实施例提供了一种ap,所述ap与amoled显示屏的ddic芯片电性相连,所述ap,用于:

接收所述ddic芯片上报的第一te信号和第二te信号,所述第一te信号是所述ddic芯片在图像扫描过程中,根据第一上报频率上报的,所述图像扫描包括gate扫描和em扫描,所述第二te信号是所述ddic芯片在完成gate扫描后,根据第二上报频率在vporch内上报的;

当接收到图像更新请求时,根据所述第一te信号进行图像绘制渲染,得到图像数据;

当接收到第二te信号,且存在渲染完成的图像数据时,根据所述第二te信号向所述ddic芯片发送图像数据。

另一方面,本申请实施例提供了一种显示屏模组,所述显示屏模组包括amoled显示屏和ddic芯片,所述ddic芯片用于驱动所述amoled显示屏,所述ddic芯片包括上述方面所述ddic芯片。

另一方面,本申请实施例提供了一种终端,所述终端包括ap、amoled显示屏和ddic芯片,所述ap与所述ddic芯片之间通过移动产业处理器接口(mobileindustryprocessorinterface,mipi)相连,所述ddic芯片包括如上述方面所述ddic芯片,所述ap包括如上述方面所述的ap。

不同于相关技术中,ddic芯片仅根据当前刷新频率向ap上报te信号,本申请实施例中,为了使得图像扫描期间内的图像更新请求能够得到及时响应,ddic芯片进行图像扫描过程中,按照第一上报频率向ap上报第一te信号,以便ap在接收到图像更新请求时,根据第一te信号进行图像绘制渲染;此外,ddic芯片在完成gate扫描后,根据第二上报频率在vporch内向ap上报第二te信号,以便ap根据第二te信号向ddic芯片发送已渲染完成的图像数据,供ddic芯片进行图像扫描,从而提高了变频响应速度,降低了变频过程中的画面延迟。

附图说明

图1是本申请示例性实施例示出的不同gate-fr下,gate信号与em信号的时序关系图;

图2是vfp、vbp以及vact的时序关系图;

图3是相关技术中ap与ddic芯片数据通信过程的示意图;

图4是相关技术中显示屏变频时图像绘制、渲染以及扫描阶段时序关系的示意图;

图5示出了本申请一个示例性实施例示出的显示屏变频方法的流程图;

图6是本申请实施例中ap与ddic芯片数据通信过程的示意图;

图7示出了本申请另一个示例性实施例示出的显示屏变频方法的流程图;

图8是本申请一个示例性实施例中,显示屏升频时图像绘制、渲染以及扫描阶段时序关系的示意图;

图9是本申请一个示例性实施例中,显示屏降频时图像绘制、渲染以及扫描阶段时序关系的示意图;

图10是采用单垂直同步信号时,显示屏降频时图像绘制、渲染以及扫描阶段时序关系的示意图;

图11是采用单垂直同步信号时,显示屏升频时图像绘制、渲染以及扫描阶段时序关系的示意图;

图12是本申请一个示例性实施例示出的显示屏降频过程的流程图;

图13示出了本申请一个示例性实施例提供的终端的结构方框图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚,下面将结合附图对本申请实施方式作进一步地详细描述。

在本文中提及的“多个”是指两个或两个以上。“和/或”,描述关联对象的关联关系,表示可以存在三种关系,例如,a和/或b,可以表示:单独存在a,同时存在a和b,单独存在b这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。

为了方便理解,下面对本申请实施例中涉及的名词进行说明。

撕裂效应(tearingeffect,te)信号:一种由ddic芯片产生的信号,用于防止图像显示过程中画面刷新时的撕裂问题。当准备好刷新下一帧图像时,ddic芯片即产生te信号,相应的,ap在监听到te信号上升沿后,向ddic芯片发送下一帧图像数据。

gate信号:一种面板行开关信号,用于控制源(source)电压进入当前行像素电路的通道,从而实现当前行像素的数据刷新。相应的,栅信号时序(gate-timing)用于指示gate信号相关时序,主要指栅极起始信号(gatestartvirtical,gstv),其中一帧内包含一个gstv。

em信号:一种面板行开关信号,用于控制当前行像素是否发光。相应的,发光信号时序(em-timing)用于指示em信号相关时序,主要指发光起始信号(emstartvirtical,estv),其中一帧内包含多个estv。

em脉冲数量(em-pulse-no):为了在低亮度下实现脉冲宽度调制(pulsewidthmodulation,pwm)调节显示屏亮度,em频率(em-frequency,em-fr)通常为栅极频率(gate-frequency,gate-fr)的整数倍,即在gate一帧内进行多次em开关,相应的,em-pulse-no即指示一个gate帧内em帧的数量。比如gate-fr为60hz时,em-fr为240hz,em-pulse-no为4。需要说明的是,由于amoled显示屏的自发光特点,在同一帧中,estv需要严格匹配gstv(第一个em信号的关闭时序需要匹配gate-timing),其余em信号则由ddic芯片平均分配。

示意性的,不同gate-fr下,gate信号与em信号的时序关系如图1所示。其中,em-fr和占空比保持稳定,从而避免gate-fr变化时引起的亮度突变。图1中,gate-fr为60hz/90hz/120hz时,em-fr和占空比均保持不变(360hz)。同时,为了最大程度降低gate-fr变化对gamma以及去除不均匀(demura)参数的影响,需要保持gate扫描速度不变,即gate扫描一行的时间不变,完成一帧刷新所用时间不变,仅延长垂直间隔(verticalporch,vporch)。图1中,当gate-fr为60hz/90hz/120hz时,每一帧扫描均在8.3ms内完成。

vporch:包括列向前延间隔(verticalfrontporch,vfp)以及列向后延间隔(verticalbackporch,vbp)。示意性的,vfp、vbp以及列向有效行数(verticalactive,vact)之间的关系如图2所示。上述延长垂直间隔时,即主要对vfp进行延长。

对于采用ap-ddic-panel架构的amoled显示屏,ap侧渲染生成图像数据后,将图像数据发送至ddic芯片,由ddic芯片控制panel根据图像数据进行图像显示。在高刷新率显示场景下,ap侧高频生成图像数据,相应的,panel侧根据图像数据进行高频图像刷新,从而提高画面的流畅度。

在实际应用过程中,除了在高帧率游戏内实现高刷新率外,高帧率主要应用在桌面滑动、相册浏览等少量快速滑动场景,其目的是为了提高用户执行快速滑动操作时画面的流畅度。然而,快速滑动在实际应用中所占的时间比例较小,大多数使用场景仍旧是静态显示、低速滑动以及低帧率视频播放场景。在上述使用场景下,ap侧的图像渲染速度降低,而panel侧仍旧保持高刷新率进行图像刷新(当ap侧未发送新的图像数据时,单帧图像将重复显示),并不会提升画面的流畅度,反而会增加显示屏的功耗。

相关技术中,为了降低高刷新率显示屏的功耗,通常采用手动变频(manualframerate,mfr)的方式调整高刷新率显示屏的刷新率,即需要用户根据当前应用场景手动指示调整刷新率,从而触发ap向ddic芯片发送变频指令(command),由ddic芯片根据变频指令调整panel的刷新率。

比如,当终端运行高帧率游戏时,用户可以手动将显示屏的刷新率设置为120hz,当退出高帧率游戏时,用户可以手动将显示屏的刷新率设置为60hz。

示意性的,如图3所示,ap31侧,当存在图像更新需求时,应用(application,app)即通过中央处理器(centralprocessingunit,cpu)进行基础图像绘制,并通过图形处理器(graphicsprocessingunit,gpu)对cpu绘制基础图像进行合成渲染。进一步的,surfaceflinger(sf)通过软件对渲染后的图像进行合成,输出栅格化图像,从而通过板级支持包(boardsupportpackage,bsp)对栅格化图像进行硬件合成,并将图像数据发送至ddic芯片32(即送显过程),由ddic芯片32驱动显示屏进行图像扫描显示。其中,ap31根据ddic芯片上报的vsync(由bsp根据ddic上报的te信号转换得到,并由sf分发)进行图像绘制渲染,且ddic芯片32根据当前刷新频率周期性生成vsync。

当需要进行变频时,ap31通过应用、sf以及bsp,向ddic芯片32发送变频指令,相应的,ddic芯片32接收到变频指令后,调整当前刷新频率,并相应调整显示屏的显示参数,继续进行图像扫描。

在一个示意性的例子中,相关技术中显示屏变频时图像绘制、渲染以及扫描阶段时序关系如图4所示。

初始阶段,显示屏的刷新频率为120hz,em频率为360hz,ap通过bsp将图像帧a对应的图像数据发送至ddic芯片,由ddic芯片根据当前刷新频率上报te信号后,根据图像帧a对应的图像数据进行gate扫描(即图像扫描)。

与此同时,app对图像帧b进行绘制渲染,得到图像帧b的图像数据。

当上层应用存在变频需求,或者人为手动触发变频时,ddic芯片接收到变频指令(指示由120hz降至45hz),从而将刷新频率降至45hz,并按照45hz产生te信号。在此期间内,ap停止图像绘制渲染,并通过bsp将图像帧b的图像数据发送至ddic芯片,以便ddic芯片根据该图像数据对图像帧b进行图像扫描显示。

然而,若在显示图像帧b的时段内,app存在更新图像帧c的需求(即需要升频),由于ddic芯片已将刷新频率下调至45hz,且未接收到指示由45hz升至120hz的变频指令,因此只有在接收到下一te信号(即根据45hz产生的te信号)时,ap才能够对图像帧c进行绘制渲染,得到图像帧c的图像数据,从而在下一个图像刷新周期(即接收到变频指令后的下一个gate扫描周期)通过bsp将图像帧c的图像数据发送至ddic芯片,供ddic芯片在下一个图像刷新周期(当前图像刷新周期只能重复显示图像帧b)驱动显示屏进行显示。后续过程中,ap和ddic芯片即维持120hz的刷新频率进行图像显示(即图像帧d、e)。

从图4所示的示例可以明显看出,采用相关技术中提供的显示屏变频方法,由于每一帧图像只有一个te信号,因此在升频时,只有在当前帧结束显示后,才能相应应用的图像更新请求并下发变频指令,导致升频后画面显示存在较大延迟。

并且用户(或者ap)需要根据当前应用场景确定降低或提高显示屏的刷新率,并通过手动触发,调整流程复杂(尤其是在快速滑动场景下)且准确性较低(用户人为判断存在错误)。

为了解决上述技术问题,本申请实施例提供了一种自适应变频(adaptiveframerate,afr)+双垂直同步信号(dualvsync)方案,在该方案下,ddic芯片进行图像扫描过程中,按照第一上报频率向ap上报第一te信号,以便ap在接收到图像更新请求时,根据第一te信号进行图像绘制渲染;此外,ddic芯片在完成gate扫描后,根据第二上报频率在vporch内向ap上报第二te信号,以便ap根据第二te信号向ddic芯片发送已渲染完成的图像数据,供ddic芯片进行图像扫描。采用上述方案,图像扫描期间内的图像更新请求能够得到及时响应,在变频场景下,能够提高变频响应速度,降低变频过程中的画面延迟。

此外,本申请实施例中,ddic芯片能够根据ap侧渲染速率,自适应调节显示屏的刷新频率,在检测到ap渲染速度过慢时,自动降低panel的刷新率,在检测到ap渲染速度过快时,自动提高panel的刷新率,实现了panel侧刷新率与ap侧渲染速率的自适应匹配。整个调整过程均由ddic芯片自动完成(并非由ap发送的变频指令触发),无需用户手动触发,简化了调整流程,并提高了变频的准确性和及时性。下面采用示意性的实施例进行说明。

请参考图5,其示出了本申请一个示例性实施例示出的显示屏变频方法的流程图。该方法应用于设置有amoled显示屏的终端,该amoled显示屏的ddic芯片与终端的ap电性相连,该方法包括:

步骤501,图像扫描过程中,ddic芯片根据第一上报频率向ap上报第一te信号,图像扫描包括gate扫描和em扫描。

在一种可能的实施方式中,ddic芯片根据amoled显示屏所支持的刷新频率进行图像扫描。比如,该刷新频率可以为30hz、60hz、90hz和120hz之一。

本申请实施例中,图像扫描过程中,不论是gate扫描阶段还是gate扫描阶段后的vporch阶段(等待阶段),ddic芯片均根据第一上报频率向ap上报第一te信号。该第一te信号也可以被称为emte信号,且bsp接收到第一te信号(检测到te信号上升沿)后,将第一te信号上报至sf,以便后续sf将该第一te信号分发给应用,作为应用绘制渲染图像以及sf合成图像的起点。

步骤502,ddic芯片在完成gate扫描后,根据第二上报频率在vporch内向ap上报第二te信号。

本申请实施例中,不同刷新频率下,保持gate扫描速度不变,即刷新一帧图像所用的时间不变,仅延长vporch(主要是对vfp进行延长)。在一种可能的实施方式中,ddic芯片刷新一帧图像所用时间为ddic芯片以最高刷新频率刷新一帧图像所用时间(比如最高刷新频率为120hz时,gate扫描的时长为8.3ms)。

示意性的,当ddic芯片的最高刷新频率为120hz时,ddic芯片以90hz进行图像刷新时,即在120hz对应vporch的基础上延长(1/90-1/120)秒。

除了在图像扫描过程中持续上报第一te信号外,当完成gate扫描后,ddic芯片还根据第二上报频率在vporch内向ap上报第二te信号。可选的,第二上报频率与第一上报频率相同,即在vporch内,第一te信号和第二te信号的上报过程同步。

不同于第一te信号能够被bsp上报至sf,从而触发应用和sf进行图像绘制和渲染,第二te信号可以被称为gatete信号,用于表征ddic芯片的工作状态(即表征已完成gate扫描,等待下一帧图像数据),且第二te信号仅供bsp使用。

可选的,bsp接收到第二te信号后(检测到te信号上升沿),确定是否需要向ddic芯片发送图像数据;并且,bsp不会将第二te信号上报至sf,即ap无法根据第二te信号向ddic芯片发送图像数据。

步骤503,当接收到图像更新请求时,ap根据第一te信号进行图像绘制渲染,得到图像数据。

在一种可能的实施方式中,在ap侧,ap通过bsp检测te信号上升沿,当检测到第一te信号上升沿时,bsp将第一te信号上报至sf,由sf对第一te信号进行分发,使得应用存在图像更新需求时,ap能够根据第一te信号进行图像绘制渲染,得到图像数据。

步骤504,当接收到第二te信号,且存在渲染完成的图像数据时,ap根据第二te信号向ddic芯片发送图像数据。

在一种可能的实施方式中,在ap侧,ap通过bsp检测te信号上升沿,当检测到第二te信号上升沿时,bsp仅在本地使用第二te信号(不会将第二te信号上报至sf),并在存在渲染完成的图像数据时,将该图像数据发送至ddic芯片,供ddic芯片进行扫描显示。

通过引入第一te信号和第二te信号,当应用存在图像更新需求时,不论在何时(可以在gate扫描周期内,也可以在vporch内)接收到图像更新请求,ap均可以根据第一te信号及时响应该请求,进行图像绘制渲染,并能够以第二te信号为起点及时将图像数据发送至ddic芯片,从而避免变频时因无法及时响应图像更新需求造成的变频延迟。

如图6所示,采用本申请实施例提供的方法,ap31与ddic芯片32之间弱关联,ddic芯片32不再需要根据ap31发送的变频指令进行变频,而是能够根据ap31侧的图像绘制渲染速率进行自适应变频;此外,ddic芯片32通过上报第一vsync(对应第一te信号),并在vporch内上报第二vsync(对应第二te信号),使得bsp能够将第一vsync上报至sf和app,触发app和sf进行基础图像绘制、栅格化图像渲染,并能够根据第二vsync进行图像数据发送,降低了变频(尤其是升频)过程中画面显示的延迟。

步骤505,ddic芯片根据ap的图像数据发送速率,调整amoled显示屏的刷新频率。

相应的,ddic芯片根据接收到的图像数据进行图像扫描。

不同于相关技术中,显示屏变频由ap主导,ddic芯片在接收到ap下发的变频指令后才能进行被动变频,本实施例中,ddic芯片可以根据ap的图像数据发送速率,自适应调整amoled显示屏的刷新频率。

可选的,当ap的图像数据发送速率降低时(比如由120hz降低至60hz),ddic芯片可以自适应降低显示屏的刷新频率;当ap的图像数据发送速率提高时,ddic芯片可以自适应提高显示屏的刷新频率。

可选的,ddic芯片可以逐级调整刷新频率,也可以跨级调整刷新频率。比如对于设置有30hz、60hz、90hz和120hz四种刷新频率的amoled显示屏,ddic芯片可以直接将刷新频率由60hz提高至120hz,或者,将刷新频率由60hz调整至90hz,再由90hz调整至120hz。

此外,为了避免大范围变频对画面显示造成的影响,在一种可能的实施方式中,ddic芯片调整显示屏的刷新频率后,根据帧频寄存器中第二刷新频率对应的显示屏参数进行参数调整。其中,调整的显示屏参数可以包括gamma和demura。

综上所述,不同于相关技术中,ddic芯片仅根据当前刷新频率向ap上报te信号,本申请实施例中,为了使得图像扫描期间内的图像更新请求能够得到及时响应,ddic芯片进行图像扫描过程中,按照第一上报频率向ap上报第一te信号,以便ap在接收到图像更新请求时,根据第一te信号进行图像绘制渲染;此外,ddic芯片在完成gate扫描后,根据第二上报频率在vporch内向ap上报第二te信号,以便ap根据第二te信号向ddic芯片发送已渲染完成的图像数据,供ddic芯片进行图像扫描,从而提高了变频响应速度,降低了变频过程中的画面延迟。

请参考图7,其示出了本申请另一个示例性实施例示出的显示屏变频方法的流程图。该方法应用于设置有amoled显示屏的终端,该amoled显示屏的ddic芯片与终端的ap电性相连,该方法包括:

步骤701,图像扫描过程中,ddic芯片根据em频率向ap上报第一te信号。

本实施例中,ddic芯片按照em频率向ap上报第一te信号,该em频率为显示器支持的各个刷新频率的整数倍。比如,当显示屏的刷新频率包括30hz、60hz、90hz和120hz时,em频率为360hz。

示意性的,以升频过程为例,如图8所示,ddic芯片首先按照60hz对图像帧a进行图像扫描。在扫描图像帧a的过程中,ddic芯片按照360hz的上报频率,向ap上报emte信号(即第一te信号)。在扫描图像帧a的过程中,ddic芯片共计上报6次emte信号。

示意性的,以降频过程为例,如图9所示,ddic芯片首先按照120hz对图像帧a进行图像扫描。在扫描图像帧a的过程中,ddic芯片根据360hz的上报频率,向ap上报emte信号(即第一te信号)。在扫描图像帧a的过程中,ddic芯片共计上报4次emte信号。

步骤702,ddic芯片在完成gate扫描后,根据em频率在vporch内向ap上报第二te信号。

本实施例中,ddic芯片在完成gate扫描后,采用与第一te信号相同的上报频率,即根据em频率在vporch内向ap上报第二te信号。相应的,在vporch内,第一te信号与第二te信号同步上报,但第一te信号被bsp上报至sf和app,而第二te信号仅供bsp使用。

示意性的,如图8所示,ddic芯片完成对图像帧a的gate扫描后,按照360hz的上报频率,向ap上报gatete信号(即第二te信号,且仅上报至bsp),在vporch内共计上报4次gatete信号。

示意性的,如图9所示,ddic芯片完成对图像帧a的gate扫描后,按照360hz的上报频率,向ap上报gatete信号(即第二te信号,且仅上报至bsp)。由于120hz下vporch较短,因此ddic芯片仅在vporch内上报1次gatete信号(从图9中看与原先按照当前刷新频率上报te信号类似)。

步骤703,若在接收到图像更新请求后,接收到ddic芯片上报的第一te信号,ap则以第一te信号为起点进行图像绘制渲染,得到图像数据。

当图像扫描过程中,ap在任意时刻都可能接收到应用发送的图像更新请求。本实施例中,由于ddic芯片在图像扫描过程中,按照em频率上报第一te信号,因此ap能够在接收到图像更新请求后,能够根据下一个接收到的第一te信号进行图像绘制渲染,ap从接收到图像更新请求到响应请求进行图像绘制渲染的延迟最大为1/em频率。比如,当em频率为360hz时,该延迟最大为2.8ms。

示意性的,如图8所示,当在图像帧a的gate扫描期间接收到图像帧b的图像更新请求时,ap在接收到图像更新请求后的下一个emte信号时开始图像绘制和渲染(包括cpu绘制和gpu渲染),并在图像帧a对应的vporch内完成图像绘制渲染,得到图像帧b的图像数据。

示意性的,如图9所示,当图像更新请求的发送速率降低时(即上层应用所需的帧率降低),ap未在图像帧b的显示过程中接收到图像帧d的图像更新请求,而是在图像帧c的显示过程中接收到图像更新请求。由于ap能够接收到ddic芯片上报的第一te信号,因此能够在接收到图像更新请求后,根据下一个接收到的第一te信号及时对图像帧d进行图像绘制渲染,图9中,ap在图像帧c的显示过程中已完成图像帧d的绘制渲染。

相较于相关技术中,ddic芯片根据当前刷新频率上报te信号,ap只有在完成一帧图像的扫描后,才能够根据该te信号响应图像扫描过程中的图像更新请求,导致图像绘制渲染产生极大的延迟,本申请实施例中,ddic芯片根据em频率高频上报第一te信号,使得ap能够对任意时刻的图像更新请求进行响应,从而尽快完成图像绘制渲染,避免后续画面出现延迟。

步骤704,ap获取图像数据的绘制渲染时长。

为了防止时序错乱,ap需要对图像的绘制渲染速率进行限制。ap完成图像绘制渲染后,并非直接在接收到第二te信号时,将图像数据发送至ddic芯片,而是首先获取图像数据的绘制渲染时长,并根据该绘制渲染时长确定图像的绘制速率是否过快。

示意性的,如图8所示,完成图像帧b的绘制渲染后,ap获取图像帧b对应的绘制渲染时长。可选的,绘制渲染时长包括cpu图像绘制时长、gpu图像合成渲染时长以及sf合成时长。

步骤705,若绘制渲染时长至少占用k个em扫描周期,ap则在接收到第二te信号时,向ddic芯片发送图像数据,其中,em频率是所述最高刷新频率的k倍。

在一种可能的实施方式中,ap的绘制渲染速率不能超过ddic芯片的最高刷新频率。比如,当显示屏的最高刷新频率为120hz时,ap的最高绘制渲染速率为120hz。

可选的,ap检测绘制渲染时长是否至少占用k个em扫描周期,若至少占用k个em扫描周期,则确定绘制渲染速率正常,从而在接收到第二te信号时,向ddic芯片发送图像数据;若占用的em扫描周期小于k个,则确定绘制渲染速率过快(即便完成渲染也不允许bsp调用帧缓冲区),从而进行数据发送等待,直至等待时长与绘制渲染时长至少占用k个em扫描周期,且接收到te信号时,向ddic芯片发送图像数据。

示意性的,如图8所示,由于ddic芯片的最高刷新频率为120hz,且em频率为360hz,因此当图像帧b的绘制渲染时长至少占用3个em扫描周期时,ap在接收到gatete信号时,指示bsp向ddic芯片发送图像帧b的图像数据。

示意性的,如图9所示,在完成图像帧c的gate扫描后,ddic芯片在vporch内向ap上报gatete信号,ap在接收到第二个上报的gatete信号时,即通过bsp将图像帧d对应的图像数据发送至ddic芯片,供ddic芯片进行图像扫描。

步骤706,ddic芯片根据ap的图像数据发送速率,调整amoled显示屏的刷新频率。

本步骤的实施方式可以参考上述步骤505,本实施例在此不再赘述。

示意性的,如图8所示,由于ap发送图像帧a和图像帧b之间的间隔为1/60s,因此,ddic芯片控制显示屏保持60hz的刷新频率。在显示图像帧b的过程中个,ap接收到图像帧c的图像更新请求,并根据ddic芯片上报的第一te信号和第二te信号完成图像帧c的绘制渲染和发送,由ddic芯片控制显示屏以90hz的刷新频率进行图像刷新显示。后续过程中,当图像更新请求的生成速率保持稳定(图8中稳定为90hz)时,ddic芯片可以精确拷贝ap的图像绘制渲染速率,并保持稳定,即控制显示屏保持90hz进行图像帧d、e的刷新显示。

示意性的,如图9所示,由于ap发送图像帧c和图像帧d之间的间隔由1/120s延长为1/90s,因此,从显示图像帧c开始,ddic芯片即调整显示屏的刷新频率为90hz。后续过程中,当图像更新请求的生成速率保持稳定(图9中稳定为90hz)时,ddic芯片可以精确拷贝ap的图像绘制渲染速率,并保持稳定,即控制显示屏保持90hz进行图像帧d、e、f、g的刷新显示。

本实施例中,ddic芯片在按照em频率上报第一te信号和第二te信号,ap基于第一te信号完成图像绘制渲染,且绘制渲染速率小于最高刷新频率时,基于第二te信号向ddic芯片发送图像数据,在降低升频过程中画面延迟的同时,避免因ap图像渲染过快导致的时序异常。

采用上述实施例提供的显示屏变频方法,除了能够降低变频过程中画面的延迟外,还能够实现突破变频时的倍数限制,实现任意频率之间的切换。

在一种降低变频过程中画面延迟的方式中,ddic芯片仅在vporch内按照em频率向ap上报te信号,相应的,ap基于该te信号进行图像绘制渲染以及发送。然而,采用上述方式时,若ap在gate扫描期间接收到图像更新请求,则需要在完成gate扫描后,才能根据ddic芯片上报的te信号进行图像渲染绘制,延迟较高;并且在非倍频变频时,变频过程的波动较大。

示意性的,以降频过程为例,如图10所示,当ap侧图像更新请求的频率由120hz变为90hz时,由于ap仅在vporch内响应图像更新请求,因此ddic芯片的变频过程为120hz→60hz→120hz→120hz→60hz;以升频为例,如图11所示,当ap侧图像更新请求的频率由60hz变为90hz时,由于ap仅在vporch内响应图像更新请求,因此ddic芯片的变频过程为60hz→60hz→120hz→60hz→120hz→120hz。可见,采用单一te信号(即singlevsync)方案时,在非倍频变频时,变频过程的波动较大(帧率不稳定),影响用户的使用体验。

而采用本申请实施例提供的双te信号(即dualvsync)方案,在升频过程中,如图8所示,当ap侧图像更新请求的频率由60hz变为90hz时,ddic芯片的变频过程为60hz→60hz→90hz→90hz→90hz,变频过程波动较小;在降频过程中,如图9所示,当ap侧图像更新请求的频率由120hz变为90hz时,ddic芯片的变频过程为120hz→120hz→90hz→90hz→90hz,变频过程波动较小,对用户使用体验的影响较小。

相关技术中,为满足amoled显示屏对em的严苛要求,需要保证em-timing匹配gate-timing,而采用本申请实施例提供的方法调节显示屏刷新频率时,ddic芯片以em-timing和em-fr为主导,不再需要匹配gate-timing而是由gate-timing主动匹配em-timing的时序。

此外,除了大范围变频这种场景下,存在部分小范围变频场景(即ap的渲染速率存在小幅度延迟)。相关技术中,在小范围变频场景下,ap在检测到te上升沿后,检测图像数据是否准备完毕,若准备完毕,则通过mipi向ddic芯片下发该图像数据;若未准备完毕,则计算超时时长(即还需要多久能够准备完毕),并通过mipi向ddic芯片发送超时指令(timeoutcommand),以便由ddic芯片根据超时指令调整相关参数。

然而,采用上述方式实现小范围变频时,ap计算超时时长时不进行需要考虑渲染速度,还需要考虑em时序,保证gstv与estv严格匹配,计算过程复杂。并且,上述小范围变频模式与大范围变频模式无法同时进行。

而本申请实施例中,能够兼容小范围变频方案与大范围变频方案,扩大了显示屏变频的应用场景。下面采用示意性的实施例进行说明。

如图12所示,ddic芯片首先根据第一刷新频率进行图像扫描,而后根据ap的图像数据发送速率,调整显示屏刷新频率的过程可以包括如下步骤。

步骤1201,ddic芯片将第一个estv与vbp进行时序匹配,并根据em频率进行em扫描。

不同于相关技术中em信号匹配gate信号的时序,本实施例中,ddic芯片首先对第一个estv进行时序匹配(与vbp匹配),然后将第一个gstv与第一个estv进行时序匹配。

其中,在匹配estv时序时,ddic确定vbp的时序位置,然后将第一个estv(的关闭状态)与vbp进行时序匹配。

完成estv时序匹配后,ddic芯片按照em频率进行em扫描,并保持频率不变。此外,本申请实施例中,em频率为显示屏刷新频率的整数倍,比如,当显示屏的刷新频率包括60hz、90hz、120hz时,em频率为360hz。

步骤1202,ddic芯片将第一个gstv与第一个estv进行时序匹配,并根据第一刷新频率进行gate扫描。

在匹配gstv时序时,ddic芯片即将第一个gstv与第一个estv进行时序匹配,满足amoled显示屏对em的要求。

完成gstv时序匹配后,ddic芯片根据第一刷新频率进行gate扫描,从而将第一图像数据对应的图像显示在amoled显示屏上。

步骤1203,若在vfp延迟时长内未接收到ap发送图像数据,则将第一刷新频率调整为第二刷新频率,第二刷新频率低于第一刷新频率。

不同于相关技术中,显示屏变频由ap主导,ddic芯片在接收到ap下发的变频指令后才能进行被动变频,本申请实施例中,ddic芯片在等待ap发送下一帧图像的图像数据(即第三图像数据)过程中,根据内置vfp超时(timeout)计时器确定图像数据是否发送超时,若发送未超时(即在第一刷新频率对应的vfp时长内接收到第二图像数据),则继续按照第一刷新频率进行图像更新;若发送超时(即在第一刷新频率对应的vfp时长内未接收到第二图像数据),则确定ap侧图像渲染速率低于显示屏当前的刷新频率,从而调整amoled显示屏的刷新频率。

在一种可能的实施方式中,当amoled显示屏设置有至少三种刷新频率时,ddic芯片将第一刷新频率调整为第二刷新频率时,第二刷新频率为amoled显示屏的最低刷新频率,即ddic芯片直接将刷新频率降低至最低,或者,第二刷新频率为第一刷新频率的下一级刷新频率,即ddic芯片逐级将刷新频率降低至最低。

在一个示意性的例子中,当amoled显示屏设置有三种刷新频率,分别为60hz、90hz和120hz时,在vfp延迟时长内未接收到第二图像数据时,ddic芯片将显示屏的刷新频率由120hz逐级降低至60hz(120hz→90hz→60hz)。

可选的,本步骤可以包括如下子步骤。

一、若在第一刷新频率对应的vfp内未接收到第二图像数据,ddic芯片则自动延长vfp。

在一种可能的实施方式中,ddic芯片等待第二图像数据的过程中,根据第一刷新频率对应的vfp设置超时定时器;当超时定时器达到定时器时长时,ddic芯片确定ap侧渲染速率低于显示屏的刷新频率,并自动延长vfp。比如,ddic芯片根据120hz对应的vfp_120hz设置超时定时器。

二、若延长时长达到vfp延迟时长,且未接收到第二图像数据,ddic芯片则将第一刷新频率调整为第二刷新频率,vfp延迟时长根据第二刷新频率对应的vfp确定。

在一种可能的实施方式中,当延长时长达到vfp延迟时长,但是ddic芯片仍未接收到ap发送的第二图像数据时,ddic芯片确定需要大范围降低显示屏的刷新频率,从而将第一刷新频率调整为第二刷新频率。

可选的,ddic芯片中存储有精确计算得到的vfp延长时长,在自动延长vfp时,ddic芯片即根据vfp延长时长设置并启动定时器。相应的,若在定时器时长内未接收到第二图像数据,ddic芯片则将第一刷新率调整为第二刷新率。

在一种可能的实施方式中,对于设置有60/90/120hz三种刷新频率的显示屏而言,ddic芯片存储有第一vfp延长时长和第二vfp延长时长,其中,第一vfp延长时长根据90hz以及120hz对应的vfp计算得到(比如vfp_90hz-vfp_120hz),第二vfp延长时长根据60hz以及90hz对应的vfp计算得到(比如vfp_60hz-vfp_90hz)。

相应的,若在vfp_120hz内未接收到第二图像帧数据,ddic芯片即根据第一vfp延长时长设置第一定时器。若在第一定时器的定时器时长内未接收到第二图像帧数据,则将显示屏的刷新频率由120hz调整为90hz,并根据第二vfp延长时长设置第二定时器。若在第二定时器的定时器时长内未接收到第二图像帧数据,则将显示屏的刷新频率由90hz调整为60hz,并保持该刷新频率(即保持最低刷新频率)。

需要说明的是,上述实施例仅以逐级调节刷新频率为例进行说明,在其他可能的实施方式中ddic芯片也可以直接调整至最低刷新频率,本实施例对此不做限定。

步骤1204,ddic芯片根据第二刷新频率调整amoled显示屏的显示屏参数。

为了避免大范围变频影响画面显示,ddic芯片需要根据第二刷新频率对应的显示屏参数,对amoled显示屏进行设置。

步骤1205,ddic芯片根据下一个estv的位置调整vfp,其中,调整vfp后gstv与下一个estv的时序匹配。

为了避免变频对画面造成影响,调节刷屏频率同时,ddic芯片仍旧需要保持gstv与estv之间的时序匹配。在一种更可能的实施方式中,ddic芯片根据下一个estv的位置,调整vfp的时长,使调后gstv与下一个estv的时序匹配。

可选的,若在vfp延迟时长内接收到第二图像数据,ddic芯片则获取当前时刻与第n个estv的下降沿之间的时间间隔,第n个estv是当前时刻的下一个estv。

若在vfp延迟时长内接收到ap下发的第二图像数据,表明ap渲染存在小幅度延迟,即此时并不需要调整显示屏的刷新频率。此时,为了满足显示屏对em的严格要求,ddic芯片获取当前时刻(即接收到第三图像数据的时刻)与下一个estv的下降沿之间的时间间隔(em_distance),以便后续基于该时间间隔对vfp进行调整。

根据时间间隔调整vfp,其中,调整vfp后gstv与estv的时序匹配。

为了是gstv能够匹配estv的时序,ddic芯片需要调整vfp时长,使得gstv与estv的时序匹配,进而根据第三图像数据控制显示屏进行图像更新。

在一种可能的实施方式中,本步骤可以包括如下子步骤。

一、获取第一刷新频率对应的vfp与vbp的时长之和。

可选的,在调整vfp时,ddic芯片获取第一刷新频率对应的vfp与vbp各自对应的时长,并计算得到时长之和(vfp+vbp)。

进一步的,ddic芯片检测该时间间隔是否大于时长之和,若大于,表明可以在下一个estv之前完成图像更新准备,从而执行步骤二;若小于,表明在下一个estv之前无法完成图像更新准备,从而执行步骤三。

二、若时间间隔大于时长之和,则采用第一方式调整vfp,其中,采用第一方式调整vfp后,gstv与第n个estv的时序匹配。

若em_distance≥vfp+vbp,ddic芯片则调整vfp时长,使调整后gstv与下一个estv的时序匹配。

三、若时间间隔小于时长之和,则采用第二方式调整vfp,其中,采用第二方式调整vfp后,gstv与第n+1个estv的时序匹配。

若em_distance<vfp+vbp,ddic芯片确定需要延迟一个em信号周期,从而调整vfp时长,使调整后gstv与下下一个estv的时序匹配。

需要说明的是,由于小幅度变频对gamma和demura的影响较小(可以忽略不计),因此通过上述步骤调整vfp的同时,可以保持显示屏的显示屏参数不变。

总的来说,如表一所示,本申请实施例相较于相关技术提供的显示屏变频方案存在如下区别点和优点。

表一

本申请实施例还提供了一种ddic芯片,该ddic芯片应用于amoled显示屏,且ddic芯片与终端的ap电性相连,该ddic芯片,用于:

图像扫描过程中,根据第一上报频率向ap上报第一te信号,图像扫描包括gate扫描和em扫描,ap用于在接收到图像更新请求时,根据第一te信号进行图像渲染绘制;

在完成gate扫描后,根据第二上报频率在vporch内向ap上报第二te信号,ap用于根据第二te信号向ddic芯片发送图像数据;

根据ap的图像数据发送速率,调整amoled显示屏的刷新频率。

可选的,ddic芯片,用于:

根据em频率向所述ap上报第一te信号;

根据em频率,在vporch内向ap上报所述第二te信号;

其中,em频率是amoled显示屏的最高刷新频率的整数倍。

可选的,ddic芯片,还用于:

根据第一刷新频率进行图像扫描;

若在vfp延迟时长内未接收到ap发送图像数据,则将第一刷新频率调整为第二刷新频率,第二刷新频率低于第一刷新频率。

可选的,ddic芯片,用于:

若在第一刷新频率对应的vfp内未接收到图像数据,则自动延长vfp;

若延长时长达到vfp延迟时长,且未接收到图像数据,则将第一刷新频率调整为第二刷新频率,vfp延迟时长根据第二刷新频率对应的vfp确定。

可选的,ddic芯片,用于:

将第一个estv与vbp进行时序匹配,并根据em频率进行em扫描;

将第一个gstv与第一个estv进行时序匹配,并根据第一刷新频率进行gate扫描。

上述ddic芯片在实现显示屏变频方法的详细过程可以参考上述各个方法实施例,本实施例在此不再赘述。

此外,本申请实施例还提供了一种显示屏模组,该显示屏模组包括amoled显示屏和ddic芯片,ddic芯片用于驱动amoled显示屏,ddic芯片用于实现如上述各个方法实施例提供的显示屏变频方法。

本申请实施例还提供了一种ap,该ap与amoled显示屏的ddic芯片电性相连,该ap,用于:

接收ddic芯片上报的第一te信号和第二te信号,第一te信号是ddic芯片在图像扫描过程中,根据第一上报频率上报的,图像扫描包括gate扫描和em扫描,第二te信号是ddic芯片在完成gate扫描后,根据第二上报频率在vporch内上报的;

当接收到图像更新请求时,根据第一te信号进行图像绘制渲染,得到图像数据;

当接收到第二te信号,且存在渲染完成的图像数据时,根据第二te信号向ddic芯片发送图像数据。

可选的,该ap,用于:

获取图像数据的绘制渲染时长;

若绘制渲染时长至少占用k个em扫描周期,则在接收到第二te信号时,向ddic芯片发送图像数据,其中,em频率是最高刷新频率的k倍。

可选的,该ap,用于:

若在接收到图像更新请求后,接收到ddic芯片上报的第一te信号,ap则以第一te信号为起点进行图像绘制渲染,得到图像数据。

上述ap在实现显示屏变频方法的详细过程可以参考上述各个方法实施例,本实施例在此不再赘述。

请参考图13,其示出了本申请一个示例性实施例提供的终端1300的结构方框图。该终端1300可以是智能手机、平板电脑、笔记本电脑等。本申请中的终端1300可以包括一个或多个如下部件:(应用)处理器1310、存储器1320、显示屏模组1330。

处理器1310可以包括一个或者多个处理核心。处理器1310利用各种接口和线路连接整个终端1300内的各个部分,通过运行或执行存储在存储器1320内的指令、程序、代码集或指令集,以及调用存储在存储器1320内的数据,执行终端1300的各种功能和处理数据。可选地,处理器1310可以采用数字信号处理(digitalsignalprocessing,dsp)、现场可编程门阵列(field-programmablegatearray,fpga)、可编程逻辑阵列(programmablelogicarray,pla)中的至少一种硬件形式来实现。处理器1310可集成中央处理器(centralprocessingunit,cpu)、图像处理器(graphicsprocessingunit,gpu)、神经网络处理器(neural-networkprocessingunit,npu)和调制解调器等中的一种或几种的组合。其中,cpu主要处理操作系统、用户界面和应用程序等;gpu用于负责触摸显示屏模组1330所需要显示的内容的渲染和绘制;npu用于实现人工智能(artificialintelligence,ai)功能;调制解调器用于处理无线通信。可以理解的是,上述调制解调器也可以不集成到处理器1310中,单独通过一块芯片进行实现。

存储器1320可以包括随机存储器(randomaccessmemory,ram),也可以包括只读存储器(read-onlymemory,rom)。可选地,该存储器1320包括非瞬时性计算机可读介质(non-transitorycomputer-readablestoragemedium)。存储器1320可用于存储指令、程序、代码、代码集或指令集。存储器1320可包括存储程序区和存储数据区,其中,存储程序区可存储用于实现操作系统的指令、用于至少一个功能的指令(比如触控功能、声音播放功能、图像播放功能等)、用于实现本申请各个方法实施例的指令等;存储数据区可存储根据终端1300的使用所创建的数据(比如音频数据、电话本)等。

显示屏模组1330是用于进行图像显示的显示组件,通常设置在终端1300的前面板。显示屏模组1330可被设计成为全面屏、曲面屏、异型屏、双面屏或折叠屏。显示屏模组1330还可被设计成为全面屏与曲面屏的结合,异型屏与曲面屏的结合,本实施例对此不加以限定。

本申请实施例中,显示屏模组1330包括ddic芯片1331和显示屏1332(面板)。其中,显示屏1332为amoled显示屏,其可以是低温多晶硅(lowtemperaturepoly-silicon,ltps)amoled显示屏或低温多晶氧化物(lowtemperaturepolycrystallineoxide,ltpo)amoled显示屏。

ddic芯片1331用于驱动显示屏1332进行图像显示,且ddic芯片1331用于实现上述各个实施例提供的显示屏变频方法。此外,ddic芯片1331与处理器1310之间通过mipi接口相连,用于接收处理器1310下发的图像数据以及指令。

在一种可能的实现方式中,该显示屏模组1330还具有触控功能,通过触控功能,用户可以使用手指、触摸笔等任何适合的物体在显示屏模组1330上进行触控操作。

除此之外,本领域技术人员可以理解,上述附图所示出的终端1300的结构并不构成对终端1300的限定,终端可以包括比图示更多或更少的部件,或者组合某些部件,或者不同的部件布置。比如,终端1300中还包括麦克风、扬声器、射频电路、输入单元、传感器、音频电路、无线保真(wirelessfidelity,wifi)模块、电源、蓝牙模块等部件,在此不再赘述。

本领域技术人员应该可以意识到,在上述一个或多个示例中,本申请实施例所描述的功能可以用硬件、软件、固件或它们的任意组合来实现。当使用软件实现时,可以将这些功能存储在计算机可读介质中或者作为计算机可读介质上的一个或多个指令或代码进行传输。计算机可读介质包括计算机存储介质和通信介质,其中通信介质包括便于从一个地方向另一个地方传送计算机程序的任何介质。存储介质可以是通用或专用计算机能够存取的任何可用介质。

以上所述仅为本申请的可选实施例,并不用以限制本申请,凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。

当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1