专利名称:薄型显示器的接口设备的制作方法
本发明是关于用于薄型显示器(例如，液晶显示器、场效发光(EL)显示器、等离子显示器或发光二极管显示器)的接口电路。更详细地说，本发明是关于一种具有这样一个接口电路的薄型显示器，该接口电路利用特别是已广泛用于个人电子计算机等的阴极射线管显示器的接口信号，因而可用作轻小型的显示装置。
本发明是关于用于薄型显示器的一种接口电路，该接口电路采用对已输入的显示数据进行实时处理的方法使本身具有为薄型显示器提供显示数据的各种接口功能，而无需通过采用阴极射线管显示器的显示数据同步信号或其复合信号分离的分离视频信号，将已输入的显示数据存储在帧缓冲存储器(随机存取存储器)中。
液晶显示器之类的显示器因具有薄、工作电压低和耗电量低等特点，因而最近已被用作带大型点矩阵面板的个人电子计算机或文字处理机的显示终端。目前已研制出一种能直接与阴极射线管的控制电路连接的液晶接口电路，因而它可用作手提式个人电子计算机的显示终端。
但现有技术的薄型显示器接口电路是根据这样一个基本原理设计的，即薄型面板甚至是在阴极射线管显示器的消隐期被驱动的，因而显示数据是在帧缓冲存储器已准备往其中一次写入显示数据之后被依次读出的。
此外，由于现有技术的接口电路是特别供单色显示用的，因而缺少图形显示之类等的显示信息量。具体地说，由于只使用红、绿、蓝三色薄型显示数据中的一种或两种，而且只是以通/断的方式在简单的矩阵上进行显示，因此显示的效果没有象阴极射线管显示器那样吸引人。但另一面，尽管已经能在薄型面板的各透明电极表面上设彩色滤色器，而且已经研制了一种具有存储功能的新型液晶面板，例如，其中装有有源元件或非线性元件[例如薄膜晶体管(TFT)、金属-绝缘薄膜-金属或金属-半绝缘体(金属一半绝缘体在我们先有的06/863，199号美国专利申请和202092A2号欧洲专利申请公报中有介绍)或碟状结构液晶]，但目前尚未研制出用于彩色薄型显示器的接口电路。
上面已经说过，现有技术薄型显示器的接口电路需要设置帧缓冲存储器作为外部电路以便在接口电路的控制下写入和读出数据。这个需要提高了线路的价格和复杂性，从而难以将电路装配在小型的显示终端内。此外，要构成薄型彩色显示器接口电路，需要特别为单色显示器制备三套接口电路，从而即使它们本来简单的话，价格和结构的复杂性也提高了三倍。
因此本发明的一个目的是提供一种用于薄型显示器的经过改良的接口。本发明的另一个目的是提供一种没有存储器装置的采用阴极射线管的接口信号可用于薄型显示器的接口电路。
图1是本发明一个实施例的总结构的方框图。
图2是既可用于单色显示器也可用于多色显示器的接口电路的一个实施例的总结构的方框图。
图3是可用于彩色显示器的一个接口的结构的方框图。
图4是可用于单色液晶显示器的一种接口的结构的方框图。
图5是本发明一个实施例的电路图。
图6(A)图6(B)是为帮助说明图5电路的工作情况的时间图。
图7是在根据本发明的彩色显示器的彩色液晶面板电极结构的一个实施例。
图8(A)是单色显示器系统结构的一个实施例，图8(B)是彩色显示器系统结构的一个实施例。
图9是根据本发明的多色显示器接口的一个实施例。
图10是为帮助说明图9电路的工作情况时间图。
图11是根据本发明一个实施例的彩色液晶显示器系统结构的电路图。
图12是具有并行位选择功能以便将并行显示数据转换成4位或8位数据的一个接口电路实施例的电路图。
图13(A)至图13(D)是为帮助说明图12电路的工作情况的时间图。
图14是能处理彩色面板的各种色点排列(例如，条纹式、镶嵌式、反镶嵌式或三角形排列)的一个接口电路实施例的电路图。
图15(A)至图15(C)是色点的各种排列形式。
图16是根据本发明的彩色排列选择电路的一个实施例。
图17是多色扁平型显示器接口另一个实施例的电路图。
图18是本发明的另一个实施例，其中将X轴线激励器分成上下电极用的两个系统，从而解决了连接上的困难。
图19是图18的时间图。
图20是采用本实施例接口的彩色图形液晶显示器的总结构图。
图21是彩色液晶显示器接口另一个实施例的方框图。
图22是单色显示器一个接口的实施例。
图23是接口的另一个实施例的电路图，该接口即使在低转换速率下也可借助于在8位并行信号上转换数据的方法而加以使用。
图24是帮助说明图23电路的工作情况的时间图。
图25是根据本发明的另一个实施例的液晶显示器系统结构的方框图。
图26是采用本实施例的液晶面板电极结构的示意图。
图27是本发明一个实施例的电路图。
图28是本发明另一个实施例的电路图。
图29是水平和垂直原位调节电路的另一个实施例的电路图。
图30是本发明另一个实施例的电路图。
图31是图30的时间图。
图32是图27实施例的接口的总结构的示意图。
图33是图27的时间图。
图34是图32的总结构的输出信号的时间图。
图35是本发明另一个实施例的电路图。
图36是帮助说明图35电路的工作情况的时间图。
图1是本发明总结构的方框图。图1中，字母Hsyc表示水平同步信号;CK表示点时钟信号;Vsyc表示垂直同步信号;字母Data表示显示数据信号。这里采用一水平原位调节电路101来调节用于调节从接收水平同步信号瞬时起持续到接收有效显示数据为止的消隐期的备用时间，从而使水平原位移向左端。垂直原位调节电路102用来调节用于调节从接收垂直同步信号瞬时起持续到接收有效显示数据的消隐期的备用位置，从而使垂直原位移至最高位置。编号103表示一时钟控制电路，该电路用以调节时钟信号的产生，使时钟在水平和垂直消隐期之后产生改变和显示显示数据的定时信号，从而控制每一行的有效显示数据的数目。编号105表示一数据处理电路，该电路由一数据变换电路、一数据调节电路、一单色显示数据开关电路、一彩色显示数据开关电路和一单色/多色选择电路组成。数据变换电路用以将显示数据信号的串行数据(Data)变换成并行信号，或者将红、绿、蓝三色彩色显示数据重新排列成三个基色的混合彩色显示数据。数据调节电路用以将各水平扫描的彩色显示数据(即红、绿、蓝三色数据)的次序有规律地变换成镶嵌式或条纹式，并进行正显示和负显示。单色显示数据开关电路用以将上述数据变换电路的输出以分时方式进行转换和输出。彩色显示数据开关电路用以分时方式转换彩色显示数据。单色/多色选择电路用以选择单色/多色显示数据开关电路和显示定时信号开关电路。编号104表示定时信号发生器，用以向激励器输出各种定时信号，例如帧信号FRM，(即起动扫描用的数据)，移动显示数据用的移位时钟信号CP或锁存移过位的显示数据用的锁存信号LOAD。
前面已经谈过，单色/多色显示数据被输入到数据处理电路105中，并经变换和处理，使它们可为激励器所接收，然后连同定时信号发生器104的定时信号一起输出到并显示在激励器上。
图2是可用于单色和多色显示器的接口电路的一个实施例的总结构的方框图。图2中，字母Hsyc表示水平扫描信号，字母CK表示点时钟信号，字母Vsyc表示垂直扫描信号，字母RD，GD和BD分别表示红、绿、蓝三色的彩色视频信号。
水平原位调节电路201用来调节用于调节从接收水平同步信号Hsyc时起持续到接收有效显示数据为止的消隐期的备用时间，从而使水平原位移到左端。垂直原位调节电路202用来调节从接收垂直同步信号Vsyc起持续到接收有效显示数据为止的消隐期，从而使垂直原位可移到最高位置。编号203表示“与”电路，用以调节时钟信号的产生，使时钟在水平和垂直消隐期之内或之后产生数据变换和显示用的定时信号。编号204表示一计数器，该计数器用以将“与”电路203的时钟信号分频，以便监控一行上的有效显示数据的数目和监控计数点时钟数目用的时钟停止装置，使水平原位调节电路201复位。编号205表示数据变换电路，该电路用以将显示数据RD、GD和BD的串行数据变换成并行数据，或将显示数据RD、GD和BD重新排列成混合彩色显示数据。数据变换电路205暂时存储该数据。编号206是数据调节电路，其作用是对每一个水平扫描将上述显示数据RD、GD和BD的次序有规律地变换成镶嵌型式或条纹型式，并进行正负显示。编号207表示定时信号发生器，用以向激励器输出定时信号，例如帧信号FRM、控制激励信号M、移位时钟CP或锁存信号LOAD，从而进行液晶显示。编号208和209表示开关电路，用以按分时方式转换数据变换电路205的输出。开关电路208主要是将彩色显示数据转换和输出到激励器上。开关电路209转换单色显示数据。编号210表示单色/多色选择电路，该电路用以选择上述开关电路208和209的分时定时、移位时钟CP和选择单色/多色显示数据的定时，此选择视乎该液晶显示是供彩色显示之用或供单色显示之用。上述开关电路208和209是以分时方式将各上部电极的显示数据UD1至UD8和各下部电极的显示数据LD1至LD8输出到激励器中。
图3是一个能用于彩色显示器的接口结构的方框图。图3的结构除了单色/多色选择电路210和开关电路209之外，其它部分都与图2的总结构类似。此外，各方框的功能也与图2的那些方框类似，彩色视频信号RD、GD和BD的数据由数据变换电路305进行变换，经过混色处理，然后由开关电路308以分时方式进行转换，将上部电极显示数据UD 至UD 和下部电极显示数据LD1至LD8输出到激励器中。图4是一个可用于单色液晶显示器的接口结构的方框图。图4的结构除数据调节电路306外，其它都与图3的彩色接口的结构类似。此外，各方框的功能也与图3的那些方框类似，只是数据变换电路405没有混合显示数据各颜色用的装置。数据变换电路405将串行输入的显示数据变换成并行数据。在输出为4位时，并行数据就按分时方式进行转换，以并行方式输出显示数据UD1至UD4和UD5至UD8。另一方面，当输出为8位时，不进行分时，但显示数据UD1至UD8按并行方式输出。同样，定时信号发生器407产生各种定时信号，这些定时信号用于将液晶显示所必需的帧信号FRM、控制激励信号M、移位时钟CP和锁存信号LOAD馈送给激励器，并将这些信号连同显示数据一并输出到激励器从而使激励器可以促使实现液晶显示。
图5所示的实施例是一种能从单色和多色显示中选择一种显示方式的接口电路。
图5是本发明一个实施例的电路图，图6则是为帮助说明图5电路的工作情况的时间图。
图5中，字母Hsyc表示水平同步信号，字母Vsyc表示垂直同步信号，字母CK表示点时钟信号，字母RD，GD和BD分别表示红、绿、蓝三色的显示数据。这些信号Hsyc、Vsyc、CK、RD、GD和BD相当于待馈送入阴极射线管显示器中的诸接口信号。编号501表示X轴显示位置调节电路，该电路用以计算点时钟CK的数目以便调节X轴方向上的显示位置。编号504表示Y轴显示位置调节电路，该电路用以计算水平同步信号Hsyc的数目以便调节Y轴方向上的显示位置。编号503表示“与”电路，该电路可以接收上述X轴和Y轴显示位置调节电路501和504的输出和点时钟CK。编号506表示一个1/8分频器电路，用以将时钟信号P1(即上述“与”电路503的输出)的频率分成1/8。编号507表示一分频器电路，该电路用以进一步将1/8分频器电路506的输出P2的频率进行分频，以产生一个使上述X轴显示位置调节电路501复位的复位信号P3。编号510、511和512表示移位寄存器电路，用以将红、绿、蓝三色的显示数据进行移位。编号513、514和515表示锁存电路，用以临时锁存移位寄存器510、511和512的显示数据。编号541至546表示开关电路，用以按分时方式将锁存电路513至515的显示数据进行转换，以便将显示数据输出到液晶显示器的X电极激励器电路(以下简称为“X激励器”)。编号528表示用以将上述开关电路541至546按分时方式进行转换的移位寄存器。
编号554、555和556表示用以在开关SW导通时转换红、绿、蓝三色显示数据的“异”门。
电路524和525表示D型触发器电路(flip-flop circuits)(以下简称“D型F/F电路”)，该电路能接收上述时钟信号P2以产生锁存信号P4。编号521表示置位-复位触发电路，该电路用以响应上述锁存信号P的产生进行置位操作。编号516和517表示一D型触发电路和一“或非”电路，用以在上述Y轴显示位置调节电路504的输出T2升至“H”电平时产生一置位脉冲信号P9。编号518表示用于响应上述置位脉冲信号P9以产生一置位输出的触发器电路。编号547和548表示延迟上述触发器电路518的输出用的D型触发器电路。上述D型触发器电路548的输出FRM是一个帧信号。编号520表示用以将上述帧信号的频率分成1/2的触发器电路。触发器电路520的输出是一个交变的激励信号M，用以交替地激励液晶。另一方面，字母LK表示一锁存信号，该锁存信号由装在X轴激励器电路中的锁存电路从已传输到X轴激励器电路的显示数据中锁存。编号531表示一个1/4分频器电路，用以将时钟信号P10的频率分成四分之一。编号533表示一触发器电路，该电路用以将上述分频器电路531的输出P13的频率分成二分之一。编号539和540表示用以转换上述锁存电路515的显示数据的开关电路。编号535、536和537表示两个“与”电路和一个“或”电路，这些电路在一起组成一个选择门电路，用以在单色或彩色显示的情况下选择装在X电极激励器电路中的4位并行移位寄存器的移位时钟SK。
接着，下面介绍一下本发明一个实施例的工作。
X轴显示位置调节电路501在收到水平同步信号Hsyc时开始对点时钟CK进行计数，当此计数值与显示数据的消隐期的设置值一致时，上述X轴显示位置调节电路501的输出T1上升至“H”电平。该消隐期的设置值可用如一数字开关之类的外部设置装置以一个点为单位进行调整。Y轴显示位置调节电路504在收到垂直同步信号Vsyc时开始对水平同步信号Hsyc进行计数。当此计数值与在Y轴方向上的显示数据的消隐期的设定值一致时，上述Y轴显示位置调节电路504的输出T2上升至“H”电平。此消隐期的设定值也同样可以用如一数字开关之类的外部设定装置以一个点为单位进行调整。当上述X轴和Y轴位置调节电路的输出T1和T2两者都上升至“H”电平时，显示器就显示出起始位置(或原位)，从而“与”电路503输出时钟信号P1。时钟信号P1输入到1/8分频器电路506和移位寄存器501、511和512。每次有时钟信号出现时移位寄存器510、511和512就使显示数据RD、GD和BD移位，从而使上述时钟信号P1可以成为移位时钟。1/8分频器电路506的输出P2在每当有八个时钟信号P1输入时促使D型触发器电路524和“或非”电路525产生锁存信号P4，并将上述移位寄存器510、511和512的并行显示数据锁存在锁存电路513、514和515中，从而进行串并行变换。锁存信号P4由反相器526反相以使触发器电路521置位，从而使“与”电路522开始输出时钟信号P10。此时钟信号P10的频率由1/2分频器电路527分频，并作为移位寄存器528的移位时钟进行输入。移位寄存器528利用“或非”电路529的输出作为移位数据，从而它象四进制环形计数器一样工作，产生转换控制信号P5、P6和P7。这样，开关电路541、542和543，以及544、545和546按分时方式接通，并行输出显示数据(UD0至UD3)和(LD0至LD3)。时钟信号P10的频率由触发器电路523分成二分之一，以输出时钟信号P8。
此外，上述触发器523由反相器530从移位寄存器528的移位数据反相所得的信号进行复位，从而使它响应时钟信号P10的八个时钟，输出时钟信号P8的三个时钟，以通过“与”电路536和“或”电路537产生移位时钟SK。锁存电路515、514和513的输出以下列方式输入到开关电路541至546以制备混合的R、G和B(即红绿蓝)三色显示数据。开关电路541至546由4位并行传输门组成，且若它们的输入是从锁存电路515、514和513的第一位起的R1、G1和B1至R8、G8和B8的第八位，则按下表中列举的方式进行连接。
前面已经谈过，开关电路541、543和545，以及542、544和546是分组成上部显示数据UD0至UD3和下部显示数据LD0至LD3，且颜色显示数据RD、GD和BD是从第一位交替分开输入的。因此，显示数据UD0至UD3产生输出(R1、B1、G2和R3)(B3、G4……等等)而显示数据LD0至LD3则产生输出(G1、G2、B2和G3)和(R3、B4…等等)。
接下去，下面谈谈去液晶显示器的各定时信号。
反相器505将Y轴显示位置调节电路504的输出T2反相，这时它上升至“H”电平，从而使D型触发器电路516和“或非”电路517产生置位脉冲P9，使触发器电路518置位。然后分频器电路507对上述1/8分频器电路506的时钟信号P2进行计数(例如计数到700)，直到输入X轴方向上的显示数据为止。在这之后，D型触发器电路509和“或非”电路508产生复位信号P3，使X轴显示位置调节电路501、1/8分频器电路506、分频器电路507和触发器电路518都复位。此复位信号P3既用作为装在上述X电极激励器电路(即X激励器)中的一锁存电路的锁存信号LK，也作为装在Y电极激励器电路(即Y激励器)中的一移位寄存器的移位时钟YSCL。D型触发器电路547和548对上述触发器电路518的输出进行延迟以输出使Y电极激励器电路(即Y激励器)开始扫描的帧信号FRM或数据。上述帧信号FRM的频率由1/2分频器电路520进行分频，以产生交流激励信号M，该激励信号M则输出到X电极和Y电极激励器电路，以转换激励电压的极性。
到此为止所介绍的是关于彩色显示器的情况。下面谈谈单色显示器的情况。
时钟信号P10输入到1/4分频器电路31以输出分成1/4的频率输出P13，输出P13的频率进一步由1/2分频器电路533分成二分之一，以输出开关电路539和540的转换控制信号P14和P15。上述1/4分频器电路531的已分频的输出P13的反向输出通过“与”电路535和“或”电路537馈送，以输出上述X电极激励器电路(即X激励器)的单色移位时钟SK。“异-或”电路554、555和556是极性转换电路，用以反向或恢复上述显示数据RD、GD和BD的极性，从而可以在开关SW1接通时使这些数据RD、GD和BD的极性反向，或者不然的话恢复该诸数据的极性以转换各显示器NEGA/Posi。另一方面，开关SW2系供选择彩色和单色显示器之用。当该开关SW2断开时，上述1/4分频器电路531的输出P13的极性反向了的输出通过选择门电路535和“或”电路537馈送，以产生用于单色显示器的位移时钟SK，同时激发上述开关电路539和540的输出，从而使开关电路541至546的各输出端的阻抗升高。与此相反，当开关SW2接通时，上述触发器电路523的时钟信号P8则通过“与”电路536和“或”电路537馈送，以产生彩色显示器的移位时钟SK，同时激发开关电路541至546的输出，从而使开关电路539和540的各输出端转换成高阻抗。
前面谈过，显示方式可根据选择端S2的电压电平在彩色和单色显示器之间转换。显示器NEGA/Posi也可通过设置选择端S1的电压电平来进行选择。
图6(A)是说明X轴和Y轴显示位置调节电路的输出T1和T2的时间图。图6(B)是时钟信号P1和P3的定时图。图6(C)是转换控制信号P5、P6和P7以及显示数据UD0至UD3和LD0至LD3的定时图。图6(D)是单色显示数据LD0至LD3的定时图。图6(E)所示是移位时钟CK、锁存时钟LK、帧信号FRM和交流激励信号M的定时，即待馈入至液晶显示器激励器电路的诸定时信号。
图7所示是根据本发明彩色显示器的彩色液晶面板电极结构的一个实施例。各电极的颜色排列次序不应受本发明的限制。图8所示是本发明实施例的系统结构。图8(A)所示是单色显示器系统结构的一个实例，图8(B)所示则是彩色显示器系统结构的一个实例。从图8可以更深刻理解本发明的内容。
前面已经谈过，根据本发明，采用阴极射线管显示器的接口信号可以使转换成液晶显示器的显示数据和定时信号的过程按定时进行，可获得下列突出的效果(1)由于无需帧缓冲存储器，因而可以通过门阵列的集成化制造成本低的小型液晶显示终端。(2)所以提供现有技术中所没有的彩色显示器接口电路以增加液晶显示器的昧力。(3)用单个接口电路即可在单色显示器和彩色显示器之间选择显示方式。(4)由于可采用与现有技术中相同的激励器电路，因而无需特别为彩色显示器研制激励器电路。
此外，本发明对使用了一种甚至在消隐期也有可存储能力的元件的强电介的新液晶面板来说，特别有效。这一类元件例如可以是一个在其中装有一非线性电阻元件的有源矩阵变换电路，如金属-绝缘薄膜-金属或金属一半绝缘体，一个在其中装有一开关晶体管的有源矩阵变换电路或薄膜晶体管面板，一个蝶状结构的液晶面板。
图9所示是根据本发明的可用于薄型显示器的接口电路的一个实施例，该薄型显示器利用彩色阴极射线管的接口信号，能进行彩色显示。
图10是为帮助说明图9电路工作情况的时间图。
图9中，字母Hsyc表示水平同步信号，字母Vsyc表示垂直同步信号，字母CK表示点时钟信号，字母RD、GD和BD分别表示红、绿、蓝三色显示数据。
这些信号Hsyc、Vsyc、CK、RD、GD和BD与加到阴极射线管显示器的接口信号类似。编号901表示X轴显示位置调节电路，该电路用以对点时钟CK计数，以调节在X轴方向上的显示区(或位置)。编号907表示Y轴显示位置调节电路，用以对水平同步信号Hsyc进行计数，以调节在Y轴方向上的显示区(或位置)。编号904和905分别表示1/8和1/80计数器电路，用以对有效点时钟φ2进行计数。编号911、912和913表示串并行变换电路，用以将红、绿、蓝三色串行显示数据RD、GD和BD变换成并行显示数据。编号914、915和916表示锁存电路，用以临时存储上述串并行变换电路911、912和913的并行显示数据输出。编号917至922表示开并电路，这些开关电路用以将上述锁存电路914至916的并行显示数据以分时方式转换成加到液晶激励器电路的输出并行显示数据UD1至UD4和LD1至LD4。编号923表示一4位移位寄存器电路，用以按分时方式转接上述开关电路917至922。字母SK表示移位时钟信号，用以将装在X轴激励器电路中的移位寄存器电路的并行显示数据UD1至UD4和LD1至LD4进行移位。字母LK表示锁存信号，用以将并行显示数据UD1至UD4和LD1至LD4锁存在装在X轴激励器电路中的锁存电路中。字母FRM表示用以起动在Y轴方向上的扫描的扫描起动数据。字母M表示一个用以藉通入交流电流来激励彩色液晶面板的交变激励信号。
下面介绍本发明的工作情况。当水平同步信号Hsyc输入X轴显示位置调节电路901时，该电路901的输出XT复位到“L”，在经过一预定的间隔时间之后，上升至“H”，如图10的定时图(A)所示。通过任意调节内装的可调式计数器的点时钟CK的计数值，该时间宽度LW1可以改变在X轴显示方向上的显示起始位置。此外，水平同步信号Hsyc使一置位-复位触发器906置位，从而使此触发器906的输出T1上升至“H”值。结果，“与”电路902的输出φ1按图10(A)所示的定时为X轴的有效显示期产生点时钟。Y轴显示位置调节电路907也具有类似的结构，当它收到垂直同步信号Vsyc时，其输出YT复位到“L”值，经过一预定时间间隔后，上升至“H”值，如图10的定时图(B)所示。通过任意调节内装的可调式计数器的水平同步信号Hsyc的计数值，该时间宽度LW2可调节在Y轴方向上的显示起始位置。此外，垂直同步信号Vsyc使置位-复位触发器909置位，从而使该触发器909的输出T2取“H”值。结果，“与”电路908按图10(B)所示的定时输出Y轴有效显示期的水平同步信号Hsyc。在置位-复位触发器909的输出T2处在“H”值时，“与”电路903产生有效显示期的点时钟φ2。这些点时钟φ2作为由8位移位寄存器组成的串并行变换电路911、912和913的移位时钟被输入的。因此，在红、绿、蓝三色的有效显示期的显示数据RD、GD和BD的串行数据被转换成并行数据，并输出到锁存电路914、915和916中。1/8计数器以因子8将上述有效显示期的点时钟φ2进行分频，以产生进位信号φ3。此进位信号φ3为上述锁存电路914、915和916的锁存信号。进位信号φ3也输入到1/80计数器905中，因而它被以因子八十进行分频以产生进位信号φ4，从而使上述置位-复位触发器906复位。其结果是使该触发器的输出T1复位在“L”值，中断了点时钟φ1的产生。
在上述在效显示期间，锁存电路914、915和916的输出输入到开关电路917至922中。这些开关电路917至922构成4位并行传输门。若该传输门的输入从锁存电路914、915和916的第一位起落在R1、G1和B1至R8、G8和B8的第八位。则按下表重新排列开关电路917至922的输入信号。
第一位 第二位 第三位 第四位开关电路917 R1B1G2R3开关电路919 B3G4R5B5开关电路921 G6R7B7G8开关电路918 G1R2B2G3开关电路920 R4B4G5R6开关电路922 B6G7R8B8从上表可以看出，各开关电路分组成电路917、919和921以及电路918、920和922，显示数据RD、GD和BD则从第一位交替地分开输入。上述开关电路917至922的转换信号由4位移位寄存器923产生。1/4计数器924将时钟φ10分为四分(时钟φ10则是用1/2计数器931将点时钟φ2的频率分成1/2制备的)以产生进位信号φ8，如图10(C)所示。进位信号φ8输入到移位寄存器923以产生输出Q1至Q4。这些输出Q1至Q4按分时方式产生输出“H”，但输出Q2至Q4是作为开关电路917至922的转换信号加以利用的。保留输出Q1作为输出数据的暂停时间。因此，开关电路917至922按分时方式进行转换，即917和918、919和920以及921和922同时输出并行显示数据UD1至UD4和LD1至LD4。在移位寄存器923的输出Q1的倒相输出与移位寄存器923的移位时钟φ7之间的“与”电路927输出端SK，输出4位并行数据UD1至UD4和LD1至LD4，作为装在X轴电极激励器电路中(4位并行)移位寄存器的移位时钟。从图10(D)的定时图可以看到加到X轴和Y轴电极激励器电路的接口信号的定时情况。移位时钟SK输入到1/480计数器928中，从而使具有为1/480频率的进位信号LK成为锁存信号，用以锁存装在上述X轴电极激励器电路中的4位并行移位寄存器的输出。置位一复位触发器电路929由信号Vsyc置位，由锁存信号LK复位，以输出Y轴电极扫描起动信号FRM，此过程的定时情况如图10(D)所示。1/2计数器930产生频率为上述信号FRM的频率一半的信号，以便对各帧待加到液晶的激励电压的极性进行反向。
图11所示是根据本发明的一个实施例的彩色液晶显示器的系统结构的电路图。编号1160表示上述接口电路，编号1150表示Y轴电极激励器电路，编号1140表示X轴电极激励器电路，其彩色液晶显示器面板1144的X电极往上引出，编号1149表示具有往下引出的X电极的X轴电极激励器电路。X轴电极激励器电路1140和1149由4位并行移位寄存器1141和1146、锁存电路1142和1147和液晶激励器单元1143和1148组成。并行显示数据UD1至UD4和LD1至LD4同时输入到4位并行移位寄存器1141和1146，并由移位时钟SK移位，由锁存时钟LK锁存。如此由锁存电路1142和1147锁存的各输出按照相应于由液晶激励器1143和1145上色的滤色器电极的显示数据分别进行激励。
前面已经谈过，根据本发明的实施例，采用阴极射线管显示器的接口信号而不用存储器电路(例如随机存取存储器)可以容易地按实时使液晶之类的彩色显示器进行显示。因此，本发明可提供一种吸引人的显示器，该显示器能增加其显示信息，且重量轻、薄而小巧，因而可作为扁平型的显示终端。由于所采用的激励器电路的集成电路与现有技术的单色激励器电路的类似，因此本发明另一个突出的意义是无需再研制任何彩色显示器专用的激励器电路。
图12是接口电路一个实施例的电路图，该接口电路具有并行位选择功能，可以将并行显示数据转换成4位或8位数据。图13是为帮助说明图12电路的工作情况的时间图。
图12所示的电路除一个部分外都与图5所示的电路具有类似的结构，且其各共同的组件也进行类似的工作。编号1210、1211和1212表示串并行变换电路，这些电路个个都由对红、绿、蓝显示数据进行移位用的各移位寄存器，和暂时锁存各移位寄存器的输出用的各锁存电路所组成。
编号1221表示置位-复位触发器电路，该回路用以在响应上述第一脉冲信号P2时进行置位。编号1257和1258分别表示用于上部激励器和下部激励器的显示数据的开关电路，用以按分时方式以4位并行形式输出显示数据。编号1260和1259分别表示应用于上部激励器和下部激励器的显示数据的开关电路，用以按分时方式输出8位并行的显示数据。字母SW2表示选择开关，用以选择上述4位或8位并行输出是否要输出到激励器上。
1/8分频器1206的第一输出P2使触发器电路1221置位。因此，使“与”电路1222开始输出时钟信号P10。
当选择开关SW2不通时，开关电路1251使门接通。其结果，1/2分频器的触发器电路1227对频率分频，然后作为四进制环形计数器1228的时钟进行输入。该四进制环形计数器1228用“或非”电路1229的输出作为其数据。四进制环形计数器1228从分时方式产生转换控制信号P5、P6和P7，并以分时方式接通开关电路1257、1258、1259和1260，以并行输出显示数据UD1至UD4、LD1至LD4、UD5至UD8和LD5至LD8。此外，时钟信号P10的频率由触发器电路1223分为两半，从而输出并行数据的移位时钟信号SK。触发器电路1223由一信号进行复位(该信号是由反相器1230反向的来自四进制环形计数器1228的反向数据)，以便在响应时钟信号P10的八个时钟输入时输出并行数据的移位时钟信号SK的三个时钟。开关电路1253选通1/8分频器1206的输出P2，使其成为装在串并行变换电路1210、1211和1212中的锁存电路的锁存信号，以便在时钟信号P1的每八次发射时锁存被移了位的数据。
上述串并行变换电路1210、1211和1212的各输出逐位交替地输入到开关电路1257和1258中，从而使它们可以成为R、G和B(即红绿蓝三色)的混合彩色显示数据。开关电路1257输出已分组的上部显示数据UD1至UD4，开关电路1258则输出已分组的下部显示数据LD1至LD4。
彩色显示数据RD、GD和BD从各第一位交替地输入到开关电路1257和1258中。结果，显示数据响应上述四进制环形计数器1228的输出P5、P6和P7按分时方式输出，从而使开关电路1257产生(R1、B1、G2和R3)和(B3、G4等等)……等等的输出。另一方面，开关电路1258按与开关电路1257同样的定时向显示数据LD1至LD4产生输出(G1、R2、B2和G3)和(R4、B4……等等)。(注数字表示数据座落的那个位)。
在上述系统中，显示数据以4位并行方式传送到上部激励器和下部激励器上。
下面介绍开关SW2处于接通时的情况。这时在8位并行输出方式下，开关电路1259和1260是以分时方式被选择和启动以输出上部显示数据UD1至UD8，和下部显示数据LD1至LD8。1/8分频器1206的输出P2的频率由触发器电路1252分频为两半，并通过开关电路1253作为锁存信号输入到串并行变换电路1210、1211和1212中。结果，这些串并行变换电路1210、1211和1212锁存16位显示数据。另一方面，“与”电路1222的输出P10的频率由触发器电路1250分频为两半，并进一步以类似的方式由触发器电路1227通过开关电路1251进行分频，以使四进制环形计数器1228工作，从而使显示数据的移位时钟SK从触发器电路1223输出。开关电路1259和1260对每一位交替地接收上述串并行变换电路1210、1211和1212的16位显示数据。开关电路1260输出已分组的上部显示数据UD1至UD8，开关电路1259则输出已分组的下部显示数据LD1至LD8。串并行变换电路1210、1211和1212的彩色显示数据RD、GD和BD也以同样的方式从第一位交替地输入到开关电路1260和1259中。结果，显示数据由上述四进制环形计数器1228的输出P5、P6和P7以分时方式进行输出，从而使开关电路1260产生(R1、B1、G2、R3、B3、G4、R5和B5)、(G6、R7、B7、G8……等等)……等等输出。另一方面，开关电路1259按与电路1260同样的定时往显示数据产生输出(G1、R2、B2、R3、R4、B4、B5和R6)、(B6、G7、R8……等等)、……等等。(注数字表示数据所示座落的位)。
上面已经谈过，8位并行方式可以通过接通开关SW2进行选择，4位并行方式可以通过断开开关SW2进行选择。接通开关SW1可以使显示数据反向以实现NEGA显示，而断开开关SW1可以进行Posi显示。
在图13的定时图中，(A)表示水平和垂直原位调节电路的输出T1和T2的定时情况，(B)表示时钟信号P1和P3的定时情况，(C)表示输入到液晶显示器的各激励器的定时信号(例如转换信号P5、P6和P7，和显示数据UD0至UD3和LD0至LD3)的定时情况，(D)表示移位时钟CP、锁存时钟LK、帧信号FRM和控制激励信号M的定时情况。
前面已经谈过，根据本实施例，并行显示数据位可以容易地选择成4位和8位，从而可以在可容许的传送速率范围内选择4位或8位并行激励器，以便大大提高其适用性。
因此，虽然4位激励器不能用于现有技术中，但若它们以并行方式取8位结构，则可采用两个4位激励器。鉴于具有与现有技术的同样结构的激励器，可以原封不动地加以应用，因而无需研制一个专用于彩色显示器的激励器。
虽然本发明仅对从4位到8位的变换进行了介绍但它还可应用到另一种从8位到16位的变换，并且也不局限于此。
不言而喻，本发明也可用于液晶以外的元件。
图14是能处理彩色面板的各种色点排列(例如条纹式、镶嵌式、反镶嵌式或三角形排列)的接口电路的一个实施例的电路图。图14所示的电路除了一部分外其它都具有与图5电路相同的结构，其共同的组件也具有类似的功能。
编号1450表示一个促使红绿蓝三色色点的排列相应于条纹式(图15(A))、镶嵌式(图15(B))和反镶嵌式(图15(C)色点的排列用的彩色排列选择电路。
图15所示是色点的排列型式图(A)所示是条纹式(例R、G和B的平行阵列)，(B)所示是镶嵌式(例如，R、G和B朝右向下)，(C)是反镶嵌式(例如，R、G和B朝左向下)。
图16是根据本发明的彩色排列选择电路的一个实施例。编号1664，1665和1666表示三个开关电路，这些开关电路按连接次序转接，向显示数据输出端D1、D2和D3输出显示数据RD，GD和BD。编号1651、1652和1653表示二个D型触发器(即D型F/F电路)和一个“或非”电路，以产生一个三进制环形计数器。编号1655至1658表示传输门电路，用以通过一选择终端S4来改变上述三进制环形计数器的D型触发器电路的输出。排列方式固定在条纹式时采用选择终端S3。选择终端S4用以选择镶嵌式或反镶嵌式排列。下面介绍图16电路图的工作情况。
在条纹式的情况下，即在如图7或图15(A)所示的彩色液晶面板的电极结构的情况下，选择终端S3系置位在电压电平“H”。于是三进制环形计数器的D型触发器电路1651和1652处于复位状态。因此，开关电路1665和1666都断开。“或非”电路1654的输出处在“L”电平，从而使开关电路1664接通，将显示数据RD、GD和BD输出到D1、D2和D3。
下面再谈谈图15(B)的镶嵌式色点排列。选择终端S3被设置在“L”电平，选择终端S4设置在“H”电平。结果，三进制环形计数器由垂直同步信号Vsyc复位，然后在它接收到作为其时钟输入的水平同步信号Hsyc时，进行其三进制计数操作。这时，传输门1655和1657接通。结果，开关电路1664、1665和1666在每当它们接收到水平同步信号Hsyc时依次循环接通，从而使输出端D1、D2和D3的顺序对每一行显示发生如下次序的变化，以输出显示数据RD、GD和BD……第一行BD、RD和GD……第二行
GD、BD和RD……第三行下面我们看看图15(C)所示的反镶嵌式的情况。选择端子S3和S4都调到“L”电平。这时，传输门1656和1658接通。结果，各输出端子D1、D2和D3对各行显示输出显示数据如下RD、GD和BD……第一行GD、BD和RD……第二行BD、RD和GD……第三行如前面已经谈过的那样，这些显示数据是为进行串并行变换作为各移位寄存器的输入数据而被输入的，并被变换为并行数据。这些并行数据然后由已分组的开关电路按分时方式转换，并由各X轴激励器进行激励。
前面已经谈过，根据本实施例，借助于各选择端子，即使对具有各种不同的色点阵列的面板(例如条纹式、镶嵌式和反镶嵌式彩色显示面板)，也可为其选择最佳系统，因而本实施例可用于旁的用途。
图17所示是彩色扁平型显示器接口的另一个实施例的电路图。图17中的水平原位调节电路1701可接收水平同步信号Hsyc，且具有预定的延迟时间以与彩色显示数据定时。垂直原位调节电路1702能接收垂直同步信号Vsyc，且具有预定的延迟于信号Vsyc的定时的延迟时间以与显示数据定时。可调式计数器1703对时钟信号CK计数，因而也对水平点时钟计数。触发器电路1704对“与”电路1717的输出时钟信号CK的频率进行分频。开关电路1732和1733是用以按时分方式选择彩色视频信号DR、DG和DB，以将数据传送到锁存电路1734或1735的开关电路。锁存电路1736进一步锁存视频数据(按时分方式锁存)，将它们并行输出。
下面谈谈工作情况。
当水平同步信号Hsyc输入到水平原位调节电路1701的单稳态多谐振荡器1709中时，单稳态多谐振荡器1709的输出延迟一段时间降到零电平，延迟时间的长短由电容器1714和可变电阻器1715的时间常数确定。由于触发器电路1710由信号Hsyc置位，因而“或非”电路1712的输出上升至“1”电平。垂直原位调节电路1702也具有类似的结构，并在垂直同步信号Vsyc之后延迟一段时间向“与”电路1717输出“1”电平。结果，在水平原位调节电路1701与垂直原位调节电路1702两者的输出与“1”电平一致之后，“与”电路1717输出时钟信号CK。这些时钟信号CK由可调式计数器1703计数。
如果可调式计数器1703的计数值调到640的话，则响应第640个时钟信号CK，产生-进位信号CL1。由于进位信号CL1将触发器电路1710的输出置位在“1”电平，因而“与”电路1717中断时钟信号CK的输出。另一方面，红、绿、蓝视频信号DR、DG和DB输入到到D型触发器电路1729、1730和1731中，并延迟相当于上述点时钟信号CK的半个周期的时间输出。触发器电路1729、1730和1731的输出输入到开关电路1732和1733，然后有选择地进行转换，直到它们被锁存电路1734或1735锁存为止。这些开关电路1732和1733的控制信号响应时钟信号的各输入，由触发器电路1704的输出交替地转接，触发器电路1704能接收“与”电路1717的时钟信号。上述锁存电路1734和1735的锁存信号由“与”电路1726和1725产生。“与”电路1725的输出CL2由延迟电路1727加以延迟，然后作为锁存电路1736的锁存脉冲被输入。锁存电路1736同时锁存上述锁存电路1734和1735的视频信号，以同时将视频信号R1、G1、B1、R2、G2、和B2输出到彩色液晶显示器的激励器中。
此外，“与”电路1725的输出CL2通过由D型触发器组成的延迟电路1728延迟之后作为液晶显示器激励器的视频信号R1至B2的移位时钟信号SC输出。
上述可调式计数器1703的进位信号CL1为由D型触发器电路组成的延迟电路1706所延迟，以产生输出LD，作为去液晶激励器的一行的数据锁存信号。
当输入垂直同步信号Vsyc时，该信号作为起动第一个扫描行的激励用的数据输入到“或非”电路1722，从而使“或非”电路1721的输出被置位到“1”。并且，由D型触发器电路组成的延迟电路1707使上述液晶激励器的锁存信号LD延迟时钟信号CK半个周期长的时间才输入到“或非”电路1721，从而使“或非”电路1721的输出复位到“0”。该“或非”电路1721输出信号FRM系作为在液晶激励器的公共侧开始扫描的数据(即帧信号)输出到液晶激励器。此外，上述“或非”电路1721的输出FRM的频率由触发器电路1711分频，以使各帧液晶激励电压的极性反向，从而输出控制激励的激励控制信号M。
根据本发明就可以制造一个新型的彩色接口电路，该接口电路因利用了阴极射线管显示器的接口信号而能以低廉的成本简化电路，而且可与阴极射线管显示器配用。
图18至20所示是另一个实例，在该实例中，连接上的困难是通过将X轴激励器分成上下两个电极系统加以解决的。D型触发器(以下简称“D型FF”)1806和“或非”电路1812是产生将数据保持在段激励器的数据保持信号HP用的电路。D型FF电路1801、“或非”电路1813和FF电路1814是产生帧信号FRM用的电路。FF电路1815是产生激励信号极性反向控制信号DF以交替地激励液晶用的电路。FF电路1807是将有效水平点信号φ2的频率分频用的电路。D型FF电路1808和“或非”电路1810是产生移位时钟USK，以将数据UST传递到上段激励器的移位寄存器用的电路。D型FF电路1809和“或非”电路1811是产生移位时钟LSK，以将数据LST传递到下段激励器的移位寄存器用的电路。D型FF电路1823和“或非”电路1824是产生波送往FF电路1825和1826的置位/复位电路的置位信号φ5用的电路。延迟电路1827和1828是延迟上述数据移位时钟USK和LSK，以产生送往FF电路1825和1826的复位信号用的电路。传输门1816和1819、1817和1820、及1818和1821是一些开关电路，用以共用上段激励器的红、绿、蓝UR、UG、UB与下段激励器的红、绿、蓝LR、LG、LB之间的红、绿、蓝三色视频信号。本实施例具有上面列举的各组件。
下面介绍图18电路的工作情况。图19是图18的时间图。图18中，垂直原位调节电路1802是设定Y轴方向上的有效显示时间用的电路，该电路中装有一个在其接收到垂直同步信号Vsyc之后对垂直回扫时间进行计数用的计数器电路和一个对有效显示区时间的水平同步信号进行计数用的计数器电路。水平同步信号Hsyc系作为时钟输入输进垂直原位调节电路1802中。该垂直原位调节电路1802的输出T1是在有效显示区时间在Y轴方向上的“H”电平输出信号，如图19所示。因此，“与”电路1803的输出φ1在Y轴方向上的有效显示期的时间内将水平同步信号Hsyc输入到水平原位调节电路1804中。该水平原位调节电路1804的结构与垂直原位调节电路1802的相同，其中装有一个在其收到水平同步信号Hsyc之后对水平回扫时间进行计数用的计数器电路，和一个对点时钟CK计数用的计数器电路。这些点时钟CK是作为时钟输入而输入的。水平原位调节电路1804的输出T2是在X轴方向上在有效显示区时间内处在“H”电平的输出信号，如图19所示。于是“与”电路1805在有效显示区输出点时钟信号φ2。由传输门1816和1819、1817和1820、及1818和1821组成的开关电路有选择地共用在上部视频信号UR、UG和UB与下部视频信号数据LR、LG和LB之间的红、绿、蓝视频信号RD、GD和BD，然后将这些信号输出到上段和下段激励器中。上述传输门1816至1821的经过选择的控制由输出信号φ6分担，信号φ6的频率则由点时钟信号φ2分频成二分之一。D型FF电路1808和“或非”电路1810产生移位时钟USR，该移位时钟在响应D型FF电路1807的Q输出的下降时，作为装在上段激励器中的移位寄存器的移位时钟。在响应D型FF电路1807的
Q输出的下降时产生移位时钟LSK，为装在下段激励器中的移位寄存器提供移位时钟。
D型FF电路1823和“或非”电路1824响应φ1的下降，产生一个设置移位数据用的置位脉冲φ5，以便使FF电路1825和1826置位在“H”电平。由于这些FF电路1825和1826是由上段激励器的移位时钟USK和下段激励器的移位时钟LSK的第一次发射(shot)进行复位的，因而上述FF电路1825和1826的输出LSK和LST提供了上下段激励器的移位寄存器的数据。D型FF电路1801和“或非”电路1813在上述水平原位调节电路1802的输出T1下降时产生置位脉冲信号φ3，使FF电路1814置位。D型FF电路1806和“与”电路1812在上述水平原位调节电路的输出T2下降时产生数据保持脉冲HP，以保持上下段激励器的数据。此外，该数据还被延迟电路1830所延迟之后作为FF电路1814的复位信号将FF电路1814复位。因此FF电路1814的输出FRM为共用激励器的各移位寄存器提供扫描起动数据，作为帧信号使扫描开始。FF电路1815将上述FRM信号的频率分频，以便给各帧的上下段激励器输入使激励电压极性反向的反向信号DF，从而对极性进行转换。
图20所示是采用本实施例的接口的彩色图形液晶显示器的总结构图。图20中，编号2042表示上段激励器，编号2043表示下段激励器，编号2041表示共用的激励器，编号2060表示彩色液晶显示器面板。上下段激励器2042和2043由移位寄存器2044和2052、开关电路2045、2046和2050、2051、波形极性转换电路2048和2053以及数据保持电路2047和2049所组成。彩色液晶面板2060的水平电极R1、G1和B1至R4、G4和B4与上下段激励器连接，且在垂直方向被激励。移位寄存器2044和2052的移位数据UST和LST由移位时钟USK和LSK移位。移位寄存器2044和2052的输出Q1至Q4由开关电路2045和2050顺序进行控制，以便对数据采样和保持数据。这之后，响应数据保持信号HP，数据保持电路2047保持一水平扫描行的模拟电压，以激励S电极R1、G1和B1至R4、G4和B4。帧信号FRM作为帧起动数据馈送到共用激励器2041，以便响应上述保持面板信号HP进行线性顺序扫描。波形极性转换电路2048和2053按极性转换信号DF控制转换模拟电压的极性，来实现控制激励。
根据本实施例，彩色视频信号被分配并传送到上侧，和下侧以便可以扩大彩色面板X轴电极与激励器之间的节距间距(pitch interval)，从而便于它们之间的连接。
此外，数据的传送时钟频率可以减低为二分之一，以便降低集成电路的价格。还有，激励器是装在上侧和下侧，因而便于设计激励器外围的型式且便于安装。
图21是彩色液晶显示器接口的另一个实施例的方框图。图21中，移位寄存器2112、2113和2114响应移位时钟信号φ4、φ5和φ6对每一个位将锁存电路2109、2110和2111的输出信号进行移位用的电路。“与”电路2115、2116和2117都是选择门电路，用以有选择地取出上述移位寄存器2112、2113和2114的输出信号。移位寄存器2119是对上述选择门电路的输出信号进行移位用的电路。锁存电路2120是暂时存储上述移位寄存器2119的输出，以并行输出混色显示器数据用的电路。帧信号发生器2123是产生帧信号用的电路。移位时钟发生器2124是产生移位时钟以顺序将输入的混色显示数据传送到X轴激励器2127用的电路。锁存时钟发生器2125是产生锁存信号用的电路，用以将输入的数据锁存到X轴激励器2127和Y轴激励器2129中。控制信号发生器2126是转换X轴激励器2127和Y轴激励器2129的激励信号的极性，从而以控制的方式激励彩色液晶面板2128用的电路。彩色液晶面板2128是在其透明电极上装有红、绿、蓝三色滤色片的面板。X轴激励器2127和Y轴激励器2129分别为激励彩色液晶面板2128的X电极和Y电极用的电路。倍频器2130是采用锁相环路(PLL)电路用以在三倍于时钟信号φ2频率的频率进行振荡的电路。
下面谈谈本实施例的工作情况。锁存信号φ1是一个进位信号，它是由1/8分频器2105将上述时钟信号φ2分频而制备的。锁存电路2109、2110和2111的输出信号是诸信号φ3，信号φ3则由反相器2121将锁存信号φ1反相所得，然后并行传送到移位寄存器2112、2113和2114中。传送到上述移位寄存器2112、2113和2114的各彩色显示器数据在响应移位时钟φ4、φ5和φ6时对每一位都加以移位，然后分别输入到“与”电路2115、2116和2117。环形计数器2122可以接收倍频器2130(此倍频器采用锁相环路电路，并以三倍于上述时钟信号φ2频率的频率振荡)的输出，按时间序列输出时钟信号φ4、φ5和φ6，给上述移位寄存器2112、2113和2114提供移位时钟信号。
因此，“或”电路2118顺序而有选择地从移位寄存器2112、2113和2114输出红、绿、蓝、红…等等彩色显示数据。由于时钟信号φ2是作为移位时钟信号使用的，因而上述“或”电路2118的输出信号被输入到移位寄存器2119中，然后对每一个时钟信号进行移位并存储起来。锁存电路2120响应上述锁存信号φ1，并行锁存上述移位寄存器2119的输出信号，以将混色显示数据输出到X轴激励器2127中。由于上述锁存电路2120的彩色显示数据被移位到并行于X轴激励器2127的移位寄存器的8位混色显示数据，因而移位时钟发生器2124由计数器(此计数器将时钟信号φ6的频率分频成1/8)产生移位时钟信号。锁存时钟发生器2125是由一个计数器构成，用以将上述移位时钟发生器2124的进位信号的频率分频成1/80。并且当移位到X轴激励器2127的移位寄存器的混色显示数据取640×3个点时，将锁存信号输出到装在X轴激励器2127中的锁存电路。另一方面，帧信号发生器2123在收到垂直同步信号Vsyc时将帧信号馈送给Y轴激励器2129的移位寄存器。该帧信号发生器2123由一个单冲多谐振荡器构成，其帧信号是Y轴激励器2129的数据信号。此外，上述锁存时钟发生器2125的锁存信号作为数据的移位时钟信号输入到Y轴激励器2129，以便将数据移位。在X轴激励器2127和Y轴激励器2129中装有激励彩色液晶面板2128的X和Y电极用的激励器，使得这些激励器为其激励操作在数据处于“1”时产生选择信号，在数据处于“0”时产生非选择信号。
图22所示是单色显示器接口的一个实施例。
图22中，4位移位寄存器2205是一个将串行进入的视频信号VD变换成并行信号的电路。四等分计数器(quartering counter)2204是一个用以产生一个锁存电路以锁存所述4位移位寄存器2205的显示数据的电路。视频信号VD输入到4位移位寄存器2205，用以移位锁定“与”电路2217的输出。因此，每次输入一个时钟信号时，数据就移位和被提取。另一方面，四等分计数器2204是一个分频器电路，能接收“与”电路2217的时钟信号，以响应第四个时钟信号产生一个进位信号CL2。此进位信号CL2锁存上述4位移位寄存器2205的数据。这样被锁存的4位视频数据D0至D3从4位移位寄存器2205输出。上述四等分计数器2204的进位信号CL2为D型触发器电路2208所延迟，作为液晶激励器电路的数据移位寄存器用的移位时钟信号SC输出。图22所示的电路的结构除了一个部分外，其余都与图17的电路的类似。
图23是接口的另一个实施例的电路图，该接口通过在8位并行信号上传送数据，即使在低传输速率的情况下也可使用。图24是帮助说明图23电路的工作情况的时间图。
图23中，编号2310表示可调式计数器，用以将“与”电路2308的输出φ5的计数值设置在200或400。编号2317和2318表示缓冲器，该缓冲器用以将锁存电路2314的8位输出数据分为奇偶位，以放大液晶显示器X电极的上下提取电极激励器中的显示数据UD1至UD4和LD1至LD4。各字母则表示用以将并行显示数据UD1至UD4和LD1至LD4移位到装在X轴激励器中的4位并行移位寄存器电路上的移位时钟信号。字母LK表示锁存信号，该信号用以锁存装在X轴激励器中的锁存电路的并行显示数据UD1至UD4和LD1至LD4。字母FRM表示用以起动液晶显示器面板的Y轴电极的扫描的扫描起动数据。字母M表示一个以控制方式激励液晶面板的控制激励信号。
下面谈谈本发明实施例的工作情况。
水平同步信号Hsyc使置位-复位触发器2306置位，使此触发器的输出T1处在“H”电平。于是“与”电路2302的输出φ1按图24(A)所示的定时产生点时钟，历时X轴有效显示时间。垂直原位调节电路2307也具有类似结构，且当输入垂直同步信号Vsyc时，其输出Y复位为“L”(如图24(B)所示)，经过一预定时间周期的间隔之后上升至“H”电平。通过任意调节内装的可调式计数器的值，使该周期LW2被用来调节Y轴方向上的显示起始位置。
此外，垂直同步信号Vsyc使置位-复位触发器2309置位，使该触发器2309的输出T2处在“H”电平。因此，“与”电路2308按图24(B)所示的定时产生Y轴有效显示时间的输出φ5。可调式计数器2310在开关2334接通时，是在计数值200时输出进位信号φ6，在开关断开时，则在计数值400时输出进位信号φ6。在置位-复位触发器2309处在“H”电平的时，“与”门电路2303产生有效显示时间的点时钟φ2。该点时钟φ2是作为由8位移位寄存器组成的串并行变换电路2311的移位时钟输入的。
结果，显示数据D的串行数据被变换成并行数据，输出到锁存电路2314。上述有效显示时间的点时钟的频率由1/8计数器分频为1/8，以产生进位信号φ3。此进位信号φ3成为上述锁存电路2314的锁存信号。进位信号φ3还输入到1/80计数器2305，使其频率分频为1/80，从而产生进位信号φ4，使上述置位-复位触发器2306复位。结果，输出T1复位在“L”电平，以中断点时钟φ1的产生。
在上述有效显示时间时，锁存电路2314的输出从缓冲器2317和2318馈送到X轴激励器。锁存电路2314的奇位输出输入到缓冲器2317，以输出显示数据UD1至UD4，同时另一方面偶位输出输入到缓冲器2318，以输出显示数据LD1至LD4。图24的时间图(D)表示接口信号输入到X轴和Y轴激励器的定时。
移位时钟SK输入到1/80计数器2328，使进位信号LK的频率分频为1/80后成为锁存装在上述X轴激励器中的4位并行移位寄存器的输出用的锁存信号。置位-复位触发器2329是一个由信号Vsyc置位，由锁存信号LK复位，以输出信号FRM的电路，用以按图24(D)所示的定时起动Y轴各电极的扫描。
1/2分频器2330产生信号M(此信号是通过将上述FRM信号频率分频成1/2制备的)，以便对各帧转换待加到液晶上去的激励电压的极性。
图25是根据本发明另一个实施例的液晶显示器的系统结构的方框图。X轴激励器2540和2545由4位并行移位寄存器2541和2546、锁存电路2542和2547以及液晶激励器2543和2548所组成。并行显示数据UD1至UD4和LD1至LD4同时输入到4位并行移位寄存器2541和2546中，在响应移位时钟时进行移位，并响应锁存时钟LK由锁存电路2542和2547锁存。如此由锁存电路2542和2547锁存的各输出根据相应于分别由液晶激励器2548和2543上色的滤色器电极的显示数据进行激励。
图26是采用本实施例的液晶面板的电极结构的示意图。图26中，采用奇数X轴电极X1、X3、X5、……等等作为上部引线电极，采用偶数电极X2、X4、……等等作为下部引线电极，这些上部和下部引线电极则由不同的X轴激励器激励。
前面已经谈过，根据本实施例，显示数据可8位并行传送到上部和下部电极，因而可以使传输移位时钟信号的速率降低二倍。此外，由于液晶面板的X轴电极的节距间距(pitch interval)可以扩大两倍，因而便于液晶面板与X轴激励输出端之间的连接。
图27是本发明一个实施例的电路图。图27中，编号2701表示X轴显示位置调节电路，编号2702表示Y轴显示位置调节电路。X轴显示位置调节电路2701由外部设定装置2721(例如-数字开关)、用以对时钟信号CK进行计数的计数器电路2722、共同组成一重合检测电路的一组“异-或”逻辑电路2723、一组“或非”电路2724、一组“与非”电路2725和一“或非”电路2729所组成。Y轴显示位置调节电路2702与上述X轴显示位置调整电路一样，由对参考信号进行计数用的一计数器电路、外部输入装置和一检测重合情况用的重合检测电路所组成。
下面谈谈本发明图27电路的工作情况。当水平同步信号Hsyc输入到X轴显示位置调节电路2701时，触发器电路(或F/F电路)2720的输出被置位在“H”电平，从而使“与”电路2750输出时钟信号CK，输入到计数器电路2722。计数器电路2722的输出和外部设定装置2721的输出输入到成组的“异-或”逻辑电路2723中，电路2723的输出则通过成组的“或非”电路2724和成组的“与非”电路2725输出到“或非”电路2729上。结果，上述外部设定装置2721(例如一数字开关)的设定值与上述计数器电路2722的计数值彼此吻合，“或非”电路2729的输出R1上升至“H”电平，使上述触发器电路2720复位。于是，触发器电路2720的输出Q降至“L”电平。由于触发器电路2730复位，“或非”电路2731的输出处在“H”电平。然后，此“H”信号输入到D型触发器电路2732的数据输入端，以从输出端Q输出一信号T1到“与”电路2703。另一方面，Y轴显示位置调节电路2702具有与X轴显示调节电路2701类似的结构，以便响应垂直同步信号Vsyc的输入对水平同步信号Hsyc进行计数。当计数值与外部输入装置的设定值一致时，则计数器电路响应重合检测信号复位，产生输出T2，从而将“H”信号输入到“与”电路2703中。就在这个时候，取显示起始点(或原位)以输出移位时钟SP和时钟信号P2。该时钟信号P2的频率由1/8分频器电路2734分频成八分之一，以便由D型触发器电路2739和“或非”电路2740产生锁存脉冲LP，从而使移位寄存器3205(参看图32)的输出锁存在锁存电路3209(也参看图32)中，完成显示数据的串/并行转换工作。1/8分频器电路2734的输出进一步输入到分频器电路2735中，以便在X轴方向上对有效显示点进行计数(例如672)。D型触发器电路2736和“或非”电路2737响应分频器电路2735的输出产生复位脉冲P1，使触发器电路2730、1/8分频器电路2734和分频器电路2735复位。另一方面，移位时钟SP作为一移位时钟输入到上述移位寄存器(也参看图32)中。此外，移位时钟SP的频率由1/16分频器电路2742分成十六分之一，以便由D型触发器电路2741和“或非”电路2743给触发器电路2745产生置位信号。当触发器电路2745被置位好之后，“与”电路2746产生时钟信号P5，将其输入到1/4分频器电路2747中。该1/4分频器电路2747的输出CP作为显示数据D0至D3(也应参阅图32)的移位时钟信号，被转换成装在液晶激励器集成电路中的4位并行移位寄存器的移位时钟。
1/4分频器电路2747的输出的频率进一步由触发器电路2748分频，以产生转换信号GP1和GP2，从而使上述锁存电路3209(也应参看图32)的8位输出每4位被并行转换，以输出4位并行显示数据D0至D3。图33是说明图27所示的本发明实施例电路的各个别部分的定时的时间图。图33中，触发器电路2720(应参照图27)响应水平同步信号Hsyc时将输出Q1置位在“H”电平，并由重合检测电路的“或非”电路2729的输出R1进行复位，从而使D型触发器电路2732的输出端Q这时产生信号T1。结果，分频器电路2735就能将时钟信号P2分频，在响应复位信号P1时置位和复位触发器电路2730和分频器电路2735。此外，不难理解，在产生锁存信号LP之后，产生4位并行数据的移位时钟CP和4位并行数据D0至D3的转换信号GP1和GP2。
图32是说明本实施例接口的总结构的示意图。
图32中，字母Hsyc表示水平同步信号，字母Vsyc表示垂直同步信号，字母CK表示点时钟信号，字母D表示显示数据。这些信号Hsyc、Vsyc、CK和D与阴极射线管显示器的诸接口信号类似。编号3201表示X轴显示位置调节电路，用以对点时钟信号CK计数，以调节X轴方向上的显示起始点(或原位)。编号3202表示Y轴显示位置调节电路，用以对水平同步信号Hsyc计数，以调节Y轴方向上的显示起始点(或原位)。编号3203表示“与”电路，该电路用以在X轴和Y轴显示位置调节电路两者的输出彼此一致时产生点时钟CK。编号3204表示由分频器电路之类的电路组成的装置，用以对水平点计数，以复位上述X轴显示位置调节电路。编号3205表示用以移位串行数据D的移位寄存器。编号3209表示用以锁存移位寄存器3205的输出的锁存电路。编号3206表示分频器电路，该电路用以将移位时钟SP分频，以便在锁存电路3209中产生锁存信号、为开关电路3207和3208产生GP1和GP2，并产生数据移位时钟CP。编号3210表示定时信号发生器电路，用以产生液晶激励器电路的接口信号(例如锁存交流激励信号M用的LOAD)、帧起动信号FRM和传送到激励器的显示数据。编号3207和3208表示开关电路，用以交替接通和断开锁存电路3209的锁存输出的诸第八位的每4位，以输出4位显示数据。
下面谈谈图32电路的工作情况。
当水平同步信号Hsyc输入到X轴显示位置调节电路3201中时，电路3201中的计数器电路对时钟信号CK计数。此外，当所计数目与设定的计数值一致时，X轴显示位置调节电路3201输出信号T1。当垂直同步信号Vsyc同样输入到Y轴显示位置调节电路中时，该电路中的计数器电路对水平同步信号Hsyc计数。此外，当所计数目与设定的计数值一致时，Y轴显示位置调节电路3202输出信号T2。
由于“与”电路3203已收到上述信号T1和T2以及时钟CK，因而当信号T1和T2都处在“H”电平时，“与”电路3203产生时钟信号P2和移位时钟信号SP。当两信号T1和T2都上升至“H”电平时，第一时钟信号提供显示起始点(或原位)。当时钟信号P2输入到分频器电路3204中从而传输X轴显示方向上一行的数据时，有复位信号P1产生，以使X轴显示位置调节电路3201复位，以中断时钟信号P2的输入。
另一方面，上述移位时钟信号SP系作为移位寄存器3205的移位时钟进行输入，以便对显示数据D进行移位。此外，移位时钟SP输入到分频器电路3206中以产生1/8分频信号，从而将上述移位寄存器3205的输出锁存在锁存电路3209中。锁存电路3209的诸第八位数据以4位为单位输入到开关电路3207和开关电路3208中以产生4位并行显示数据D0至D4，该显示数据则由上述分频器电路3206的转换信号GP1和GP2(即信号GP1的反相信号)转换。此外，该分频器电路3206产生移位时钟信号CP，从而使上述显示数据D0至D3移位到装在激励器中的移位寄存器中。定时信号发生器电路3210产生激励器锁存信号LOAD、帧信号FRM和交流激励信号M，使液晶激励器电路(或激励器)产生那些接口信号。
附带说一下，到此为止所介绍的实施例都局限于显示数据的输出都是4位D0至D3的情况。但本发明不应受该情况的限制，而可以适用于8位和16位的情况。此外，复位装置3204也不应受分频器电路的限制，而可以在X轴方向上一行的数据被传输时，复位X轴显示位置调节电路3201，以中断信号P2的输入。
图34是图32所示电路总结构的输出信号的时间图。
附带说一下，在上述的实施例中，对显示数据D进行串并行转换，以使往激励器去的传输速率下降，从而使移位时钟的频率分频成四分之一。
本发明的接口电路可用于各种采用非线性电阻薄膜(例如氧化硅或氮化物薄膜)的平面显示器(例如液晶面板，这可参看例如日本专利公开94086/1986和174509/1986)、采用非线性元件(例如金属-绝缘薄膜-金属或薄膜晶体管)的液晶面板、碟状结构液晶面板、简单点短阵TN等离子体显示器，或场致发光显示器。若接口电路用在不能存储的显示器面板(例如简单点短阵TN液晶面板)，则显示元件在消隐期时不受激励以减少基本占空因数，这一来就产生对比度下降的问题。如果接口电路用在可存储的显示器面板(例如上面谈过的金属半绝缘体、薄膜晶体管和碟状结构液晶面板)，这个问题就能适当地得到解决。
图28所示是本发明的另一个实施例。
上面已经谈过，D型触发器电路2839和“或非”电路2840响应图28的1/8分频器2834，产生一锁存信号LP。另一方面，1/8分频器2834的输出的频率被分频器2835所分频。该分频器2835的第一输出P6是时钟信号P2的1/16信号。D型触发器2841利用该分频后的信号P6产生置位脉冲P4。于是“与”电路2846产生时钟信号P5。而且，1/4分频器2847将时钟信号P5的频率分频成1/4，以产生移位时钟信号CP。如上面已经谈到的那样，移位时钟信号CP成为装在液晶激励器集成电路中的4位并行移位寄存器的移位时钟，作为4位显示数据D0至D3的移位时钟信号。触发器电路2848将移位时钟信号CP的频率分频，以产生转换信号GP1和GP2。
图29是水平和垂直原位调节电路的另一个实施例的电路图。图29中，水平原位调节电路由下列各装置组成延迟时间设定装置，它由单稳态多谐振荡器2940组成，因而可以由电容器2956和可变电阻器2957的时间常数来确定延迟时间;采用D型触发器2944的同步装置，用以响应“与”电路2942的输出，与时钟信号CK同步;计数装置，该计数装置采用可调式计数器2946，能对“与”电路2945的时钟信号输出计数，以便以可变方式设定所计数目;清除装置(initializing means)，采用触发器电路2947，用以在响应上述可调式计数器的进位信号时进行清除(initialization)。同样，垂直原位调节电路由下列诸装置组成采用单稳态多谐振荡器2948的延时设定装置。采用D型触发器2952的同步装置;计数装置，采用扫描数目计数器2954，可按可变方式设定计数值，清除装置，采用D型触发器，用以用上述扫描数目计数器的进位输出进行清除。
下面谈谈水平原位调节电路的工作情况。触发器2947响应水平同步信号Hsyc被复位，从而使输出Q1处于“0”电平。单稳态多谐振荡器的输出P上升至“1”电平，并经过一预定时间间隔之后降至“0”电位。“1”电平的这个保持时间由电容器2956和可变电阻器2957的时间常数CXR确定。因此，经过该预定时间之后，“或非”电路2941的输出取“1”电平，并通过“与”电路2942输入到D型触发器2944中。于是D型触发器电路2944的输出Q2由时钟CK进行同步，输出到“与”电路2945。结果，这个预定时间因时间常数CR和电压的波动而引起的细微变化总是由该同步装置校准成一个常数。时钟信号CK通过“与”电路2945之后输入到可调式计数器2946中。在显示器的水平点数为640的情况下，若计数值设定为640，则进位信号由第640个时钟信号CK产生，且被输进触发器电路2947的时钟信号中。于是，触发器电路2947的输出Q1取“1”电平，使“或非”电路2941的输出降至“0”电平。结果，D型触发器的输出Q2取“0”电平，使“与”电路2945中断时钟CK的产生。上面说过，利用单稳态多谐振荡器2940的输出P可任意地调节变动该预定时间，从而可以方便地调节水平(或X轴)方向上的显示位置。
垂直原位调节电路同样也能容易地加以调节。若输入垂直同步信号Vsyc，触发器电路2955复位，从而使输出Q3取“0”电平。使单稳态多谐振荡器的输出端R上升至“1”电平，经过预定时间间隔之后降至“0”电平。“1”电平的这个保持时间同样可通过调节可变电阻器2959而加以改变。经过该预定时间之后，“或非”电路2949的输出取“1”电平，通过“与”电路2950输入到D型触发器2952中。结果，D型触发器电路2952的输出Q4与水平同步信号Hsyc同步，并输出到“与”电路2953。水平同步信号Hsyc通过“与”电路2953之后输入到可调式计数器2954中。在显示器的垂直扫描行数为400的情况下，若计数值设定在400，则进位信号响应第400个水平同步信号Hsyc而产生，且输入到触发器电路2955的时钟信号中。结果，触发器电路2955的输出Q3取“1”电平，使“或非”电路2949的输出降至“0”电平。于是，D型触发器的输出Q4取“0”电平，从而使“与”电路2953中断水平同步信号Hsyc的产生。此外，和水平原位调节电路一样，在垂直(或Y轴)方向上的显示位置可以容易地通过调节单稳态多谐振荡器2948的可变电阻器而加以调节。而且，“与”电路2960的输出HDC是一个在有效显示区中的水平点时钟，因而可以利用时钟HDC和显示数据在液晶显示器上显示图象。
图30是本发明另一个实施例的电路图。图31是图30电路的时间图。编号3013表示一个1/8分频器，用以将点时钟P1的频率分频，以便将锁存信号馈送到锁存电路3008。编号3018表示1/4分频器，该分频器用以产生一锁存信号，然后对点时钟P1计数，以将移位时钟CP馈送到装在激励器中的4位并行移位寄存器。编号3019表示一触发器电路，该电路用以将1/4分频器的输出频率分频成1/2。编号3009和3010表示开关电路，用以将每四位上述锁存电路3008的8位并行信号进行转换，以输出显示数据D0至D3。D型触发器3012和“或非”电路3014是置位脉冲发生器，用以在垂直原位调节电路3002的输出处于“H”电平时产生置位信号P2。触发器电路3015是一个用以在响应置位信号P2时进行置位、在响应复位信号R1时进行复位以产生帧数据P3的电路。编号3016表示一D型触发器电路，该电路用以采用帧数据P3作为其数据以对复位信号R1计时。触发器电路3017的作用是将D型触发器电路3016的输出频率进行分频。
本实施例的结构即如上所述。这里，触发器电路3017的输出M是一个控制信号，用以反向各帧激励信号波形的极性。D型触发器电路3016的输出FRM都是帧信号，用以开始扫描Y轴激励器的第一共用电极。LOAD信号是一个锁存信号，用以锁存内装的锁存电路中的显示数据D0至D3;该锁存是在(对应于各X轴电极的)那些显示数据由移位时钟CP移位到装在X轴激励器中的4位并行移位寄存器之后进行的;该锁存电路还用以锁存装在Y轴激励器中的移位寄存器的移位时钟，以扫描下一个Y电极。下面再谈谈本实施例的工作情况。
触发器电路3005和“或非”电路3006产生复位信号R1，并使水平原位调节电路3001复位，以使输出信号T1降至“L”电平。采用点时钟P1作为移位时钟输入将显示数据D传送到移位寄存器3007中。锁存电路3008响应其频率已由1/8分频器3013分频的锁存信号，将移位寄存器3007的显示数据转换成8位并行数据。锁存信号输出之后，1/4分频器3018将点时钟P1分频成1/4，以便输出移位时钟CP，以将移位4位并行数据D0至D3移位到装在液晶激励器中的四位并行移位寄存器中。
当垂直原位调节电路3002产生输出信号T2时，D型触发器电路3012和“或非”电路3014产生置位触发器电路3015用的置位脉冲P2。
该置位信号P2置位触发器电路3015，使帧数据信号P3上升至“H”电平。此帧数据信号P3作为D型触发器电路3016的数据输入而被馈送的。接着，当产生上述复位信号R1时，触发器电路3015复位。同时，这一来，D型触发器电路3016的数据移位，使帧信号FRM上升至“H”电平。该帧信号FRM响应后来的复位信号R1降至“L”电平。于是上述帧信号FRM的脉冲宽度正好和复位信号R1(即LOAD信号)的周期相等，且该帧信号作为装在Y轴激励器中的移位寄存器的数据而被馈送。此外，完全相同的复位信号(即LOAD信号)作为该移位寄存器的移位时钟输入，从而使液晶可由在整个共同电极上定时的扫描信号来激励。附带说一下，通过垂直原位调节电路3002可任意人为地设定上述垂直回扫时间。
如上所述，根据本实施例，帧信号是通过D型触发器(或移位寄存器)被馈到Y轴激励器的移位寄存器的。因此，各共同电极从第一个到最后一个电极的扫描时间都是相同的，因而可以解决现有技术中的显示质量问题，从而使显示内容不致为观众所误读。在现有技术中的质量问题是第一和最后的共同电极行的显示都不规则地不是过密就是过稀。
图35是本发明另一个实施例的电路图。图35中，输入到D型触发器3551的Hsyc经时钟信号CK进行同步后输入到D型触发器3552中。“或非”电路3555由Hsyc的上升沿产生第一个脉冲。该第一个脉冲使水平原位调节电路3501的D型触发器3557复位，从而使“或非”电路3560输出时钟CK。计数器3561对时钟CK计数。当计数器3561的计数值与外部设定装置3562的设定值相等时，包括一个“异-或”逻辑电路和一个“与非”门的重合电路3563产生一个重合信号。该信号倒转触发器3557的输出，并停止向计数器3561供应时钟CK。因而可以调节水平消隐期。垂时消隐时间同样也可以通过利用计数器3567对第一脉冲产生装置的脉冲信号P15计数，并利用重合电路3569的输出进行调节。水平或垂直消隐期的设置可借助于在X或Y轴方向上的点加以调节。当触发器3557和3565两输出
Q都成为“L”时，取显示起始点(原位)使“或非”电路3559产生时钟信号P1。时钟信号P1则输入到1/8分频器3506和串并行变换电路3510、3511和3512中。
当传输一行的显示数据时，Hsyc下降，于是包括D型触发器3553和“或非”电路3554的第二脉冲产生装置产生脉冲信号P16。脉冲P16倒转触发器电路3558的输出Q，从而使“或非”电路3559停止产生时钟信号P1。
权利要求
1.一种用以将分离的视频信号转换成使薄型显示面板工作的显示数据信号和定时信号的接口，其特征在于，该接口包括定时装置、数据处理装置和定时信号发生装置；其定时装置用以定时，从而根据同步信号将有效显示数据引入数据处理装置；数据处理装置用以为采用所述显示数据的薄型显示面板产生所希望的数据，定时信号发生装置则用以产生使薄型显示面板的激励器工作所需的定时信号。
2.一种如权利要求
1所述的接口，其特征在于，所述数据处理装置没有随机存取存储器。
3.一种如权利要求
1所述的用于薄型显示面板的接口，其特征在于，所述薄型显示面板具有X-Y点矩阵显示电极结构。
4.一种如权利要求
3所述的用于薄型显示面板的接口，其特征在于，所述X电极包括一非偶数电极组和一偶数电极组，各组电极彼此从面板的相对侧引出。
5.一种如权利要求
1所述的接口，其特征在于，所述数据处理装置包括一个用以将显示数据的串行数据变换成并行数据，并暂时存储该数据的数据变换电路、一个用以向激励器提供一个数目位数的并行数据的第一开关电路、一个用以向激励器提供位数不同的并行数据的第二开关电路和一个用以选择其中一个开关电路的选择电路。
6.一种如权利要求
1所述的接口，其特征在于，所述数据处理装置向激励器提供8位所要求的数据。
7.一种如权利要求
1所述的接口，其特征在于，所述定时装置包括一个用以控制定时，从而将水平有效显示数据引入到数据处理装置的水平原位调节电路，一个用以控制定时，从而将垂直有效显示数据引入到数据处理装置的垂直原位调节电路和，一个用以在水平和垂直显示数据两者都有效时产生一个脉冲的时钟控制电路。
8.一种如权利要求
7所述的接口，其特征在于，水平和垂直原位调节电路两者之中至少有一个包括一个用以对参考信号计数的计数器，一个用以用显示数据任意地设定定时的外部输入装置，和一个用以检测所述计数器的输出与所述外部输入装置的设定值之间的一致情况，从而通过所述外部输入装置来调节显示位置的重合检测电路。
9.一种如权利要求
7所述的接口，其特征在于，水平和垂直原位调节电路两者之中至少有一个包括用以设定所希望的延时时间的延时设置装置，用以使延时设置装置的输出与时钟信号同步的同步装置，一个用以根据同步装置的输出对时钟信号计数的计数器，和用以根据计数器的输出清除同步装置的清除装置。
10.一种单色或多色薄型显示器的接口，其特征在于，该接口包括用以定时，从而根据同步信号将有效显示数据引入数据处理装置的定时装置，用以根据单色显示数据或多色显示数据为薄型显示面板产生所希望的数据的数据处理装置，和用以产生使薄型显示面板的激励器工作所需的定时信号的定时信号发生装置。
11.一种如权利要求
10所述的接口，其特征在于，所述数据处理装置没有随机存取存储器。
12.一种如权利要求
10所述的接口，其特征在于，所述数据处理装置包括一个用以将显示数据的串行数据变换成并行数据，并暂时存储该数据的数据变换电路，一个用以向激励器提供单色数据的第一开关电路，一个用以向激励器提供多色数据的第二开关电路，和一个用以选择其中一个开关电路的单色/多色选择电路。
13.一种如权利要求
10所述的接口，其特征在于，所述数据处理装置包括一个多色显示数据处理电路单元和一个单色显色数据处理电路单元;多色显示数据处理电路单元包括一个用以将R、G、B三色显示串行数据变换成并行数据的串并行变换电路，用以将所述串并行变换器电路的输出变换成混色数据的混色和掺色装置，和用以转换所述混色数据的第一组开关电路;单色显示数据处理电路单元则包括第二组开关电路，该开关电路用以转换所述R、G、B显示数据中至少一个数据的，所述串并行变换器电路的输出。
14.一种如权利要求
13所述的接口，其特征在于，所述数据处理装置具有一个用以有选择地接通和断开所述彩色显示数据处理电路单元和所述单色显示数据处理电路单元两者的输出的显示模式转换装置。
15.一种如权利要求
13所述的接口，其特征在于，所述数据处理装置具有用以反转所述彩色显示数据的显示数据反转装置。
16.一种如权利要求
10所述的薄型显示器的接口，其特征在于，所述薄型显示面板具有一个X-Y点矩阵显示电极结构，该显示电极结构的X电极包括一个非偶数电极组和一个偶数电极组，各组电极彼此从面板的相对侧引出，并且数据处理装置产生分离的该非偶数电极组和偶数电极组各个所需用的数据。
17.一种用以将分离的多色视频信号转换成使多色薄型显示面板工作的显示数据信号和定时信号的接口，其特征在于，该接口包括用以定时，从而根据同步信号将有效显示数据引入数据处理装置的定时装置，用以根据多色显示数据给薄型显示面板产生所需用的数据的数据处理装置，和用以产生使薄型显示面板的激励器工作所需用的定时信号的定时信号发生装置。
18.一种如权利要求
17所述的接口，其特征在于，所述数据处理装置没有随机存取存储器。
19.一种如权利要求
17所述的接口，其特征在于，所述数据处理装置包括一个用以将显示数据的串行数据变换成并行数据，并暂时存储该数据的数据变换电路，一个用以向激励器提供多色数据的开关电路。
20.一种如权利要求
17所述的用于薄型显示器面板的接口，其特征在于，所述薄型显示面板具有一个X-Y点矩阵显示电极结构，该显示电极结构的X电极包括一非偶数电极组和一偶数电极组，各组电极彼此从面板的相对侧引出，并且数据处理装置产生分离的非偶数电极组和偶数电极组各个所需用的数据。
21.一种如权利要求
17所述的接口，其特征在于，所述数据处理装置具有一个彩色排列选择电路，用以按多色薄型显示面板的色点排列的类型来改变彩色数据。
22.一种如权利要求
17所述的接口，其特征在于，所述数据处理装置包括用以将R、G、B三色显示串行数据转换成并行数据的第一串并行转换电路，用以将并行R、G、B三色显示数据移位的移位寄存器，用以有选择地提取移位寄存器的选择门电路，和用以将选择门电路的串行数据转换成并行数据的第二串并行转换器电路。
23.一种用以将分离的单色视频信号转换成使单色薄型显示面板工作的显示数据信号和定时信号的接口，其特征在于，该接口设备包括用以进行定时，从而根据同步信号将有效显示数据引入数据处理装置的定时装置，用以根据单色显示数据给薄型显示面板产生所需用的数据的数据处理装置，和用以产生使薄型显示面板的激励器工作所需用的定时信号的定时信号发生装置。
24.一种如权利要求
23所述的接口，其特征在于，所述数据处理装置没有随机存取存储器。
25.一种如权利要求
23所述的接口，其特征在于，所述数据处理装置包括一个用以将显示数据的串行数据变换成并行数据，并暂时存储该数据的数据变换电路，和一个用以向激励器提供单色数据的开关电路。
专利摘要
一种接口设备，用以将分离的视频信号转换成使薄型显示面板工作的显示数据信号和定时信号。该接口设备包括一个定时电路、一个数据处理电路和一个定时信号发生电路。定时电路用以定时，从而根据同步信号将有效显示数据引入数据处理电路。数据处理电路用以利用显示数据为薄型显示面板产生所需用的数据。定时信号发生电路则用以产生使薄型显示面板的激励器工作所需用的定时信号。
文档编号G09G1/02GK87103505SQ87103505
公开日1987年11月4日 申请日期1987年4月25日
发明者近藤健一 申请人:精工电子工业株式会社导出引文BiBTeX, EndNote, RefMan