共同电压供应电路的制作方法
【技术领域】
[0001]本发明是有关于一种控制电路，且特别是有关于一种共同电压供应电路。
【背景技术】
[0002]现有的共同电压供应电路为配合数据电压的写入时序，需在一个帧(frame)的时间内进行多次电平转换，导致共同电压供应电路的功耗较高。
[0003]对于上述状况，虽可藉由修改电路并采用额外的开关元件，以通过控制上述开关元件的切换，而配合数据电压的写入时序。如此，仅需于一个帧的时间内切换一次，以降低共同电压供应电路的功耗。然而，修改电路将导致整体布线的设计方式复杂，且额外采用开关元件亦会增加共同电压供应电路的成本。
[0004]由此可见，上述现有的方式，显然仍存在不便与缺陷，而有待改进。为了解决上述问题，相关领域莫不费尽心思来谋求解决之道，但长久以来仍未发展出适当的解决方案。
【发明内容】
[0005]
【发明内容】
旨在提供本揭示内容的简化摘要，以使阅读者对本揭示内容具备基本的理解。此
【发明内容】
并非本揭示内容的完整概述，且其用意并非在指出本发明实施例的重要/关键元件或界定本发明的范围。
[0006]本
【发明内容】
的一目的是在提供一种共同电压供应电路，藉以改善现有技术的问题。
[0007]为达上述目的，本
【发明内容】
的一技术态样是关于一种共同电压供应电路。此共同电压供应电路包含第一晶体管、第二晶体管、第三晶体管、第一电容、第四晶体管及第二电容。第一晶体管、第二晶体管、第三晶体管及第四晶体管皆包含第一端、控制端及控制端。第一晶体管的第一端用以接收第一电平信号，第一晶体管的控制端用以接收扫描信号。第二晶体管的第一端用以接收第二电平信号，上述第一电平信号的电压电平不同于第二电平信号的电压电平，第二晶体管的控制端用以接收扫描信号。第三晶体管的第一端用以接收第一共同电压，第三晶体管的控制端耦接于第一晶体管的第二端，第三晶体管的第二端耦接于输出端。第一电容耦接于第三晶体管的控制端。第四晶体管的第一端用以接收第二共同电压，第四晶体管的控制端耦接于第二晶体管的第二端，第四晶体管的第二端耦接于输出端。第二电容耦接于第四晶体管的控制端。
[0008]因此，根据本发明的技术内容，本发明实施例藉由提供一种共同电压供应电路，藉以在不增加电路布线的复杂度且不增加电路成本的状况下，减少共同电压供应电路输出的共同电压的电平切换次数，从而同时达到降低成本及功耗的目的。
[0009]在参阅下文实施方式后，本发明所属技术领域中具有通常知识者当可轻易了解本发明的基本精神及其他发明目的，以及本发明所采用的技术手段与实施态样。
【附图说明】
[0010]为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附图式的说明如下:
[0011]图1是依照本发明一实施例绘示一种共同电压供应电路的示意图；
[0012]图2是依照本发明另一实施例绘示一种共同电压供应电路的驱动波形示意图；
[0013]图3是依照本发明又一实施例绘示一种共同电压供应电路的示意图。
[0014]其中，附图标记:
[0015]Cl?C2:电容Tl?T4:晶体管
[0016]frame I ?frame2:帧Vl:第一电平信号
[0017]G(n)、G(n+3):扫描信号V2:第二电平信号
[0018]Gnd:接地端Vcom+:第一共同电压
[0019]Output:输出端Vcom-:第二共同电压
[0020]PI?P2:期间Vcom (η):输出共同电压
[0021]根据惯常的作业方式，图中各种特征与元件并未依比例绘制，其绘制方式是为了以最佳的方式呈现与本发明相关的具体特征与元件。此外，在不同图式间，以相同或相似的元件符号来指称相似的元件/部件。
【具体实施方式】
[0022]为了使本揭示内容的叙述更加详尽与完备，下文针对了本发明的实施态样与具体实施例提出了说明性的描述；但这并非实施或运用本发明具体实施例的唯一形式。实施方式中涵盖了多个具体实施例的特征以及用以建构与操作这些具体实施例的方法步骤与其顺序。然而，亦可利用其他具体实施例来达成相同或均等的功能与步骤顺序。
[0023]除非本说明书另有定义，此处所用的科学与技术词汇的含义与本发明所属技术领域中具有通常知识者所理解与惯用的意义相同。此外，在不和上下文冲突的情形下，本说明书所用的单数名词涵盖该名词的复数型；而所用的复数名词时亦涵盖该名词的单数型。
[0024]另外，关于本文中所使用的“耦接”，可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指二或多个元件相互操作或动作。
[0025]为改善降低共同电压供应电路的功耗所导致整体布线的设计方式复杂，且额外增加共同电压供应电路的成本的问题，本发明提出一种新式共同电压供应电路，说明如后。
[0026]图1是依照本发明一实施例绘示一种共同电压供应电路的示意图。如图所示，共同电压供应电路包含第一晶体管Tl、第二晶体管Τ2、第三晶体管Τ3、第一电容Cl、第四晶体管Τ4及第二电容C2。进一步而言，上述第一晶体管Tl至第四晶体管Τ4皆包含第一端、控制端及第二端。
[0027]于连接关系上，第三晶体管Τ3的控制端耦接于第一晶体管Tl的第二端，第三晶体管Τ3的第二端耦接于输出端Output。第一电容Cl耦接于第三晶体管T3的控制端。第四晶体管T4的控制端耦接于第二晶体管T2的第二端，第四晶体管T4的第二端耦接于输出端Output。第二电容C2耦接于第四晶体管T4的控制端。
[0028]于操作关系上，第一晶体管Tl的第一端用以接收第一电平信号Vl，第一晶体管Tl的控制端用以接收扫描信号G(n)。第二晶体管T2的第一端用以接收第二电平信号V2，上述第一电平信号Vl的电压电平不同于第二电平信号V2的电压电平，此外，第二晶体管T2的控制端用以接收扫描信号G (η)。第三晶体管Τ3的第一端用以接收第一共同电压Vcom+。第四晶体管T4的第一端用以接收第二共同电压Vcom-。
[0029]为了解共同电压供应电路的驱动模式及提供共同电压的方式，请一并参阅图2，其是依照本发明另一实施例绘示一种共同电压供应电路的驱动波形示意图。请参阅图2，首先，于期间PI之前，共同电压供应电路由其输出端Output输出高电平的共同电压Vcom (η)。
[0030]随后，于期间Ρ1，扫描信号G(n)为高电平信号，第一晶体管Tl及第二晶体管T2依据高电平信号而导通。同时，第一电平信号Vl为低电平信号，而第二电平信号V2为高电平信号，第三晶体管T3依据低电平信号而关闭，第四晶体管T4则根据高电平信号而导通，此时，第四晶体管T4提供第二共同电压Vcom-至输出端Output，而由输出端Output提供低电平的第二共同电压Vcom-，并于一个帧framel内维持同一电平。换言之，输出端Output输出的共同电压Vcom(η)被第四晶体管Τ4拉低，并于一个帧framel内维持低电平。
[0031]再者，请参阅图2的空白期间blanking，于此期间，第一电平信号Vl转换为高电平信号，而第二电平信号V2转换为低电平信号。接着，请参阅图2的期间P2，于此期间，扫描信号G(n)为高电平信号，第一晶体管Tl及第二晶体管T2依据高电平信号而导通。同时，第三晶体管T3依据高电平的第一电平信号Vl而导通，第四晶体管T4则根据低电平的第二电平信号V2而关闭，此时，第三晶体管T3提供第一共同电压Vcom+至输出端Output，而由输出端Output提供高电平的第一共同电压Vcom+，并于一个帧frame2内维持高电平。
[0032]如