缓冲电路、面板模块及显示驱动方法
【技术领域】
[0001]本发明涉及一种电子装置，且特别涉及一种缓冲电路、面板模块及显示驱动方法。
【背景技术】
[0002]随着显示产品的普及化，现今生活周遭随处可见到液晶显示器的相关产品。若要使液晶显示器能够正确地显示画面，则必须由数字模拟转换器(Digital to AnalogConverter, DAC)将影像资料的数字信号转换为足以驱动液晶分子的模拟信号。在数字信号转模拟信号的过程中，数字模拟转换器必须使用数个不同位阶的伽马参考电压。
[0003]请参照图1，图1绘示为正极性电阻串、负极性电阻串、正极性缓冲器及负极性缓冲器的示意图。由于液晶分子有转换极性的考虑，所以一般驱动芯片会有正极性电阻串32及负极性电阻串33分别代表其正负极性的电压。正极性电阻串32及负极性电阻串33又称为伽马电阻。正极性电阻串32上的电压由正极性缓冲放大器35提供，且负极性电阻串33上的电压由负极性缓冲放大器36提供。
[0004]不同的正极性缓冲放大器35在正极性电阻串32上的不同位置定义其分压点，且不同的负极性缓冲放大器36在负极性电阻串33上的不同位置定义其分压点。各分压点再进入数字模拟转换器中由输入信号决定驱动芯片的输出电压值和极性。由于电阻值和其电流消耗成反比，一般驱动芯片会在正极性电阻串32及负极性电阻串33上耗去数百微安培至数毫安培的等级，对整个驱动芯片电流消耗面占有一大部分的比例。
【发明内容】
[0005]本发明涉及一种缓冲电路、面板模块及显示驱动方法。
[0006]根据本发明，提出一种缓冲电路。缓冲电路包括正极性缓冲器及负极性缓冲器。正极性缓冲器接收第一电源电压及第二电源电压，使得正极性缓冲器输出正极性参考电压至正极性电阻串。第二电源电压小于第一电源电压。负极性缓冲器接收第二电源电压及第三电源电压，使得负极性缓冲器输出负极性参考电压至负极性电阻串。第三电源电压小于第二电源电压。
[0007]根据本发明，提出一种面板模块。面板模块包括面板、正极性电阻串、负极性电阻串、缓冲电路及驱动电路。缓冲电路包括正极性缓冲器及负极性缓冲器。正极性缓冲器接收第一电源电压及第二电源电压，使得正极性缓冲器输出正极性参考电压至正极性电阻串。第二电源电压小于第一电源电压。负极性缓冲器接收第二电源电压及第三电源电压，使得负极性缓冲器输出负极性参考电压至负极性电阻串。第三电源电压小于第二电源电压。驱动电路根据第一参考电压及第二参考电压驱动面板。
[0008]根据本发明，提出一种显示驱动方法。显示驱动方法包括:供应正极性缓冲器所需的第一电源电压及第二电源电压，使得正极性缓冲器输出正极性参考电压，第二电源电压小于第一电源电压；供应负极性缓冲器所需的第二电源电压及第三电源电压，使得负极性缓冲器输出负极性参考电压，第三电源电压小于第二电源电压；以及根据正极性参考电压及负极性参考电压驱动面板。
[0009]为了对本发明的上述及其他方面有更佳的了解，下文特举优选实施例，并配合附图，作详细说明如下:
【附图说明】
[0010]图1绘示为正极性电阻串、负极性电阻串、正极性缓冲器及负极性缓冲器的示意图。
[0011]图2绘不为依照第一实施例的一种面板模块的不意图。
[0012]图3绘示为依照第一实施例的一种缓冲电路的示意图。
[0013]图4绘示为正极性电阻串耦接三个正极性缓冲器且负极性电阻串耦接三个负极性缓冲器的示意图。
[0014]图5绘示为依照第二实施例的一种缓冲电路的示意图。
[0015]图6绘示为依照第三实施例的一种面板模块的示意图。
[0016]图7绘示为依照第四实施例的m个正极性电阻串耦接η个正极性缓冲器且m个负极性电阻串耦接η个负极性缓冲器的示意图。
[0017]图8绘示为依照第五实施例的一种由电源电压输出电路提供电源电压VMID的示意图。
[0018]图9绘示为依照第六实施例的一种面板模块的示意图。
[0019]图10绘示为依照第七实施例的一种面板模块的示意图。
[0020]图11绘示为依照第八实施例的一种显示驱动方法的流程图。
[0021]【符号说明】
[0022]1、3:面板模块
[0023]8:源极驱动芯片
[0024]81:电阻串
[0025]11:面板
[0026]12、12a、32:正极性电阻串
[0027]13、13a、33:负极性电阻串
[0028]14a、14b、14c:缓冲电路
[0029]15、15a?15η、35:正极性缓冲器
[0030]16、16a?16n、36:负极性缓冲器
[0031]16:负极性缓冲器
[0032]17:驱动电路
[0033]141:电源电压输出电路
[0034]151、152、161、162:电源端
[0035]I53、I63:输出端
[0036]154:正输入级
[0037]155:正输出级
[0038]156、166:选择开关
[0039]164:负输入级
[0040]165:负输出级
[0041]201 ?203:步骤
[0042]1411:中压缓冲器
[0043]1541、1542、1641、1642:电流源
[0044]1543、1544、1545、1546、1643、1644、1645、1646:输入晶体管
[0045]Cm:电容
[0046]GOP:缓冲器
[0047]VDD、VMID、VGND:电源电压
[0048]VIP, VIPl ?VIPn、VIN, VINl ?VINn:输入电压
[0049]VPG:正极性参考电压
[0050]VNG:负极性参考电压
[0051]P9A、N9A、P9B、N9B、P9C、N9C、P9P、N9P、P9N、N9N:输出晶体管
[0052]I1^ 12、I3、工4、Ια、Ιβ、I。、Id、Ie、If、Iap ?〗np、Ian ?1丽、Iip ?Inp、Iin ?InN:电流
[0053]R1^R2, Rip ?Rnp、Rin ?Rnn:分压电阻
【具体实施方式】
[0054]第一实施例
[0055]请同时参照图2及图3，图2绘示为依照第一实施例的一种面板模块的示意图，图3绘示为依照第一实施例的一种缓冲电路的示意图。面板模块I包括面板11、正极性电阻串12、负极性电阻串13、缓冲电路14a及驱动电路17。正极性电阻串12及负极性电阻串13例如为伽马电阻。缓冲电路14a包括正极性缓冲器15及负极性缓冲器16。正极性缓冲器15及负极性缓冲器16例如为伽马运算放大器(Ga_a 0P)。驱动电路17例如为源极驱动芯片。
[0056]正极性缓冲器15接收电源电压VDD及电源电压VMID，使得正极性缓冲器15根据输入电压VIP输出正极性参考电压VPG至正极性电阻串12。电源电压VMID小于电源电压VDD0负极性缓冲器16接收电源电压VMID及电源电压VGND，使得负极性缓冲器16根据输入电压VIN输出负极性参考电压VNG至负极性电阻串13。电源电压VGND小于电源电压VMID，电源电压VGND实质上等于接地电压。亦即，电源电压VMID介于电源电压VDD与电源电压VGND之间。驱动电路17根据正极性参考电压VPG及负极性参考电压VNG驱动面板11。
[0057]进一步来说，正极性缓冲器15包括电源端151、电源端152、输出端153、正输入级154及正输出级155。电源端151接收电源电压VDD，且电源端152接收电源电压VMID。输出端153耦接至正极性电阻串12。正输入级154耦接正输出级155。电源端151及电源端152耦接至正输出级155，以供应正极性缓冲器15所需的电源电压VDD及电源电压VMID。负极性缓冲器16包括电源端161、电源端162、输出端163、负输入级164及负输出级165。电源端161接收电源电压VMID，且电源端162接收电源电压VGND。输出端163耦接至负极性电阻串13。负输入级164耦接负输出级165。电源端161及电源端162耦接至负输出级165，以供应负极性缓冲器16所需的电源电压VMID及电源电压VGND。
[0058]正输出级155包括输出晶体管P9P及输出晶体管N9P，且输出晶体管N9P耦接输出晶体管P9P。电源端151耦接至输出晶体管P9P的源极以供应电源电压VDD至正输出级155。电源端152耦接至输出晶体管N9P的源极以供应电源电压VMID至正输出级155。负输出级165包括输出晶体管P9N及输出晶体管N9N，且输出晶体管N9N耦接输出晶体管P9N。电源端161耦接输出晶体管P9N的源极以供应电源电压VMID至负输出级165。电源端162耦接输出晶体管N9N的源极以供应电源电压VGND至负输出级165。当正输出级155与负输出级165的电流大小相同，则具有电流重新利用的效果。
[0059]请参照图4，图4绘示为正极性电阻串耦接三个正极性缓冲器且负极性电阻串耦接三个负极性缓冲器的示意图。正极性缓冲器15a、正极性缓冲器15b及正极性缓冲器15c分别根据输入电压VIPl、输入电压VIP2及输入电压VIP3输出正极性参考电压VPGl、正极性参考电压VPG2及正极性参考电压VPG3至正极性电阻串12。负极性缓冲器16a、负极性缓冲器16b及负极性缓冲器16c分别根据输入电压VINl、输入电压VIN2及输入电压VIN3输出负极性参考电压VNGl、负极性参考电压VNG2及负极性参考电压VNG3至负极性电阻串13。
[0060]正极性缓冲器15a包括输出晶体管P9A及输出晶体管N9A。正极性缓冲器15b包括输出晶体管P9B及输出晶体管N9B。正极性缓冲器15c包括输出晶体管P9C及输出晶体管N9C。负极性缓冲器16a包括输出晶体管P9D及输出晶体管N9D。负极性缓冲器16b包括输出晶体管P9E及输出晶体管N9E。负极性缓冲器16c包括输出晶体管P9F及输出晶体管 N9F。
[0061]正极性电阻串12包括分压电阻R1及分压电阻R2，且分压电阻R1耦接分压电阻R2。负极性电阻串13包括分压电阻R1及分压电阻R2，且分压电阻R1耦接分压电阻R2。正极性缓冲器15a、正极性缓冲器15b、正极性缓冲器15c、负极性缓冲器16a、负极性缓冲器16b及负极性缓冲器16c分别输出电流IA、电流IB、电流I。、电流ID、电流Ie、及电流IF。电流I1及电流I2分别流经正极性电阻串12的分压电阻R1及分压电阻R2。电流I3及电流I4分别流经负极性电阻串13的分压电阻R2及分压电阻R1。
[0062]正极性电阻串12会从电源电压VDD抽一路电流IA，电流Ia经由输出晶体管P9A流经正极性电阻串12再由输出晶体管N9C流至电源电压VMID。负极性电阻串13会从电源电压VMID抽一路电流ID，电流Id经由输出晶体管P9D流经负极性电阻串13再由输出晶体管N9F流至电源电压VGND。若正极性电阻串12与负极性电阻串13的阻值相同，且正极性电阻串12与负极性电阻串13的首尾两端电压差相同，则正极性电阻串12的电压及电流与负极性电阻串13相对称。相较于正极性缓冲