一种像素电路及显示装置的制造方法
【技术领域】
[0001] 本申请涉及一种显示装置，尤其涉及一种像素电路及显示装置。
【背景技术】
[0002] 有机发光二极管（化ganicLi曲t-EmittingDiode, 0LED)显示因具有高亮度、高 发光效率、宽视角和低功耗等优点，近年来被人们广泛研究，并迅速应用到新一代的显示当 中。0LED显示的驱动方式可W为无源矩阵驱动（PassiveMatrix0LED，PM0LED)和有源矩 阵驱动（ActiveMatrix0LED，AM0LED)两种。无源矩阵驱动虽然成本低廉，但是存在交叉 串扰现象不能实现高分辨率的显示，且无源矩阵驱动电流大，降低了 0L邸的使用寿命。相 比之下，有源矩阵驱动方式在每个像素上设置数目不同的晶体管作为电流源，避免了交叉 串扰，所需的驱动电流较小，功耗较低，使0LED的寿命增加，可W实现高分辨的显示，同时， 有源矩阵驱动更容易满足大面积和高灰度级显示的需要。
[0003] 传统AM0LED的像素电路是简单的两薄膜场效应晶体管（ThinFilmTransistor, TFT)结构，通常包括多个栅极扫描线、多个数据线、多个电源线W及连接到该些线并W矩阵 形式排列的多个像素点。0LED是电流型发光器件，其亮度与通过的电流成正比。在传统的 AM0L邸像素电路中，如图1所示，流过0L邸的电流会随着时间而改变从而导致显示的不均 匀问题，该是由于驱动晶体管T1的阔值电压和0L邸两端的电压会随着时间发生变化，从而 导致电流的变化。该种电路虽然结构简单，但不能补偿驱动晶体管T1阔值电压漂移、0LED 阔值电压漂移或面板各处晶体管阔值电压不均匀等问题。
[0004] 此外，由于该种像素电路在非发光阶段，仍然有电流流过0L邸，从而降低了像素电 路的对比度。
[0005] 目前，为了解决晶体管的阔值电压漂移带来的问题，不管AM0LED的像素电路采用 的工艺是多晶娃（poly-Si)技术、非晶娃（a-Si)技术还是氧化物半导体技术，其在构成像 素电路时都需要提供阔值电压补偿机制。目前出现了很多提供补偿的像素电路，该些电路 大致可W分为两类；电流驱动型像素电路和电压驱动型像素电路。
[0006] 电流驱动型像素电路主要采用电流镜或者电流源将数据电流按一定比例复制为 驱动电流的方式来点亮发光件。由于0LED是电流型器件，因此采用电流驱动型电路可W很 精确的补偿阔值电压的漂移和迁移率的不同。但是在实际应用时，由于数据线上的寄生电 容效应，数据电流的建立需要较长的时间，该个问题在小电流的情况下更加突出，严重影响 了电路的驱动速度。另外，随着显示器的尺寸增大，寄生电容和电阻越来越大，在数据电流 较小的情况下充放电延迟比较大，因此电流型像素电路不适合制造大面积、高分辨率的显 示器。
[0007] 电压驱动型像素电路相对于电流驱动型像素电路有很快的充放电速度，可W满足 大面积、高分辨显示的需要。但是电压型像素电路不能很精确的补偿阔值电压的漂移，且对 于面板上不同器件迁移率的差异很难有补偿作用。另外，电压型像素电路在补偿阔值电压 变化的过程中会使结构变得复杂，减少开口率，并且会引入多条驱动信号使外围驱动电路 变的比较复杂。
【发明内容】
[0008] 本申请提供一种像素电路及显示装置，从而补偿晶体管的阔值电压漂移。
[0009] 根据本申请的第一方面，本申请提供一种像素电路，包括：
[0010] 存储电容、第H晶体管、第二晶体管W及用于禪合在第一公共电极和第二公共电 极之间的发光支路。
[0011] 发光支路包括串联的第五晶体管、驱动晶体管、第六晶体管和发光元件；其中，第 五晶体管串联在第一公共电极和驱动晶体管之间，第六晶体管串联在第二公共电极和驱动 晶体管之间；第五晶体管的控制极用于输入第一控制信号；第六晶体管的控制极用于输入 第二控制信号；驱动晶体管的第一极禪合至第五晶体管的第二极，第二极禪合至第六晶体 管的第一极，控制极禪合至第二节点。
[0012] 第H晶体管的控制极用于输入扫描信号，第一极和第二极分别禪合至驱动晶体管 的第一极和第二节点。
[0013] 第二晶体管的控制极用于输入扫描信号，第一极禪合至驱动晶体管的第二极，第 二极用于输入数据信号。
[0014] 存储电容的第一端禪合至第二节点，第二端禪合至第六晶体管的第二极。
[0015] 在编程阶段，第五晶体管和第六晶体管分别响应第一控制信号和第二控制信号而 断开，第二晶体管和第H晶体管响应扫描信号导通将数据信号和驱动晶体管的阔值电压存 储于第二节点。
[0016] 在发光阶段，第二晶体管和第H晶体管分别响应输入扫描信号而断开，第五晶体 管和第六晶体管分别响应第一控制信号和第二控制信号而导通，且驱动晶体管在第二节点 的电位控制下导通为发光元件提供驱动电流。
[0017] 根据本申请的第二方面，本申请提供一种显示装置，包括：
[001引像素电路矩阵，像素电路矩阵包括排列成n行m列矩阵的上述像素电路，n和m为 大于0的整数。
[0019] 栅极驱动电路，用于产生扫描脉冲信号，并通过沿第一方向形成的各行扫描线向 像素电路提供扫描信号。
[0020] 数据驱动电路，用于产生代表灰度信息的数据电压信号，并通过沿第二方向形成 的各数据线向像素电路提供数据电压信号。
[0021] 控制器，用于向栅极驱动电路和数据驱动电路提供控制时序。
[0022] 根据本申请的第H方面，本申请提供一种上述像素电路的驱动方法，像素电路的 每一驱动周期包括初始化阶段、编程阶段和发光阶段，驱动方法包括：
[0023] 在初始化阶段，第H晶体管和第五晶体管导通初始化存储电容两端的电位；
[0024] 在编程阶段，第H晶体管和第二晶体管导通，数据信号和驱动晶体管的阔值电压 通过第二晶体管和第H晶体管输入至存储电容的第一端，并通过存储电容存储于该端；
[00巧]在发光阶段，驱动晶体管根据存储电容两端的压差驱动产生驱动电流，并驱动发 光元件发光。
[0026] 本申请的有益效果是：采用本申请的像素电路，通过在驱动晶体管的控制极和第 一极之间并接第H开关晶体管，利用该种电路结构并配合发光支路的开关晶体管，在编程 阶段存储驱动晶体管的阔值电压，从而在发光阶段补偿驱动晶体管的阔值电压变化的问 题，W降低显示器的不均匀问题。
【附图说明】
[0027] 图1为现有技术的无补偿像素电路结构图；
[0028] 图2为本申请实施例一的电路结构图；
[0029] 图3为本申请实施例一的信号时序图；
[0030] 图4为本申请实施例二的电路结构图；
[0031] 图5为本申请实施例二的信号时序图；
[0032] 图6为本申请实施例H的电路结构图；
[0033] 图7为本申请实施例四显示装置结构图。
【具体实施方式】
[0034] 下面通过【具体实施方式】结合附图对本发明作进一步详细说明。
[0035] 首先对一些术语进行说明；本申请中的晶体管可W是任何结构的晶体管，比如双 极型晶体管炬JT)或者场效应晶体管（FET)。当晶体管为双极型晶体管时，其控制极是指双 极型晶体管的基极，第一极可W为双极型晶体管的集电极或发射极，对应的第二极可W为 双极型晶体管的发射极或集电极；当晶体管为场效应晶体管时，其控制极是指场效应晶体 管的栅极，第一极可W为场效应晶体管的漏极或源极，对应的第二极可W为场效应晶体管 的源极或漏极。显示器中的晶体管通常为一种场效应晶体管；薄膜晶体管（TFT)。下面W 晶体管为场效应晶体管为例对本申请做详细的说明，在其它实施例中晶体管也可W是双极 型晶体管。
[0036] 发光元件为有机发光二极管（化ganicLi曲t-EmittingDiode, 0LED)，在其它实 施例中，也可W是其它发光元件。
[0037] 需要说明的是；第一公共电极VDD和第二公共电极VSS并非本申请像素电路的一 部分，为了使本领域普通技术人员更好地理解本申请的技术方案，而特别引入第一公共电 极VDD和第二公共电极VSS予W描述。
[0038] 实施例一：
[0039] 请参考图2,图2所示为本申请像素电路一种实施例的结构，包括：存储电容CS、第 H晶体管T3、第二晶体管T2W及用于禪合在第一公共电极VDD和第二公共电极VSS之间的 发光支路。发光支路包括串联的第五晶体管T5、驱动晶体管T1、第六晶体管T6和发光元件 0L邸。
[0040] 其中，第五晶体管T5串联在第一公共电极VDD和驱动晶体管T1之间，第六晶体管 T6串联在第二公共电极VSS和驱动晶体管T1之间，第五晶体管T5的控制极(例如栅极)用 于输入第一控制信号EM;第六晶体管T6的控制极(例如栅极）用于输入第二控制信号EN; 驱动晶体管T1的第一极(例如漏极)禪合至第五晶体管T5的第二极(例如源极)，第二极(例 如源极)禪