Led显示牌控制方法及控制装置、led控制卡的制作方法

文档序号:8923551阅读:363来源:国知局
Led显示牌控制方法及控制装置、led控制卡的制作方法
【技术领域】
[0001]本发明涉及LED显示技术领域,特别涉及一种LED显示牌控制方法、一种LED显示牌控制装置以及一种LED控制卡。
【背景技术】
[0002]LED (Light Emitting D1de,发光二极管)显示屏控制系统作为新型的显示技术,以其节能、环保、高亮等优点逐渐被市场接受,从而被广泛应用于都市传媒、城市交通等领域。
[0003]当前社会是一个交通极度发达的时代,是一个信息爆炸的时代;作为交通链路重要的一部分,加油站和加气站作为汽车燃料提供点越来越受到人们的关注;而广大司机对于加油站和加气站价格可视化程度的需求也是越来越高。目前,加油站和加气站使用的显示系统多为液晶显示系统,此液晶显示系统主要集成在加油机或加气机上,司机必须进加油站或加气站的时候才能看到,油气价格也只能通过加油机或加气机上的键盘进行修改。
[0004]随着LED行业的不断发展,部分加油站也采用LED显示系统显示油价,此油价系统主要采用单片机控制,不能显示多种油价,也无法检测LED灯是否正常。

【发明内容】

[0005]因此,针对现有技术中的不足,本发明提出一种LED显示牌控制方法、一种LED显示牌控制装置以及一种LED控制卡。
[0006]具体地,本发明实施例提供的一种LED显示牌控制方法,应用于一种LED显示牌系统,所述LED显示牌系统包括LED控制卡和多个LED显示牌,所述LED控制卡包括电连接的嵌入式微处理器和可编程逻辑器件,且每一个所述LED显示牌包括一个LED灯板或级联的多个LED灯板。再者,所述LED控制卡还包括与所述可编程逻辑器件电连接的多个控制接口和多个回检接口,每一个所述LED显示牌电连接一个所述控制接口和一个所述回检接口。所述LED显示牌控制方法包括步骤:上电后由所述嵌入式微处理器发送显示数据给所述可编程逻辑器件;将所述显示数据存储至所述可编程逻辑器件中的第一随机存储器;从所述第一随机存储器依序读出均具有预设长度且与所述多个控制接口分别对应的多组显示数据;以及在读出所述具有预设长度的多组显示数据后,根据所述多组显示数据以及所述可编程逻辑器件中的第二随机存储器存储的与所述多个LED显示牌分别对应的多个亮度参数,由所述可编程逻辑器件生成多组显示驱动信号并依序向所述多个控制接口分别输出所述多组显示驱动信号。
[0007]在本发明的一个实施例中,上述LED显示牌控制方法在上电后,由所述嵌入式微处理器发送显示数据给所述可编程逻辑器件之前还包括:向所述可编程逻辑器件发送与所述多个LED显示牌分别对应的所述多个亮度参数至所述第二随机存储器进行存储。
[0008]在本发明的一个实施例中,上述LED显示牌控制方法中的所述第一随机存储器划分有第一存储区和第二存储区,相应地在将所述显示数据存储至所述可编程逻辑器件的所述第一随机存储器之前,还包括:由所述可编程逻辑器件判断当前正在被操作的是所述第一存储区还是所述第二存储区,以便于将所述显示数据存储至所述第一存储区和所述第二存储区中当前没被操作者。
[0009]在本发明的一个实施例中,上述LED显示牌控制方法在当点检所述多个LED显示牌时,由所述可编程逻辑器件接受所述嵌入式微处理器的控制通过所述多个回检接口接收并存储来自于所述多个LED显示牌的点检结果数据至所述可编程逻辑器件中的第三随机存储器以供所述嵌入式微处理器读取。
[0010]此外,本发明实施例提供的一种LED显示牌控制装置,适于应用于LED控制卡。所述LED控制卡设置有多个控制接口和多个回检接口,所述多个控制接口用于分别电连接多个LED显示牌,所述多个回检接口用于分别电连接所述多个LED显示牌。所述LED显示牌控制装置包括:数据获取模块、数据读取模块以及数据输出模块;其中,数据获取模块用于接收输入的显示数据并将所述显示数据存储至第一随机存储器,数据读取模块用于从所述第一随机存储器依序读出均具有预设长度且与所述多个控制接口分别对应的多组显示数据,数据输出模块用于在读出所述多组显示数据之后根据所述多组显示数据以及第二随机存储器存储的与所述多个LED显示牌分别对应的多个亮度参数生成多组显示驱动信号并依序向所述多个控制接口分别输出所述多组显示驱动信号。
[0011]在本发明的一个实施例中,上述LED显示牌控制装置还包括亮度参数获取模块,用于接收外部输入的与所述多个LED显示牌分别对应的所述多个亮度参数并存储至所述第二随机存储器。
[0012]在本发明的一个实施例中,上述LED显示牌控制装置中,当所述第一随机存储器划分有第一存储区和第二存储区,所述数据获取模块具体用于判断当前正在被操作的是所述第一存储区还是所述第二存储区、并在得到判断结果后将所述显示数据存储至所述第一存储区和所述第二存储区中当前没被操作者。
[0013]在本发明的一个实施例中,上述LED显示牌控制装置还包括回检模块,用于通过所述多个回检接口分别接收来自于所述多个LED显示牌的点检结果数据并将所述点检结果数据存储至第三随机存储器。
[0014]另外,本发明实施例提供的一种LED控制卡,包括电连接的嵌入式微处理器和可编程逻辑器件以及与所述可编程逻辑器件电连接的多个控制接口和多个回检接口。其中,所述可编程逻辑器件配置有前述任意一种所述的LED显示牌控制装置。
[0015]在本发明的一个实施例中,上述LED控制卡还包括通讯接口,电连接所述嵌入式微处理器;所述通讯接口为以太网接口、WiFi接口、UART接口或其任意组合;所述嵌入式微处理器和所述可编程逻辑器件通过串口形成电连接。
[0016]由上可知,本发明实施例设置有多个控制接口,因此通过可编程逻辑器件例如FPGA可以驱动控制多个LED显示牌,当其应用于加油站或加气站,则可以用来显示多个燃料价格(例如多个油价或气价);此外,多个回检接口的设置可以借此获取各个LED显示牌的点检结果数据,使得检测LED显示牌上的LED灯是否正常成为可能。
[0017]通过以下参考附图的详细说明,本发明的其它方面和特征变得明显。但是应当知道,该附图仅仅为解释的目的设计,而不是作为本发明的范围的限定,这是因为其应当参考附加的权利要求。还应当知道,除非另外指出,不必要依比例绘制附图,它们仅仅力图概念地说明此处描述的结构和流程。
【附图说明】
[0018]下面将结合附图,对本发明的【具体实施方式】进行详细的说明。
[0019]图1示出本发明实施例的LED显示牌系统架构。
[0020]图2为本发明实施例的LED控制卡的结构示意图。
[0021]图3为本发明实施例的ARM与FPGA的通讯流程图。
[0022]图4为本发明实施例的LED显示牌控制装置的显示驱动控制部分的功能模块及工作流程图。
[0023]图5为本发明实施例的LED显示牌控制装置的回检部分的功能模块及工作流程图。
【具体实施方式】
[0024]为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的【具体实施方式】做详细的说明。
[0025]请参见图1,本发明实施例提供的一种LED显示牌系统包括:无线路由器11、LED控制卡13以及LED显示牌15 ;LED控制卡13例如通过网线与无线路由器11连接,而LED显示牌15电连接LED控制卡13,并且LED显示牌15的数量可以为多个。此外,用户可以通过远程服务器20a、局域网PC机20b、手机20c等多种方式修改LED显示牌15的显示内容;此处,远程服务器20a、局域网PC机20b、手机20c可以通过无线方式连接至无线路由器11。
[0026]请参见图2,本实施例的LED控制卡13包括:ARM处理器131、FPGA 133、通讯接口例如以太网接口 134、UART接口 136和/或WiFi接口 138、显示牌控制接口 I?η以及显示牌回检接口 I?η。此处,以太网接口 134、UART接口 136和WiFi接口 138电连接ARM处理器131,以太网接口 134可以是百兆网口或千兆网口,显示牌控制接口 I?η和显示牌回检接口 I?η均电连接FPGA 133,而FPGA133和ARM处理器131之间通过串口例如UART串口形成电连接;显示牌控制接口 I?η和显示牌回检接口 I?η可以构成η对控制及回检接口,以分别与η个LED显示牌形成电连接,此处每对控制及回检接口典型的为排线接口。此外,可以理解的是,此处的ARM处理器131可以替换成其他嵌入式微处理器例如DSP,而FPGA也可以替换成其他可编程逻辑器件例如CPLD。另外,值得一提的是,UART接口 136也可以直接连接至FPGA 133而非ARM处理器131。
[0027]请参见图3,其示出ARM与FPGA的通讯流程。具体地,因为FPGA133的内部程序没有存储LED显不牌15的壳度和显不内容彳目息,每次断电后都会丢失,所以在每次上电ARM处理器131的软件启动后,ARM处理器131依序加载FPGA程序、从FPGA读取MODE ID以获取FPGA的配置方式、给FPGA发送参数例如FPGA带载的各个LED显示牌15的先前最后一次调节的亮度、给FPGA发送显示数据、拉高FPGA工作的状态标志(即使FPGA开始工作),从而完成FPGA的启动。此处,亮度和显示数据可通过以太网接口 134、UART接口 136或WiFi接口 138传送给ARM,而ARM处理器的软件程序会记录各个LED显示牌先前最后一次调节的亮度和显示内容信息(显示数据)。
[0028]请参见图4和图5,由于ARM处理器131传送给FPGA133的数据典型地包含三种数据类型,也即显示数据、标志寄存器的值、以及读取点检数据命令(这三种数据类型可由FPGA按照地址的最高8bit来进行区分),因此相应地会在FPGA中分配三个RAM(随机存储器),也即RAM1、RAM2及RAM3,具体功能如
当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1