硅上液晶芯片中的像素测试的制作方法
【技术领域】
[0001]在本文中所描述的实施例通常涉及光学开关。更具体地，示例实施例涉及可以被包括在光学开关中的硅上液晶集成电路(LCOS IC)o
【背景技术】
[0002]信号携带光可以被复用到光纤上，以增加光纤的容量和/或使能进行双向传输。光学开关通常被用于对信号携带光的特定信道进行复用、解复用或动态路由。一种类型的光学开关为波长选择器开关(WSS)，波长选择器开关基于特定信道的波长对特定信道进行路由。
[0003]在一些WSS中，硅上液晶(LCOS)技术被用于建立显示引擎，该显示引擎使特定信道的波长偏转。在LCOS技术中，液晶可以被应用到硅芯片的表面。硅芯片可以涂覆有反射层。例如，反射层可以包括镀铝(aluminized)层。另外，在LCOS技术中，显示引擎可以包括多个像素。通过被施加到像素的电压的引入和交变，像素建立电控制的光栅，该电控制的光栅沿偏转方向对特定信道进行路由。
[0004]本文所要求保护的主题不限于下述实施例:该实施例解决任何不利，或该实施例仅在诸如上述的环境的环境中进行操作。相反，本【背景技术】仅被提供为示出可以实践在本文中所描述的一些实施例的一个示例性技术领域。
【发明内容】
[0005]在本文中所描述的实施例通常涉及光学开关。更具体地，示例实施例涉及可以被包括在光学开关中的硅上液晶集成电路(LCOS IC)o
[0006]示例实施例包括LCOS IC中的像素连续性测试方法。该方法包括将第一电压写入到像素。使像素隔离，并且选择性地耦接至像素的线被放电。该方法还包括对感测放大器进行使能，该感测放大器被配置成感测线上的电压。像素电连接至线，并且感测线上的生成电压。
[0007]另一示例实施例包括LCOS IC上的像素连续性测试系统。测试系统包括第一像素、第一线、拉式(yank)结构以及感测放大器。第一线经由第一像素开关选择性地耦接至第一像素。拉式结构包括上拉(yank up)开关，被配置成将第一像素耦接至第一电压源；以及下拉(yank down)开关，被配置成将第一线耦接至第二电压源。感测放大器被配置成经由感测放大器开关选择性地耦接至第一线，以及被配置成在第一像素被耦接至第一电压源之后感测在第一线上的第一生成电压。
[0008]另一示例性实施例包括LCOS IC0 LCOS IC包括多个像素、拉式结构以及多个感测放大器。像素被布置成像素行和像素列，像素列经由列线电耦接。拉式结构包括上拉开关，被配置成将像素列耦接至第一电压源，以及下拉开关，被配置成将像素列耦接至电接地。感测放大器中的每个被配置成感测在列线中至少一个上生成电压。
[0009]提供本
【发明内容】
来以简化形式介绍在以下【具体实施方式】中进一步描述的构思集合。本
【发明内容】
不旨在识别所要求保护的主题的主要特征或实质特性，也不旨在用作辅助确定所要求保护的主题的范围。
[0010]将在下面的描述中陈述本发明的另外的特征和优点，并且根据描述本发明的另外的特征和优点将在某种程度上变得明显，或可以根据本发明的实践来学习本发明的另外的特征和优点。本发明的特征和优点可以借助于在所附的权利要求中特别的指出的工具和组合来实现和获得。本发明的这些和其他特征将根据下面的描述和所附的权利要求变得更加充分地明显，或可以根据如在下文中所陈述的本发明的实践来学习本发明的这些和其他特征。
【附图说明】
[0011]为了进一步阐明本发明的上述和其它的优点和特征，将通过参考在附图中所示出的本发明的特定实施例描述本发明的更具体的说明。应理解这些附图仅描绘本发明的典型实施例并且因此不被认为限制本发明的范围。将通过使用附图、采用另外的特征和详情描述和说明本发明，在附图中:
[0012]图1是可以实现在本文中所公开的实施例的示例硅上液晶(LCOS)系统的框图；
[0013]图2是可以集成到图1的LCOS系统的像素连续性测试系统(测试系统)的框图；
[0014]图3是在图2的测试系统中可以实现的示例感测放大器的框图；
[0015]图4是描绘图2的测试系统的示例序列的示例信号图；以及
[0016]图5是在图1的LCOS系统中可以实现的示例像素连续性测试方法的流程图。
【具体实施方式】
[0017]在本文中所描述的实施例通常涉及光学开关。更具体地，示例实施例涉及可以被包括在光学开关中的硅上液晶集成电路(LCOS IC)o示例实施例包括用于LCOS IC的像素连续性测试系统。测试系统包括经由像素开关选择性地耦接至像素的线。线还经由感测放大器开关选择性地耦接至感测放大器。上拉开关将像素耦接至第一电压。下拉开关将线耦接至第二电压。当线耦接至第一像素时，感测放大器感测在第一线上的生成电压。将参考附图描述本发明的一些另外的示例实施例。
[0018]图1是可以实现在本文中所描述的实施例的示例硅上液晶(LCOS)系统100的框图。通常，LCOS系统100写入被用于选择光学信号携带光(光学信号)的波长或信道的图像。LCOS系统100可以包括诸如现场可编程门阵列(FPGA) 102的驱动器芯片，FPGA 102控制硅上液晶集成电路(LC0S 10124。为了控制LCOS IC 124，FPGA 102传达命令、同步信号、数字数据、变化的模拟和/或数字信号、或者上述的一些组合。另外，FPGA 102可以从LCOS IC 124接收各种模拟和/或数字数据信号、输出同步信号等。
[0019]FPGA 102是具有逻辑块的集成电路(1C)，该逻辑块可以被配置成执行LCOS IC124的一个或更多个控制功能。在LCOS系统100被递送到用户之后或在FPGA 102的制造之后，FPGA 102可以被配置和/或被编程。在一些替选实施例中，驱动器芯片可以包括基本上具有与FPGA 102等价的能力的应用特定的集成电路(ASIC)或其他适合的驱动器芯片。
[0020]FPGA 102可以包括数字端口 142，该数字端口 142可以与在LCOS IC 124中所包括的解复用模块116进行通信。数字端口 142的示例可以包括低电压差异信号(LVDS)配对。FPGA 102可以通过数字端口 142将数字数据传达至解复用模块116。在图1中，箭头132代表数字数据到解复用模块116的传达。数字数据可以包括但是不限于数字时钟信号，该数字时钟信号可以被用作针对在LCOS IC 124中所包括的一个或更多个像素126A至1261(通常，一个像素126或多个像素126)的同步信号和数字图像数据。数字图像数据包括LCOSIC 124所显示的图像的数字表示。数字图像数据可以被格式化为例如每像素6位、每像素7位或每像素8位。数字数据或其一些部分，可以被传达至一个或更多个列驱动器112A至112C(通常，一个列驱动器112或多个列驱动器112);然后，数字数据或其一些部分可以被传达至像素126。
[0021]FPGA 102的一些实施例可以包括多个数字端口 142和/或LCOS IC 124A可以包括多个解复用模块116。在FPGA 102包括多个数字端口 142的实施例中，FPGA 102可以通过数字端口 142中的每个并行地传达特定量或所设置的量的数字数据。例如，在一些实施例中，FPGA 102包括32个数字端口 142。32个数字端口 142中的每个可以针对包括60个像素126的列的像素126的组传达数字图像数据。
[0022]FPGA 102还可以包括命令端口 144，命令端口 144将命令传达至命令解码器108。在图1中，箭头136代表到命令解码器108的命令的传达。命令可以包括用于LOCS 124执行的一个或更多个动作和/或功能。例如，命令可以包括写入像素126的行的操作的定时。定时命令可以由FPGA 102经由命令端口 144控制。另外地或替选地，命令可以包括数字时钟信号，该数字时钟信号可以被用作同步信号。在一些实施例中，FPGA 102可以包括多个命令端口 144。
[0023]命令解码器108和命令端口 144还可以传达另外的信号。在图1中，双端的箭头134代表命令端口 144与命令解码器108之间的另外的信号的传达。例如，另外的信号可以包括但是不限于来自LCOS IC 124的辅助数字化数据信号、重置信号、数据输出信号，以及来自LCOS IC 124的输出时钟信号。重置信号和辅助数字化数据信号可以包括数字时钟信号作为同步信号。数字输出信号和输出时钟信号可以将关于LCOS IC 124的同步和操作状态的信息传达至FPGA 102。
[0024]FPGA 102还可以包括模拟模块104，该模拟模块104将模拟信号传达给LCOS模拟模块118。在图1中，双端箭头146代表模拟模块104与LCOS模拟模块118之间的通信。
[0025]FPGA 102还可以将数字斜坡信号传达至数字至模拟转换器(DAC) 106。在图1中，箭头138代表数字斜坡信号到D